KR20040057576A - 낸드 플래시 메모리의 워드라인 프리차지 제어 회로 - Google Patents

Abstract

프리 차지 신호 및 제어 신호에 따라 블록 워드라인을 고 전압으로 차지하기 위한 차지 수단; 상기 제어 신호에 따라 상기 블록 워드라인을 디스차지 하기 위한 디스 차지 수단: 상기 블록 워드라인의 디스 차지시 상기 제어 신호를 접지로 패스시키기 위한 패스 수단을 포함하여 구성된 낸드 플래시 메모리의 워드라인 프리차지 제어 회로가 개시된다.

Description

낸드 플래시 메모리의 워드라인 프리차지 제어 회로{Circuit for controlling precharge of a word line in NAND flash memory}

본 발명은 낸드 플래시 메모리에 관한 것으로 특히, 낸드 플래시 메모리의 워드라인 프리차지 제어 회로에 관한 것이다.

최근, 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 반도체 메모리 소자의 수요가 증가하고 있다. 그리고, 많은 수의 데이터(data)를 저장할 수 있는대용량 메모리 소자의 개발을 위해서, 메모리 셀(memory cell)의 고집적화 기술이 개발되고 있다. 이를 위해, 복수 개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수 개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 이루는 낸드(NAND) 타입의 플레시 메모리 장치가 제안되었다.

낸드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판(semiconductor substrate) 위에 소오스-드레인(source-drain) 사이에 형성되는 전류 통로(current pass) 및 상기 반도체 기판 위에 절연막(insulator) 사이에 형성되는 플로팅 게이트(floating gate)와 제어 게이트(control gate)로 구성된다. 그리고, 플래시 메모리 셀의 프로그램(program)은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압(program voltage; Vpp, 예를 들어, 15V ∼ 20V)을 인가하여 플로팅 게이트와 기판 사이의 파울러 노드하임 터널링(Fowler-Nordheim tunneling; 이하, F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압(Vpp)의 전계(electric field)에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.

플래시 메모리 셀의 소거(erase)는 제어 게이트에 음의 고전압(erase voltage; Vera, 예를 들어, -10V)을 인가하고, 벌크영역에 소정의 전압(예를 들어, 5V)을 인가하여 F-N 터널링을 발생시킴으로써, 벌크 영역을 공유하는 섹터(sector)단위로동시에 수행된다. 상기 F-N 터널링은 플로팅 게이트에 축적된 전자들을 소오스 영역으로 방출시킴으로써, 플래시 메모리셀들이 약 '-2V ∼ -3V'까지의 소거 드레솔드 전압(erase threshold voltage) 분포를 가지게 한다. 프로그램 동작에 의해 드레솔드 전압이 높아진 셀은 독출 동작시 드레인 영역으로부터 소오스 영역으로 전류가 주입되는 것이 방지되어 오프(off)된 것처럼 보인다. 그리고, 소거 동작에 의해 드레솔드 전압이 낮아진 셀은 드레인 영역으로부터 소오스 영역으로 전류가 주입되어 온(on)된 것처럼 보인다.

상술한 플래시 메모리 셀로 이루어 진 다수의 스트링은 블록 단위로 구분되어 진다. 예를 즐어 512개의 블록으로 이루어 진 낸드 플래시 메모리에 있어서는 먼저 64개의 블록의 워드라인을 프리차지 한 후 선택된 블록을 제외한 나머지 블록의 워드라인은 디스차지되게 한다. 각 블록의 워드라인 프리차지는 프리차지 회로에 의해 이루어 지는데 프라차지 회로는 도 1에 도시된 바와 같은 워드라인 프리차지 제어 회로에 의해 제어 되며 이러한 프리차지 제어 회로는 각 메모리 블록마다 구비되어 있다.

도 1을 참조하여 종래의 프리차지 제어 회로를 설명하기로 한다.

NMOS트랜지스터(N0 및 N1)는 다이오드와 같이 동작되도록 VPP전원과 블록 워드라인(BLKWL)간에 직렬 접속되어 있어 블록 워드라인(BLKWL)을 일정 전위로 프리차지하게 된다. 프리차지 동작시 제어 신호(PRE)는 로우 상태를 유지하므로 NMOS트랜지스터(N6)는 턴오프 되고 제어 신호(PGMPREb)는 로우 상태가 되므로 낸드 게이트(I6)의 출력은 하이 상태가 된다. 인에이블신호(EN)가 하이 상태이면 낸드 게이트(I4)의 출력은 로우 상태가 되어 NMOS트랜지스터(N4)가 턴오프 된다. 반면에제어 신호(GA)가 하이 상태가 되어 NMOS트랜지스터(N2 및 N3)가 턴온됨에 따라 블록 워드라인(BLKWL)이 VPP-Vth 전위가 된다. 이 전위에 의해 메모리 블록의 워드라인을 프리차지 하기 위한 프리차지 회로가 인에이블된다. 여기까지의 동작을 프리차지 동작이라 정의 하기로 한다.

다음은 디스차지 동작을 설명하기로 한다.

제어신호(GA)가 로우 상태로 천이함과 동시에 제어 신호(PGMPREb)가 하이 상태로 천이 함에 따라 NMOS트랜지스터(N2 및 N3)가 턴오프된다. 블록 선택 어드레스(XA,XB,XC)를 입력으로 하는 낸드 게이트(I5)의 출력과 PMOS트랜지스터(P0)가 접속되는 노드(K1)의 전위는 퓨즈(F)가 절단되지 않은 경우에는 로우 상태를 유지 하고 제어 신호(PGMPREb)가 하이 상태이므로 낸드 게이트(I6)의 출력은 하이 상태가 된다. 인에이블 신호(EN)가 로우 상태이면 낸드게이트(I4)의 출력이 하이 상태가 되어 NMOS트랜지스터(N4)가 턴온된다. 그로인하여 블록 워드라인의 전압은 접지로 디스차지된다.

좀더 구체적으로 설명하면, 제어 신호(GA)에 의해 예를 들어 64개의 블록 워드라인(BLKWL)이 VPP 전위로 차지된다. 이후, 하나의 블록이 선택되면, 나머지 블록에 제공되는 제어 신호(GA)를 로우 레벨로 떨어트리고 인에이블 신호(EN)또한 로우 레벨로 떨어트리면 나머지 블록의 블록 워드라인(BLKWL)의 전압은 접지로 디스차지 된다. 참고로, NMOS트랜지스터(N5 및 N7)는 비트라인 선택 트랜지스터를 제어하는 제어 신호(DSL)를 생성하는데 사용된다.

상술한 바와 같이 블록 워드라인을 고 전압으로 차지하기 위해서는 고 전압을 스위칭할 수 있는 소자가 요구되고, 또한 이러한 높은 전압을 디스차지하기 위한 패스 소자가 필요하게 된다.

종래 기술에 있어서는 제어 신호(GA)에 의해 예를 들어 64개 블록의 스위칭 소자(도1의 N2 및 N3)가 인에이블 또는 디스에이블되어야 한다. 따라서, 스위칭 타임이 길어 지는 결과를 초래하여 그로 인하여 원하는 시간에 블록 워드라인을 디스차지할 수 없거나 원하지 않는 접지로의 전류 패스가 형성되는 단점이 있다.

따라서, 본 발명은 상술한 단점을 해소할 수 있는 낸드 플래시 메모리의 워드라인 프리차지 제어 회로를 제공하는데 그 목적이 있다.

도 1 은 종래 기술에 따른 낸드 플래시 메모리의 워드라인 프리차지 제어 회로도이다.

도 2 는 본 발명에 따른 낸드 플래시 메모리의 워드라인 프리차지 제어 회로도이다.

* 도면의 주요 부분에 대한 부호의 설명

N0~N6: NMOS트랜지스터 I4-I6:낸드 게이트

P0: PMOS트랜지스터

상술한 목적을 달성하기 위한 본 발명에 따른 낸드 플래시 메모리의 워드라인 프리차지 제어 회로는 프리 차지 신호 및 제어 신호에 따라 블록 워드라인을 고 전압으로 차지하기 위한 차지 수단;

상기 제어 신호에 따라 상기 블록 워드라인을 디스차지 하기 위한 디스 차지 수단:

상기 블록 워드라인의 디스 차지시 상기 제어 신호를 접지로 패스시키기 위한 패스 수단을 포함하여 구성된 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.

도 2 는 본 발명에 따른 낸드 플래시 메모리의 워드라인 프리차지 제어 회로도이다.

NMOS트랜지스터(N0 및 N1)는 다이오드와 같이 동작되도록 VPP전원과 블록 워드라인(BLKWL)간에 직렬 접속되어 있어 블록 워드라인(BLKWL)을 일정 전위로 프리차지하게 된다. 프리차지 동작시 제어 신호(PRE)는 로우 상태를 유지하므로 NMOS트랜지스터(N6)는 턴오프 되고 제어 신호(PGMPREb)는 로우 상태가 되므로 NMOS트랜지스터(N6)턴오프되고, 낸드 게이트(I6)의 출력은 하이 상태가 된다. 인에이블신호(EN)가 하이 상태이면 낸드 게이트(I4)의 출력은 로우 상태가 되어 NMOS트랜지스터(N4)가 턴오프 된다. 반면에 제어 신호(GA)가 하이 상태가 되어 NMOS트랜지스터(N2 및 N3)가 턴온됨에 따라 블록 워드라인(BLKWL)이 VPP-Vth 전위가 된다. 이 전위에 의해 메모리 블록의 워드라인을 프리차지 하기 위한 프리차지 회로가 인에이블된다. 여기까지의 동작을 프리차지 동작이라 정의 하기로 한다.

다음은 디스차지 동작을 설명하기로 한다.

제어신호(GA)가 로우 상태로 천이함과 동시에 제어 신호(PGMPREb)가 하이 상태로 천이 함에 따라 NMOS트랜지스터(N11)를 턴온되어 NMOS트랜지스터(N2 및 N3)가 턴오프된다. 블록 선택 어드레스(XA,XB,XC)를 입력으로 하는 낸드 게이트(I5)의 출력과 PMOS트랜지스터(P0)가 접속되는 노드(K1)의 전위는 퓨즈(F)가 절단되지 않은 경우에는 로우 상태를 유지 하고 제어 신호(PGMPREb)가 하이 상태이므로 낸드 게이트(I6)의 출력은 하이 상태가 된다. 인에이블 신호(EN)가 로우 상태이면 낸드게이트(I4)의 출력이 하이 상태가 되어 NMOS트랜지스터(N4)가 턴온된다. 그로인하여 블록 워드라인의 전압은 접지로 디스차지된다.

즉, 디스차지 동작시 제어 신호(PGMPREb)에 의해 제어되는 제어 신호(GA)의 디스차지 통로를 만들어 줌으로써 선택되지 않은 블록 워드라인의 전압을 보다 빨리 그리고 정확하게 디스차지 할 수 있다.

상술한 바와 같이 본 발명에 의하면 원하는 시간에 블록 워드라인을 디스차지할 수 있을 뿐만 아니라 원하지 않는 접지로의 전류 패스의 형성을 방지할 수 있다.

본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.

Claims (3)

1. 프리 차지 신호 및 제어 신호에 따라 블록 워드라인을 고 전압으로 차지하기 위한 차지 수단;

   상기 제어 신호에 따라 상기 블록 워드라인을 디스차지 하기 위한 디스차지 수단:

   상기 블록 워드라인의 디스 차지시 상기 제어 신호를 접지로 패스시키기 위한 패스 수단을 포함하여 구성된 것을 특징으로 하는 낸드 플래시 메모리의 워드라인 프리차지 제어 회로.
2. 제 1 항에 있어서,

   상기 패스 수단은 상기 프리차지 제어 신호에 따라 턴온되는 스위칭 소자로 구성되는 것을 특징으로 하는 낸드 플래시 메모리의 워드라인 프리차지 제어 회로.
3. 제 2 항에 있어서,

   상기 스위칭 소자는 NMOS트랜지스터로 구성되는 것을 특징으로 하는 낸드 플래시 메모리의 워드라인 프리차지 제어 회로.