KR20100089511A - 불휘발성 메모리 소자 및 그 동작 방법 - Google Patents

불휘발성 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20100089511A
KR20100089511A KR1020090008799A KR20090008799A KR20100089511A KR 20100089511 A KR20100089511 A KR 20100089511A KR 1020090008799 A KR1020090008799 A KR 1020090008799A KR 20090008799 A KR20090008799 A KR 20090008799A KR 20100089511 A KR20100089511 A KR 20100089511A
Authority
KR
South Korea
Prior art keywords
voltage
negative voltage
bit line
unit
pump
Prior art date
Application number
KR1020090008799A
Other languages
English (en)
Inventor
추교수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090008799A priority Critical patent/KR20100089511A/ko
Publication of KR20100089511A publication Critical patent/KR20100089511A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 프로그램 또는 독출 명령에 따라 선택된 비트라인을 프리차지하고, 상기 프로그램 또는 독출 명령을 수행하는 단계; 및 상기 프리차지된 선택된 비트라인을 디스차지하는 동안, 상기 선택된 비트라인이 포함된 메모리 블록의 피 웰(P-well)에 음전압을 입력하는 단계를 포함하는 불휘발성 메모리 소자 및 그 동작 방법을 제공한다.
음전압, 언더슈트, DSL, BJT

Description

불휘발성 메모리 소자 및 그 동작 방법{Non volatile memory device and method of operating the same}
본 발명은 불휘발성 메모리 소자의 동작에 관한 것으로, 특히 비트라인에 프리차지된 전압을 디스차지할 때, 음전압을 웰(Well)에 인가하는 불휘발성 메모리 소자 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고, 필요할 때 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 전원이 끊어지면 저장된 데이터가 소멸되는 휘발성 메모리(volatile memory)가 있고, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리(non volatile memory)가 있다. 불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다.
불휘발성 메모리 소자의 메모리 셀들은 반도체 기판(Semiconductor Substrate) 위에 소오스-드레인(Source-Drain) 사이에 형성되는 전류 통로(Current Pass) 및 상기 반도체 기판 상부의 절연막(Insulator) 사이에 형성되는 플로팅 게이트(Floating Gate)와 제어 게이트(Control Gate)로 구성된다. 그리고 플래시 메 모리 셀의 프로그램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압(Program Voltage; Vpp, 예를 들어, 15V~20V)을 인가하여 플로팅 게이트와 기판 사이에 파울로 노드하임 터널링(Fowler-Nordheim tunneling; 이하, F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압(Vpp)의 전계(Electric Field)에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.
도 1은 불휘발성 메모리 소자의 드레인 선택 트랜지스터와 소오스 선택 트랜지스터 및 주변 회로의 연결 관계를 간략히 나타낸 도면이다.
도 1은 메모리 블록을 인에이블 시키는 블록 스위치(110)의 회로와 인접하고 메모리 블록의 드레인 선택 트랜지스터(Drain Select Transistor) 또는 소오스 선택 트랜지스터(Source Select Transistor)들의 게이트에 연결되는 드레인 선택 라인(Drain Select Line; DSL)과 소오스 선택 라인(Source Select Line; SSL) 및 이들의 정션(junction)만을 개략적으로 나타내었다.
블록 스위치(110)와 드레인 선택 트랜지스터와 소오스 선택 트랜지스터들은 P 웰(P-sub) 상에 생성되는데, 서로 간에 분리를 위해 소자 분리막(120)이 사이에 배치된다.
그리고 프로그램이나 데이터 독출 등의 동작을 위해서는 선택되는 비트라인을 프리차지하는 동작이 포함된다. 그리고 동작이 완료된 후에 프리차지된 비트라인의 전압을 디스차지한다. 이를 위해서 비트라인의 전압을 페이지 버퍼 회로의 디 스차지를 위한 트랜지스터를 통해 디스차지한다.
이때 소오스 선택 트랜지스터를 통해 공통 소오스 라인(Global Source Line; GL)을 통해서 드레인 선택 라인에 언더슈트(Under Shoot)가 발생되면서 P 웰을 통해서 메모리 블록 스위치(110)와 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터의 정션들 간에 P 웰을 통해 NPN 접합의 채널이 발생되어 이후의 프로그램 동작에서의 프로그램 전압 드롭(Drop)현상이 발생하는 등의 문제가 발생될 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 비트라인 디스차지시에 발생되는 드레인 선택 라인의 언더슈트(Under Shoot) 현상을 방지하는 불휘발성 메모리 소자 및 그 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
복수개의 비트라인 및 복수개의 워드라인에 연결되는 메모리 셀들을 포함하는 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 복수개의 비트라인들 중 하나 이상에 연결되어 선택된 메모리 셀들에 프로그램 또는 데이터 독출을 수행하는 페이지 버퍼들을 포함하는 페이지 버퍼부; 상기 프로그램 또는 데이터 독출을 위한 동작 전압을 생성하고, 프리차지된 비트라인을 디스차지하는 동안 제공하기 위한 음전압을 생성하는 전압 제공부; 및 상기 전압 제공부가 생성하는 음전압을 상기 비트라인을 디스차지하는 동안 상기 비트라인이 포함되는 메모리 블록의 피웰(P-well)에 제공하도록 제어하는 제어부를 포함한다.
상기 전압 제공부는, 상기 동작 전압을 생성하기 위한 제 1 펌프와; 상기 음전압을 생성하기 위한 제 2 펌프를 포함하는 것을 특징으로 한다.
상기 제어부는, 상기 제 2 펌프부를 상기 비트라인을 디스차지하기 전에 인에이블 시켜 음전압을 생성하도록 하는 것을 특징으로 한다.
상기 제 2 펌프는, 음전압을 생성하는 펌프부; 및 상기 펌프부가 생성하는 음전압을 감지하고, 상기 음전압 레벨에 따라 상기 펌프부의 동작을 제어하는 전압 감지부를 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 불휘발성 메모리 소자의 동작 방법은,
프로그램 또는 독출 명령에 따라 선택된 비트라인을 프리차지하고, 상기 프로그램 또는 독출 명령을 수행하는 단계; 및 상기 프리차지된 선택된 비트라인을 디스차지하는 동안, 상기 선택된 비트라인이 포함된 메모리 블록의 피 웰(P-well)에 음전압을 입력하는 단계를 포함한다.
상기 선택된 비트라인의 디스차지가 종료되면, 상기 음전압 입력을 중단하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자 및 그 동작 방법은 비트라인을 디스차지할 때, P 웰에 음전압을 인가하여 드레인 선택 라인 언더슈트(Under Shoot) 현상을 방지함으로써 메모리 소자의 오동작을 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 2a를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 메모리 블록을 구성하고, 다수의 메모리 블록들이 포함된다. 메모리 블록의 메모리 셀들은 비트라인과 워드라인으로 연결된다.
페이지 버퍼부(220)는 하나 이상의 비트라인에 연결되는 페이지 버퍼들이 포함된다. 페이지 버퍼는 선택되는 메모리 셀에 프로그램할 데이터를 저장하거나, 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장한다.
Y 디코더(230)는 입력되는 어드레스에 따라서 페이지 버퍼부(220)의 페이지 버퍼들의 데이터 입출력 경로를 제공한다.
X 디코더(240)는 다수의 블록 선택 스위치를 포함한다. 블록 선택 스위치는 선택되는 메모리 블록을 인에이블 시키고, 해당 메모리 블록의 워드라인에 동작 전압이 제공되게 한다.
전압 제공부(250)는 제1 및 제 2 펌프부(251, 252)를 포함한다.
제 1 펌프부(251)는 프로그램, 데이터 독출, 검증 또는 소거 등을 위한 양의 고전압을 생성하고, 제 2 펌프부(252)는 음의 전압을 생성한다.
제어부(260)는 프로그램이나 독출 동작 등의 제어를 한다. 특히 본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)의 제어부(260)는 비트라인을 프리차지 한 후, 다시 디스차지하는 과정에서 제 2 펌프부(252)가 생성하는 음전압을 메모리 블록의 P 웰(P-Well 또는 P-sub)에 인가하도록 제어한다.
도 2b는 도 2a의 블록 스위치와 메모리 셀 어레이 및 페이지 버퍼의 일부 회로를 나타낸 것이다.
도 2b를 참조하면, 블록 스위치(BKSW)는 선택된 메모리 블록을 인에이블 시키고, 동작 전압이 공급되는 글로벌 라인들과 메모리 블록이 드레인 선택 라인(Drain Select Line; DSL), 워드라인(Word Line; WL)들 및 소오스 선택 라인(Source Select Line; SSL)을 연결한다.
그리고 메모리 블록(BK)의 드레인 선택 라인과 소오스 선택 라인 그리고 워드라인들은 글로벌 라인과 연결되어 프로그램, 데이터 독출 동작에 따른 동작 전압을 입력받는다.
페이지 버퍼(PB)는 메모리 블록(BK)의 셀 스트링과 연결되는 비트라인에 연결된다. 본 발명의 실시 예에서는 이븐 비트라인(BLe)과 오드 비트라인(BLo)쌍이 하나의 페이지 버퍼(PB)에 연결된다. 그리고 셀 스트링은 드레인 선택 트랜지스터와 소오스 선택 트랜지스터들 사이에 메모리 셀들이 직렬로 연결되어 구성된다.
드레인 선택 트랜지스터의 드레인단은 비트라인에 연결되고, 소오스 선택 트랜지스터의 소오스단은 공통 소오스 라인(GL)에 연결된다.
도 2b는 이븐 비트라인(BLe)에 연결된 하나의 셀 스트링만을 간략히 도시하였으며, 페이지 버퍼(PB)는 전체 페이지 버퍼의 회로중 비트라인의 프리차지와 디스차지를 수행하는 회로만을 일부 도시하였다.
일반적으로는 비트라인을 디스차지할 때, 언더슈트가 발생되는 것을 막기 위하여 디스차지 시간을 늘려서 언더슈트를 감소시키는 방법이 사용되기도 한다. 그러나 이런 방법은 디스차지 시간이 길어짐으로 인해서 프로그램 또는 독출과 같은 전체 동작 시간이 길어지게 된다.
따라서 언더슈트 문제를 해결하기 위하여, 본 발명의 실시 예에 따라 메모리 블록(BK)의 P 웰(P-Well)에는 제 2 펌프부(252)로부터 제공되는 음전압이 인가된다.
상기 음전압의 입력을 제어하기 위해 별도로 스위칭 회로(미도시)를 구비하여 제어부(260)가 스위칭 동작을 제어하도록 회로를 구성할 수 있다. 하나의 예로 제 2 펌프부(252)에서 제공되는 음전압과 P 웰 사이에 트랜지스터를 연결하고, 트랜지스터의 게이트에 입력되는 제어신호를 제어부(260)가 제공할 수 있다. 그리고 제어부(260)는 비트라인의 디스차지를 수행하는 시점에서 P 웰에 음전압이 인가되도록 제어한다.
한편, 음전압을 제공하는 제 2 펌프부(252)는 다음과 같이 구성될 수 있다.
도 2c는 도 2a의 제 2 펌프부를 나타낸다.
도 2c를 참조하면, 제 2 펌프부(252)는 오실레이터(Oscillator; OSC)(252a), 펌프부(252b) 및 전압 감지부(252c)를 포함한다.
오실레이터(252a)는 인에이블 신호(Enable Signal)에 따라 클럭신호를 생성하고, 펌프부(252b)는 오실레이터(252a)가 출력하는 클럭신호에 따라 음전압을 펌핑한다.
그리고 전압 감지부(252c)는 펌프부(252b)가 생성하는 음전압 레벨을 확인하여 원하는 전압 레벨을 조절하기 위해 펌프부(252b)가 출력하는 음전압 레벨을 감지한다.
도 2d는 도 2c의 제 2 펌프부의 동작에 따른 전압 생성 모습을 나타낸다.
도 2d에 나타난 바와 같이, 전압 감지부(252c)는 펌프부(252b)가 생성하는 전압 레벨이 설정된 레벨이 되면 펌프부(252b)의 동작을 디스에이블 시킨다.
그리고 펌프부(252b)에서 출력되는 음전압은 메모리 블록(BK)의 P-웰에 인가된다. 음전압 인가를 제어하는 방법은 앞서 도 2b에서 설명한 바와 같이 스위치 소자 등을 이용할 수 있다.
상기와 같이 P-웰에 음전압을 입력하면, 비트라인을 디스차지하는 동안 드레인 언더슈트가 발생할 때 P 웰에 인가된 음전압에 의해 언더슈트 되는 전압이 상쇄되어 이로 인한 문제점이 발생되지 않게 한다.
따라서 언더슈트가 -0.7V 정도로 발생된다고 가정할 때, P-웰에 음전압을 -0.4V 정도 인가하면, 언더슈트는 -0.4V만이 발생되므로 언더슈트를 감소시킬 수 있다. 언더슈트를 거의 없애기 위해서는 음전압의 전압 레벨을 제어한다.
도 3은 비트라인을 디스차지할 때, 음전압을 P-웰에 인가하는 타이밍을 나타낸다.
도 3을 참조하면, 프로그램을 진행하는 과정에 대한 타이밍 도를 대표적으로 나타낸 것으로, 프로그램 금지를 위해 선택되는 이븐 비트라인(BLe)은 전원전압(VCC)레벨로 프리차지되어 셀프 부스팅에 의한 프로그램 금지가 된다.
그리고 프로그램 이후에 프리차지되었던 비트라인의 전압을 디스차지하는 순간에 음전압이 인가된다. 이때가 도 3의 점선으로 표시된 박스(310) 구간이다.
한편, 음전압을 P-웰이 인가하기 위해서는 도 2c의 제 2 펌프부(252)가 미리 음전압을 원하는 전압 레벨까지 펌핑해야 한다. 따라서 도 3에 나타난 바와 같이 프로그램이 진행되는 동안 제 2 펌프부(252)가 활성화되어 음전압 펌핑을 수행하고, 박스(310)구간에서 음전압이 메모리 블록의 P-웰에 인가된다.
그리고 디스차지가 끝난 이후에는 제 2 펌프부(252)는 오프 된다.
상기와 같이 음전압이 메모리블록의 P-웰이 인가되면 언더슈트(Under shoot)가 발생되는 것을 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자의 드레인 선택 트랜지스터와 소오스 선택 트랜지스터 및 주변 회로의 연결 관계를 간략히 나타낸 도면이다.
도 2a는 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 2b는 도 2a의 블록 스위치와 메모리 셀 어레이 및 페이지 버퍼의 일부 회로를 나타낸 것이다.
도 2c는 도 2a의 제 2 펌프부를 나타낸다.
도 2d는 도 2c의 제 2 펌프부의 동작에 따른 전압 생성 모습을 나타낸다.
도 3은 비트라인을 디스차지할 때, 음전압을 P-웰에 인가하는 타이밍을 나타낸다.
*도면의 주요 부분의 간단한 설명*
200 : 불휘발성 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 전압 제공부
260 : 제어부

Claims (6)

  1. 복수개의 비트라인 및 복수개의 워드라인에 연결되는 메모리 셀들을 포함하는 메모리 블록들을 포함하는 메모리 셀 어레이;
    상기 복수개의 비트라인들 중 하나 이상에 연결되어 선택된 메모리 셀들에 프로그램 또는 데이터 독출을 수행하는 페이지 버퍼들을 포함하는 페이지 버퍼부;
    상기 프로그램 또는 데이터 독출을 위한 동작 전압을 생성하고, 프리차지된 비트라인을 디스차지하는 동안 제공하기 위한 음전압을 생성하는 전압 제공부; 및
    상기 전압 제공부가 생성하는 음전압을 상기 비트라인을 디스차지하는 동안 상기 비트라인이 포함되는 메모리 블록의 피웰(P-well)에 제공하도록 제어하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 전압 제공부는,
    상기 동작 전압을 생성하기 위한 제 1 펌프와;
    상기 음전압을 생성하기 위한 제 2 펌프를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 제어부는,
    상기 제 2 펌프부를 상기 비트라인을 디스차지하기 전에 인에이블 시켜 음전압을 생성하도록 하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 제 2 펌프는,
    음전압을 생성하는 펌프부; 및
    상기 펌프부가 생성하는 음전압을 감지하고, 상기 음전압 레벨에 따라 상기 펌프부의 동작을 제어하는 전압 감지부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 프로그램 또는 독출 명령에 따라 선택된 비트라인을 프리차지하고, 상기 프로그램 또는 독출 명령을 수행하는 단계; 및
    상기 프리차지된 선택된 비트라인을 디스차지하는 동안, 상기 선택된 비트라인이 포함된 메모리 블록의 피 웰(P-well)에 음전압을 입력하는 단계
    를 포함하는 불휘발성 메모리 소자의 동작 방법.
  6. 제 5항에 있어서,
    상기 선택된 비트라인의 디스차지가 종료되면, 상기 음전압 입력을 중단하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작 방법.
KR1020090008799A 2009-02-04 2009-02-04 불휘발성 메모리 소자 및 그 동작 방법 KR20100089511A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090008799A KR20100089511A (ko) 2009-02-04 2009-02-04 불휘발성 메모리 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008799A KR20100089511A (ko) 2009-02-04 2009-02-04 불휘발성 메모리 소자 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20100089511A true KR20100089511A (ko) 2010-08-12

Family

ID=42755392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008799A KR20100089511A (ko) 2009-02-04 2009-02-04 불휘발성 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20100089511A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165660B2 (en) 2013-08-29 2015-10-20 Samsung Electronics Co., Ltd. Non-volatile memory devices and related operating methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165660B2 (en) 2013-08-29 2015-10-20 Samsung Electronics Co., Ltd. Non-volatile memory devices and related operating methods

Similar Documents

Publication Publication Date Title
KR100252476B1 (ko) 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
JP4417383B2 (ja) フラッシュメモリ用昇圧基板／タブプログラミング
JP4199497B2 (ja) 不揮発性半導体メモリ装置及びそれのプログラム方法。
US7212439B2 (en) NAND flash memory device and method of programming the same
KR100938094B1 (ko) 반도체 메모리 소자 및 이의 소거 방법
TWI478166B (zh) 記憶體抹除方法及裝置
JP5365028B2 (ja) 半導体記憶装置
JPH076593A (ja) 不揮発性半導体メモリ装置
US8576635B2 (en) Nonvolatile memory device and method of operating the same
JP2007272952A (ja) 半導体記憶装置
KR20000028301A (ko) 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
JP2010073246A (ja) 不揮発性半導体記憶装置
JP4690747B2 (ja) 半導体記憶装置および半導体記憶装置の駆動方法
US6400638B1 (en) Wordline driver for flash memory read mode
KR20170142881A (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
JP2006228275A (ja) 半導体記憶装置及びその書き込み方法
US20090027957A1 (en) Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage
KR20010044901A (ko) 읽기 시간을 줄일 수 있는 불휘발성 반도체 메모리 장치
US9019765B2 (en) Semiconductor device, data programming device, and method for improving the recovery of bit lines of unselected memory cells for programming operation
US8644079B2 (en) Method and circuit to discharge bit lines after an erase pulse
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
KR20100089511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2011146103A (ja) 半導体記憶装置
KR20120061566A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20080030214A (ko) 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination