KR20120061566A - 반도체 메모리 장치 및 그 동작 방법 - Google Patents

반도체 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20120061566A
KR20120061566A KR1020100122913A KR20100122913A KR20120061566A KR 20120061566 A KR20120061566 A KR 20120061566A KR 1020100122913 A KR1020100122913 A KR 1020100122913A KR 20100122913 A KR20100122913 A KR 20100122913A KR 20120061566 A KR20120061566 A KR 20120061566A
Authority
KR
South Korea
Prior art keywords
voltage
program
pumps
verification
pump
Prior art date
Application number
KR1020100122913A
Other languages
English (en)
Inventor
강태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100122913A priority Critical patent/KR20120061566A/ko
Publication of KR20120061566A publication Critical patent/KR20120061566A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 메모리 장치는,
프로그램 전압, 프로그램 검증전압 및 복수개의 서로 다른 패스전압을 각각 생성하기 위한 복수개의 전압 펌프들; 및 프로그램 동작시에 상기 프로그램 전압 및 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들의 펌핑 동작을 인에이블하고, 프로그램 검증 동작시에는 상기 검증전압을 생성하는 전압 펌프와, 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들 중 일부만 인에이블 하기 위한 제어로직을 포함한다.

Description

반도체 메모리 장치 및 그 동작 방법{Semiconductor memory device and method of operating the same}
본 발명은 반도체 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치의 메모리 셀은 F-N 터널링을 통해 프로그램되거나, 소거된다. 프로그램 동작에 의해 플로팅 게이트에 전자가 축적되고 소거 동작에 의해 플로팅 게이트에 축적된 전자가 기판으로 방출된다. 플로팅 게이트에 축적된 전자의 양에 따라 메모리 셀의 문턱전압이 달라지며, 독출 동작에 의해 검출된 문턱전압의 레벨에 따라 데이터가 결정된다.
반도체 메모리 장치의 메모리 셀에 데이터를 프로그램하기 위해서는, 선택된 워드 라인으로 고전압(예를 들면, 20V)을 인가한다. 프로그램 동작에 의해서 선택된 메모리 셀의 문턱 전압은 더 높은 레벨로 변화되는 반면, 비선택된 메모리 셀들의 문턱 전압들은 변화되지 않는다. 프로그램되는 메모리 셀과 동일 워드 라인에 연결되는 비선택된 메모리 셀들이 프로그램되지 않도록 바이어스 조건을 제공하는 동작을 프로그램 금지(program inhibition)라 한다. 비선택된 메모리 셀들의 채널 전위(channel potential)를 상승시켜 전하 저장층에 인가되는 전계의 세기를 감소시킴으로써 F-N 터널링 현상을 차단한다. 선택된 워드 라인에 연결된 비선택 메모리 셀에 대한 의도하지 않은 프로그램을 '프로그램 디스터브(program disturb)'라 한다. 프로그램 디스터브를 방지하기 위한 기술로, 셀프 부스팅(self-boosting) 방식을 이용한 프로그램 금지 방법과, 로컬 셀프 부스팅(local self-boosting) 방식을 이용한 프로그램 금지 방법이 있다.
프로그램 디스터브를 방지하기 위한 로컬 셀프 부스팅 방식은 프로그램을 위해서 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인들에 하나 이상의 패스전압(Vpass)들을 인가하는 방법이다.
이를 위해서 반도체 메모리 장치는 프로그램 전압을 생성하는 펌프와, 여러 개의 패스 전압을 생성하는 펌프들이 필요하고, 각각의 펌프들은 프로그램이 진행되는 동안 프로그램 전압, 패스전압들을 생성하기 위해 인에이블 되어야 한다.
그리고 프로그램 과정은 프로그램 동작과 프로그램 검증 동작으로 구분된다. 프로그램 동작과 프로그램 검증 동작을 하는 동안에 펌프들 중 일부는 동작을 하지 않아도 되는 구간이 있다. 그러나 모든 펌프들이 프로그램 과정에서 계속해서 인에이블 되어 있기 때문에 불필요한 전력 소모가 생긴다.
본 발명의 실시 예에서는 프로그램이 진행되는 동안 펌프가 동작할 필요가 없는 구간을 지정하여 펌프의 동작을 중단시킬 수 있는 반도체 메모리 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 메모리 장치는,
프로그램 전압, 프로그램 검증전압 및 복수개의 서로 다른 패스전압을 각각 생성하기 위한 복수개의 전압 펌프들; 및 프로그램 동작시에 상기 프로그램 전압 및 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들의 펌핑 동작을 인에이블하고, 프로그램 검증 동작시에는 상기 검증전압을 생성하는 전압 펌프와, 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들 중 일부만 인에이블 하기 위한 제어로직을 포함한다.
본 발명의 다른 실시 예에 따른 반도체 메모리 장치의 동작 방법은,
프로그램을 실시하기 위해 프로그램 전압 및 복수개의 서로 다른 패스전압을 각각 제공하는 전압 펌프들이 인에이블 되는 단계; 상기 프로그램 동작 후에 프로그램 검증을 실시하기 위하여, 프로그램 검증 전압을 생성하는 전압 펌프가 인에이블 되고, 상기 프로그램 전압을 생성하는 전압 펌프와, 복수개의 서로 다른 패스전압들 중, 프로그램 검증을 실시하는 동안 사용하지 않은 패스전압을 제공하는 전압 펌프들이 디스에이블되는 단계; 및 상기 프로그램 검증이 실시결과, 프로그램이 패스되지 못한 경우 다시 프로그램을 실시하기 위하여 디스에이블되었던 프로그램 전압 및 패스전압들을 제공하는 전압 펌프가 인에이블 되고, 상기 프로그램 검증 전압을 제공하는 전압 펌프가 디스에이블되는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 메모리 장치 및 그 동작 방법은, 프로그램 동작 중에 펌프의 동작이 필요하지 않은 구간을 설정하여 펌프가 동작하지 않게 제어함으로써 불필요한 전력 소비를 줄일 수 있다.
도 1은 본 발명의 실시 예를 설명하기 위한 반도체 메모리 장치이다.
도 2는 도1의 전압 공급회로를 나타낸다.
도 3은 일반적인 프로그램 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 실시 예에 따른 패스전압 펌프의 동작제어를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예를 설명하기 위한 반도체 메모리 장치이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120), 전압공급회로(130), 및 제어로직(140)을 포함한다.
메모리 셀 어레이(100)는 복수개의 메모리 블록들을 포함한다. 각각의 메모리 블록은 복수개의 메모리 셀들을 포함한다.
그리고 주변 회로(120)는 메모리 셀들에 데이터를 프로그램하거나, 메모리 셀에 저장된 데이터를 독출하기 위해 동작하는 하나 이상의 회로들을 포함한다. 주변 회로(120)는 예를 들어 페이지 버퍼(미도시), X 디코더(미도시) 등이 있다.
그리고 전압 공급 회로(130)는 프로그램, 독출 동작 등을 위해서 필요한 전압을 제공한다.
전압 공급 회로(130)는 프로그램 전압, 패스전압 등을 제공하기 위해서 여러 개의 펌프들을 포함한다.
도 2는 도1의 전압 공급회로를 나타낸다.
도 2를 참조하면, 전압 공급 회로(130)는 펌프 그룹(137)과 스위치 그룹(138)을 포함한다.
펌프 그룹(137)은 프로그램전압 펌프(131), 검증전압 펌프(132) 및 제 1 내지 제 4 패스전압 펌프(133 내지 136)를 포함하고, 스위치 그룹(138)는 제 1 내지 제 6 스위치(SW1 내지 SW6)를 포함한다.
프로그램 전압 펌프(131)는 프로그램 전압(Vpgm)을 제공한다. 그리고 검증 전압 펌프(132)는 검증전압(Vverify)을 제공한다.
제 1 내지 제 4패스 펌프(133 내지 136)는 제1 내지 제 4 패스전압(Vpass1 내지 Vpass4)을 각각 제공한다.
프로그램 전압 펌프(131), 검증전압 펌프(132) 및 제 1 내지 제 4 패스전압 펌프(133 내지 136)에서 각각 출력되는 전압들(Vpgm, Vverify, Vpass1, Vpass2, Vpass3, Vpass4)는 각각 제 1 내지 제 6 스위치(SW1 내지 SW6)에 입력된다.
그리고 제 1 내지 제 6 스위치(SW1 내지 SW6)는 제어로직(140)으로부터의 제어신호에 응답하여 동작한다.
제어로직(140)은 프로그램 또는 독출 동작을 수행할 때, 필요한 전압이 출력되게 제 1 내지 제 6 스위치(SW1 내지 SW6)의 동작을 제어한다.
그리고 프로그램 전압 펌프(131)와 검증전압 펌프(132) 및 제1 내지 제 4 패스 펌프(133 내지 136)도 제어로직(140)으로부터의 제어신호에 따라서 동작이 제어된다.
또한 전압 공급 회로(130)는 데이터 독출을 위한 독출전압을 제공하는 펌프(미도시)와 비트라인 프리차지 전압을 제공하기 위한 펌프(미도시)와 스위치들(미도시)을 더 포함한다.
상기한 전압 공급 회로(130)에서 제공하는 프로그램 전압(Vpgm), 검증전압(Vverify) 및 제 1 내지 제 4 패스전압(Vpass1 내지 Vpass4)은 프로그램 및 검증 동작 중에 워드라인들에 제공된다.
도 3은 일반적인 프로그램 동작을 설명하기 위한 타이밍도이다.
도 3을 참조하면, 반도체 메모리 장치(100)의 프로그램을 위해서 먼저 비트라인 전압 셋업을 한다.
비트라인 전압 셋업 동작은, 모든 비트라인을 프리차지하고(SETUP1), 선택된 비트라인들 중 프로그램할 메모리 셀과 연결되는 비트라인은 0V로 디스차지하고, 프로그램하지 않을 메모리 셀과 연결되는 비트라인은 전원전압을 프리차지시키는 셋업을 수행한다(SETUP2).
그리고 제어로직(140)은 프로그램 전압 펌프(131)와 제 1 내지 제 4 패스전압 펌프(133 내지 136)를 인에이블 시킨다. 또한 제어로직(140)은 프로그램 전압(Vpgm)과 제 1 내지 제 4 패스전압(Vpass1 내지 Vpass4)이 출력되게 제 1 및 제 3내지 제5 스위치(SW1, SW3 내지 SW6)를 인에이블 시킨다. 이에 따라 프로그램 전압 펌프(131)가 제공하는 프로그램 전압(Vpgm)은 프로그램을 위해서 선택된 워드라인(SEL WL)에 인가된다. 선택된 워드라인(SEL WL)에 인가되는 프로그램 전압(Vpgm)은 처음에는 제 1 패스전압(Vpass1)의 크기로 인가되고, 점차적으로 프로그램 전압(Vpass)으로 상승된다. 제 1 내지 제4 패스전압 펌프(133 내지 136)가 제공하는 제 1 내지 제4 패스전압(Vpass1 내지 Vpass4)은 비선택 워드라인(UNSEL WL)에 인가된다.
도 3에는 비선택 워드라인(UNSEL WL)에 인가되는 패스전압들 중 제 1 패스전압(Vpass1)만을 나타내었다.
비선택 워드라인(UNSEL WL)에 인가되는 제 1 내지 제4 패스전압(Vpass1 내지 Vpass4)들에 의해서 로컬 부스팅이 발생된다. 로컬 부스팅 방식은 이미 공지되어 있는 기술이므로 상세한 설명은 생략한다.
그리고 프로그램 후에는 프로그램 검증을 한다. 이때 제어로직(140)은 프로그램 전압 펌프(131)는 오프시키고, 검증전압 펌프(132)를 인에이블 시킨다. 제 1 내지 제4 패스전압(Vpass1 내지 Vpass4)은 계속 인에이블 상태로 유지된다.
프로그램 검증을 할 때는 로컬 부스팅을 하지 않기 때문에 제 2 내지 제4 패스전압(Vpass2 내지 Vpass4)은 사용하지 않을 수 있다. 따라서 제어로직(140)은 제 4 내지 제 6 스위치(SW4 내지 SW6)를 디스에이블 시켜 출력이 되지 않게 한다. 그러나 제 2 내지 제 4 패스전압 펌프(134 내지 136)는 계속해서 인에이블 되어 있기 때문에 전력 소모가 발생된다.
따라서 본원발명의 제어로직(140)은 프로그램과 프로그램 검증시에 사용하지 않는 전압을 출력하는 펌프, 예를 들어 제 2 내지 제 4 패스 펌프(134 내지 136)들 중 일부의 동작을 일시적으로 중단하는 제어를 한다.
도 4는 본 발명의 실시 예에 따른 패스전압 펌프의 동작제어를 설명하기 위한 도면이다.
도 4에서는 선택된 워드라인(SEL WL)에 인가되는 전압만을 나타내었다.
도 4를 참조하면, 프로그램 동작을 시작하면 먼저 프로그램을 위한 비트라인의 전압 셋업을 한다(PGM BL SETUP).
앞서 설명한 바와 같이, 제어로직(140)으로부터의 제어신호에 응답하여 프로그램 전압 펌프(131)와 제 1 내지 제 4 패스전압 펌프(133 내지 136)가 인에이블 된다. 그리고 제어로직(140)으로부터의 인에이블 신호에 응답하여 제 1 및 제 3 내지 제 6 스위치(SW1, SW3 내지 SW6)를 인에이블된다.
이에 따라 선택된 워드라인(SEL WL)에 프로그램전압(Vpgm)이 인가된다.
도 4에 나타나지 않았으나, 선택되지 않은 워드라인들에는 제 1 내지 제4 패스전압(Vpass1 내지 Vpass4)이 인가된다. 이에 따라 프로그램되지 않아야 하는 셀 스트링에는 로컬 부스팅이 발생되어 프로그램 금지가 된다.
한편, 프로그램이 진행된 후에는 비트라인 및 워드라인에 인가되었던 전압들이 모두 디스차지된다. 비트라인 및 워드라인에 인가된 전압들은 한꺼번에 0V로 디스차지되는 것이 아니라, 단계적으로 디스차지된다(DISCH1 내지 DISCH3; t1 내지 t3).
워드라인 및 비트라인이 디스차지되는 동안 프로그램 펌프(131)는 디스에이블된다. 또한 제어로직(140)은 제 2 내지 제4 패스전압 펌프(134 내지 136)를 순차적으로 디스에이블시킨다. 그리고 제어로직(140)은 제 1 및 제 4 내지 제 6 스위치(SW1, SW4 내지 SW6)를 디스에이블 시킨다. 도 4에서는 제 2 내지 제 4 패스전압 펌프(134 내지 136)가 차례로 디스에이블되지만, 프로그램 동작 후에 동시에 디스에이블되는 것도 가능하다.
또한 프로그램 검증을 실시하기 위해 검증전압 펌프(132)는 인에이블 되고, 제 2 스위치(SW2)가 인에이블된다.
프로그램 검증이 실시되는 동안 검증전압 펌프(132)가 제공하는 검증전압(Vverify) 전압이 선택된 워드라인(SEL WL)에 제공된다.
프로그램 검증 동안 선택되지 않은 워드라인들에는 제 1 패스전압(Vpass1)이 인가된다. 만약 프로그램 검증 동안 제 1 및 제 2 패스전압(Vpass1, Vpass2)이 선택되지 않은 워드라인에 인가된다면, 제어로직(140)은 제 3 및 제4 패스전압 펌프(Vpass3, Vpass4)과, 제 5 및 제 6 스위치(SW5, SW6)를 디스에이블시킨다.
제 2 내지 제 4 패스전압 펌프(134 내지 136)는 프로그램 검증이 끝난 후, 다시 프로그램을 위한 비트라인 전압 셋업 동작이 시작될 때 인에이블 된다.
프로그램 검증 동안 제 2 내지 제4 패스전압(Vpass2 내지 Vpass4)은 사용하지 않기 때문에 제 2 내지 제 4 패스전압 펌프(134 내지 136)를 오프시킴으로써, 불필요한 전력낭비를 방지할 수 있다.
이를 위해서 제어로직(140)은 프로그램 및 프로그램 검증이 실시되는 동안에 필요한 전압의 종류에 따라서 전압 펌프의 인에이블 및 디스에이블을 결정하고, 각각의 동작이 진행되는 동안 전압 펌프의 인에이블 및 디스에이블을 제어한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 반도체 메모리 장치 110 : 메모리 셀 어레이
120 : 주변회로 130 : 전압 공급 회로
140 : 제어로직

Claims (6)

  1. 프로그램 전압, 프로그램 검증전압 및 복수개의 서로 다른 패스전압을 각각 생성하기 위한 복수개의 전압 펌프들; 및
    프로그램 동작시에 상기 프로그램 전압 및 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들의 펌핑 동작을 인에이블하고, 프로그램 검증 동작시에는 상기 검증전압을 생성하는 전압 펌프와, 상기 복수개의 서로 다른 패스 전압을 생성하기 위한 전압 펌프들 중 일부만 인에이블 하기 위한 제어로직을 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제어로직은,
    상기 프로그램 검증 동작이 실시되는 동안 사용하지 않은 패스전압들을 생성하는 전압 펌프들을 순차적으로 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1항에 있어서,
    상기 제어로직은,
    상기 프로그램 검증 동작이 실시되는 동안 사용하지 않은 패스전압들을 생성하는 전압 펌프들을 동시에 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 프로그램을 실시하기 위해 프로그램 전압 및 복수개의 서로 다른 패스전압을 각각 제공하는 전압 펌프들이 인에이블 되는 단계;
    상기 프로그램 동작 후에 프로그램 검증을 실시하기 위하여, 프로그램 검증 전압을 생성하는 전압 펌프가 인에이블 되고, 상기 프로그램 전압을 생성하는 전압 펌프와, 복수개의 서로 다른 패스전압들 중, 프로그램 검증을 실시하는 동안 사용하지 않은 패스전압을 제공하는 전압 펌프들이 디스에이블되는 단계; 및
    상기 프로그램 검증이 실시결과, 프로그램이 패스되지 못한 경우 다시 프로그램을 실시하기 위하여 디스에이블되었던 프로그램 전압 및 패스전압들을 제공하는 전압 펌프가 인에이블 되고, 상기 프로그램 검증 전압을 제공하는 전압 펌프가 디스에이블되는 단계
    를 포함하는 반도체 메모리 장치의 동작 방법.
  5. 제 4항에 있어서,
    상기 프로그램 검증이 실시되는 동안 사용하지 않는 패스전압들을 제공하는 전압 펌프들은,
    상기 프로그램이 실시된 후, 동시에 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  6. 제 4항에 있어서,
    상기 프로그램 검증이 실시되는 동안 사용하지 않는 패스전압들을 제공하는 전압 펌프들은,
    상기 프로그램이 실시된 후, 순차적으로 디스에이블되는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020100122913A 2010-12-03 2010-12-03 반도체 메모리 장치 및 그 동작 방법 KR20120061566A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100122913A KR20120061566A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122913A KR20120061566A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20120061566A true KR20120061566A (ko) 2012-06-13

Family

ID=46612096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122913A KR20120061566A (ko) 2010-12-03 2010-12-03 반도체 메모리 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20120061566A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180247688A1 (en) 2017-02-28 2018-08-30 SK Hynix Inc. Memory device and operating method thereof
US10699767B2 (en) 2017-02-28 2020-06-30 SK Hynix Inc. Memory device and operating method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180247688A1 (en) 2017-02-28 2018-08-30 SK Hynix Inc. Memory device and operating method thereof
US10388356B2 (en) 2017-02-28 2019-08-20 SK Hynix Inc. Memory device and operating method thereof
US10438647B2 (en) 2017-02-28 2019-10-08 SK Hynix Inc. Memory device and operating method thereof
US10699767B2 (en) 2017-02-28 2020-06-30 SK Hynix Inc. Memory device and operating method thereof

Similar Documents

Publication Publication Date Title
US7894268B2 (en) Semiconductor memory device and method of erasing data therein
KR100938094B1 (ko) 반도체 메모리 소자 및 이의 소거 방법
US8780630B2 (en) Operating method of semiconductor device
KR101718153B1 (ko) Nand형 플래시 메모리의 독출 방법 및 nand형 플래시 메모리
KR100855963B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법
US8576635B2 (en) Nonvolatile memory device and method of operating the same
JP2008140488A (ja) 半導体記憶装置
JP2007184090A (ja) ダミーセルを含むフラッシュメモリ装置
JP2008310949A (ja) 駆動方式を改善した立体構造のフラッシュメモリ装置及びその駆動方法
JP2008084471A (ja) 半導体記憶装置
JP2006252749A (ja) 向上したプリプログラム機能を有するフラッシュメモリ装置およびそのプリプログラム動作制御方法
KR100691379B1 (ko) 프로그램 동작 안정성이 향상된 불휘발성 반도체 메모리장치 및 이에 대한 프로그램 구동방법
KR20090120676A (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2007305204A (ja) 不揮発性半導体記憶装置
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
KR101115242B1 (ko) 반도체 메모리 장치의 프로그램 방법
KR100805838B1 (ko) 엑스아이피 플래시 메모리 장치 및 그 프로그램 방법
KR100800479B1 (ko) 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
US8264887B2 (en) Nonvolatile memory device and method of programming the same
KR20120061566A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20100028191A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100908540B1 (ko) 낸드 플래시 메모리 장치
KR20120005836A (ko) 반도체 메모리 장치 및 그 소거 방법
KR20080030214A (ko) 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법
KR20100089511A (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination