KR101066696B1 - 불휘발성 메모리 소자 - Google Patents

불휘발성 메모리 소자 Download PDF

Info

Publication number
KR101066696B1
KR101066696B1 KR1020090058479A KR20090058479A KR101066696B1 KR 101066696 B1 KR101066696 B1 KR 101066696B1 KR 1020090058479 A KR1020090058479 A KR 1020090058479A KR 20090058479 A KR20090058479 A KR 20090058479A KR 101066696 B1 KR101066696 B1 KR 101066696B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
line
global
signals
Prior art date
Application number
KR1020090058479A
Other languages
English (en)
Other versions
KR20110001088A (ko
Inventor
김지열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058479A priority Critical patent/KR101066696B1/ko
Priority to US12/796,059 priority patent/US8213235B2/en
Publication of KR20110001088A publication Critical patent/KR20110001088A/ko
Application granted granted Critical
Publication of KR101066696B1 publication Critical patent/KR101066696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 셀들이 연결되는 복수개의 워드라인들에 각각 대응되는 글로벌 라인들을 연결하는 X 디코더; 동작을 위한 복수개의 동작 전압을 생성하고, 상기 각각의 글로벌 라인에 대응되는 전압 선택 회로들을 포함하며, 상기 전압 선택 회로들 각각은 상기 글로벌 라인들에 각각 대응하는 다수의 라인 인에이블 신호 중 하나와 상기 복수개의 동작 전압에 각각 대응하는 다수의 전압 제어 신호 중 하나에 따라 결정되는 제어신호를 래치하고, 상기 제어 신호에 따라 각각 연결된 글로벌 라인에 동작 전압을 선택하여 제공하는 전압 제공부; 및 상기 다수의 라인 인에이블 신호와, 상기 다수의 전압 제어신호를 상기 전압 제공부에 제공하는 제어부를 포함하는 불휘발성 메모리 소자를 제공한다.
글로벌 라인, 동작 전압, 전압 선택

Description

불휘발성 메모리 소자{Non volatile memory device}
본 발명은 불휘발성 메모리 소자에 관한 것이다.
불휘발성 메모리 소자는 데이터의 기록 및 삭제가 자유로운 램(RAM; Random Access Memory)의 장점과 전원의 공급 없이도 저장된 데이터를 보존하는 롬(ROM; Read Only Memory)의 장점을 동시에 지니고 있어 최근 디지털 카메라, PDA(Personal Digital Assistant), MP3 플레이어 등 휴대용 전자기기의 저장매체로 널리 채택되고 있다.
불휘발성 메모리 소자의 메모리 셀들은 워드라인(Word Line; WL)과 비트 라인(Bit Line; BL)으로 각각 연결되어 있으며, 워드라인과 비트라인을 선택함으로써, 메모리 셀을 선택하여 프로그램이나 데이터 독출을 수행한다.
일반적으로 불휘발성 메모리 소자는 프로그램 동작 중에서 복수개의 워드라인들 중에서, 프로그램을 위해 선택되는 워드라인에는 프로그램 전압을 인가하고, 나머지 워드라인들에는 패스전압을 인가한다.
이때 각각의 워드라인에 프로그램 전압이나 패스전압을 제공하기 위해서, 전압을 생성하여 제공하는 글로벌 워드라인(Globle Word Line; GWL)이 연결된다. 그 리고 각각의 글로벌 워드라인(GWL)들은 전압 제공을 위해 불휘발성 메모리 소자에 포함되는 전압 제공부에 연결되어 동작에 필요한 전압이 공급된다.
상기 글로벌 워드라인(GWL)들에 공급되는 전압은 불휘발성 메모리 소자의 동작을 제어하는 제어부에 입력하는 제어신호에 의해서 결정된다. 즉, 프로그램을 선택되는 워드라인과 연결될 글로벌 워드라인(GWL)에는 프로그램 전압이 제공되어야 하며, 다른 워드라인에 연결되는 글로벌 워드라인(GWL)에는 패스전압이 제공되어야 한다. 이를 위해서 불휘발성 메모리 소자의 제어부는, 전압 제공을 하는 전압 제공부가 다양한 전압을 생성하도록 제어하고, 생성된 다양한 전압이 각각의 글로벌 워드라인(GWL)에 입력되도록 한다. 그리고 각각의 글로벌 워드라인(GWL)에서 필요한 전압을 선택하여 출력하도록 제어한다.
한편, 불휘발성 메모리 소자의 프로그램 동작에서 프로그램을 위해서 선택되지 않은 주변의 메모리 셀의 문턱전압이 변경되지 않도록 하기 위하여 프로그램 동작에서 사용하는 전압의 전압 레벨을 여러 개로 인가하여 진행하는 로컬 셀프 부스팅(Local Self Boosting) 방식을 이용한다.
따라서 각각의 워드라인(WL)에 동작 전압을 제공하기 위해 연결되는 글로벌 워드라인(GWL)에 입력되는 전압의 종류도 다양해지고, 각각의 글로벌 워드라인(GWL)별로 필요한 전압의 종류를 설정하기 위해 제어부에서 출력해야 하는 제어신호들의 개수도 많아진다. 그리고 이를 위해서 제어신호 전달을 위한 제어라인이 많아지게 되면 불휘발성 메모리 소자의 면적이 커지는 영향을 미칠 수 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 글로벌 라인에 제공되는 동작전압 레벨을 제어하기 위한 제어 회로의 라인을 줄임으로써 회로 면적을 줄여 메모리의 사이즈를 줄일 수 있는 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
메모리 셀들이 연결되는 복수개의 워드라인들에 각각 대응되는 글로벌 라인들을 연결하는 X 디코더; 동작을 위한 복수개의 동작 전압을 생성하고, 상기 각각의 글로벌 라인에 대응되는 전압 선택 회로들을 포함하며, 상기 전압 선택 회로들 각각은 상기 글로벌 라인들에 각각 대응하는 다수의 라인 인에이블 신호 중 하나와 상기 복수개의 동작 전압에 각각 대응하는 다수의 전압 제어 신호 중 하나에 따라 결정되는 제어신호를 래치하고, 상기 제어 신호에 따라 각각 연결된 글로벌 라인에 동작 전압을 선택하여 제공하는 전압 제공부; 및 상기 다수의 라인 인에이블 신호와, 상기 다수의 전압 제어신호를 상기 전압 제공부에 제공하는 제어부를 포함한다.
상기 전압 제공부는, 상기 다수의 라인 인에이블 신호 중 하나와 상기 다수의 전압 제어 신호 중 하나에 따라 결정되는 제어신호를 래치하는 복수개의 제어신호 설정부들과, 상기 제어신호 설정부들에서 각각 래치하고 있는 제어신호에 따라서 각각 연결된 글로벌 라인에 제공할 동작 전압을 선택하여 제공하는 전압 선택부들을 포함한다.
상기 제어신호 설정부들은 각각, 상기 다수의 라인 인에이블 신호 중 하나와 상기 다수의 전압 제어 신호 중 하나의 논리 레벨에 따라 상기 제어신호를 출력하는 제어신호 출력부와, 상기 제어신호 출력부에서 출력되는 상기 제어신호를 래치하는 래치부를 포함한다.
상기 전압 선택부들 각각은, 상기 제어신호 설정부들에서 각각 래치하고 있는 제어신호에 응답하여 인에이블되어 입력되는 동작 전압을 출력하는 복수개의 전압 출력부들을 포함하는 것을 특징으로 한다.
상기 제어부는, 동작 명령과 함께 입력되는 어드레스에 따라 상기 다수의 라인 인에이블 신호와 상기 다수의 전압 제어신호를 출력하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자는 동작 전압을 선택하여 글로벌 라인으로 제공하기 위한 회로의 신호 라인과 회로 면적을 줄임으로써 불휘발성 메모리 소자의 전체 회로 면적을 줄여 사이즈를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 1을 참조하면, 불휘발성 메모리 소자(700)는 메모리 셀 어레이(100), X 디코더(200), 전압 제공부(300), 제어부(400), 페이지 버퍼부(500) 및 Y 디코더(600)를 포함한다. 도1의 불휘발성 메모리 소자(700)는 제 1 플레인(P0)의 구성만을 나타낸 것으로, 복수개의 플레인이 구비될 수도 있다.
메모리 셀 어레이(100)는 복수개의 메모리 블록들을 포함한다. 각각의 메모리 블록들은 복수개의 워드라인과 비트라인에 연결되고, 데이터를 저장하기 위한 메모리 셀들을 포함한다.
X 디코더(200)는 입력되는 어드레스에 따라서 상기 메모리 블록중 하나를 선택하고, 선택된 메모리 블록의 워드라인들과 동작전압이 공급되는 글로벌 워드라인(GWL<0> 내지 GWL<63>)과 글로벌 드레인 선택 라인(GDSL)과 글로벌 소오스 선택 라인(GSSL)에 연결한다.
전압 제공부(300)는 동작에 필요한 전압을 생성하여, 생성된 전압을 글로벌 워드라인(GWL<0> 내지 GWL<63>)과 글로벌 드레인 선택 라인(GDSL)과 글로벌 소오스 선택 라인(GSSL)으로 각각 제공한다. 그리고 제어부(400)는 불휘발성 메모리 소자(700)의 프로그램, 검증, 소거, 및 독출 동작을 위한 제어신호를 출력하여 동작을 제어한다.
페이지 버퍼부(500)는 메모리 셀 어레이(100)의 비트라인들 중 하나 이상의 비트라인에 각각 연결되는 페이지 버퍼들을 포함한다. 각각의 페이지 버퍼는 선택된 메모리 셀에 프로그램할 데이터를 래치하거나, 메모리 셀에 프로그램된 데이터를 독출하여 래치한다.
Y 디코더(600)는 입력되는 어드레스에 따라서 제어부(400)가 제공하는 제어신호에 응답하여 페이지 버퍼들의 데이터 입출력 경로를 제공한다.
상기 메모리 셀 어레이(100)의 메모리 블록과 X 디코더(200)간의 연결 관계는 다음과 같다.
도 2는 도 1의 메모리 셀 어레이와 X 디코더간의 연결 회로를 나타낸다.
도 2는, 메모리 셀 어레이(100)에 포함되는 다수의 메모리 블록(110)들 중 하나의 메모리 블록에 포함되는 셀 스트링과, 해당 메모리 블록(110)을 선택하여 글로벌 워드라인(GWL<0> 내지 GWL<63>)과 글로벌 드레인 선택 라인(GDSL)과 글로벌 소오스 선택 라인(GSSL)을 연결하는 블록 스위치부(210)중 일부를 나타내었다.
메모리 블록(110)에는 복수개의 셀 스트링들이 포함되는데, 하나의 셀 스트링만을 대표적으로 도시하였다.
셀 스트링은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)의 사이에 직렬로 연결되는 제 1 내지 제 64 메모리 셀(C0 내지 C63)들을 포함한다.
셀 스트링들의 드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(Drain Select Line; DSL)에 공통 연결되고, 소오스 선택 트랜지스터(SST)의 게이트는 소오스 선택 라인(Source Select Line; SSL)에 공통 연결된다.
그리고 제 1 내지 제 64 메모리 셀(C0 내지 C63)의 게이트는 각각 제 1 내지 제 64 워드라인(WL<0> 내지 WL<63>)에 연결된다.
블록 스위치부(210)는 제 1 내지 제 66 NMOS 트랜지스터(N1 내지 N66)를 포 함한다. 제 1 NMOS 트랜지스터(N1)는 글로벌 소오스 선택 라인(GSSL)과 소오스 선택 라인(SSL)의 사이에 연결되고, 제 2 내지 제 65 NMOS 트랜지스터(N2 내지 N65)는 각각 제 1 내지 제 64 글로벌 워드라인(GWL<0> 내지 GWL<63>)과 제 1 내지 제 64워드라인(WL<0> 내지 WL<63>)의 사이에 연결된다. 그리고 제 66 NMOS 트랜지스터(N66)는 글로벌 드레인 선택 라인(GDSL)과 드레인 선택 라인(DSL)의 사이에 연결된다.
제 1 내지 제 66 NMOS 트랜지스터(N1 내지 N66)의 게이트에는 블록 선택 회로와 고전압 스위치(HVC)(220)로부터 제공되는 블록 선택 신호가 입력된다. 고전압 스위치(220)의 동작을 제어하는 블록 선택 회로는 별도로 도시하지 않다. 블록 선택 회로의 동작은 제어부(400)가 제어한다.
도 2에 나타난 바와 같이 메모리 블록(110)의 드레인 선택 라인(DSL), 소오스 선택 라인(SSL) 및 제 1 내지 제 64 워드라인(WL<0> 내지 WL<63>)에 동작 전압을 제공하기 위한 글로벌 워드라인(GWL<0> 내지 GWL<63>)과 글로벌 드레인 선택 라인(GDSL)과 글로벌 소오스 선택 라인(GSSL)이 블록 스위치부(210)의 동작에 의해서 연결된다.
상기 글로벌 드레인 선택 라인(GDSL), 글로벌 소오스 선택 라인(GSSL), 및 제 1 내지 제 64 글로벌 워드라인(GWL<0> 내지 GWL<63>)은 전압을 제공하는 전압 제공부(300)에서 연결된다.
불휘발성 메모리 소자(700)는 프로그램 동작이나, 데이터 독출 동작을 수행할 때, 여러 개의 전압 레벨로 구분되는 동작 전압들을 글로벌 라인을 통해 제공한 다.
글로벌 워드라인(GWL<0> 내지 GWL<63>)과 글로벌 드레인 선택 라인(GDSL)과 글로벌 소오스 선택 라인(GSSL) 각각은 동작을 위해서 선택된 워드라인과 비선택 워드라인, 그리고 드레인 선택 라인과 소오스 선택 라인으로 구분되어 서로 다른 동작 전압이 인가되어야 한다.
이를 위해서 전압 제공부(300)는 다음과 같은 전압 제어회로를 포함한다.
도 3a는 도 1의 전압 제공부 중 전압 제어회로를 나타낸다.
도 3a를 참조하면, 전압 제공부(300)에 포함되는 전압 제어 회로는 제어신호 설정블록과, 전압 선택 블록으로 구분된다. 제어신호 설정 블록은 제 1 내지 제 66 제어신호 설정부(310)를 포함하고, 전압 선택 블록은 제 1 내지 제 66 전압 선택부(320)를 포함한다. 제 1 내지 제 66 제어신호 설정부(310)는 각각 동일한 회로 구성을 가지고 제 1 내지 제 66 전압 선택부(320)도 각각 동일한 회로 구성을 가지고 있으므로 대표적으로 1 제어신호 설정부(310)와 제 1 전압 선택부(320)에만 도면 부호를 나타내었다.
또한, 전압 제공부(300)는 동작에 필요한 전압을 생성하는 전압 제공 회로(330)를 포함한다. 전압 제공 회로(330)가 제공하는 전압들은 제 1 내지 제 66 전압 선택부(320)로 입력된다.
제 1 내지 제 66 제어신호 설정부(310)는 각각 제 1 내지 제 66 전압 선택부(320)로 제어신호들을 제공한다. 그리고 제 1 내지 제 66 전압 선택부(320)는 제 1 내지 제 66 제어신호 설정부(310)에서 각각 제공되는 제어신호들에 의해서 글로벌 라인에 제공할 동작 전압을 선택한다.
제 1 전압 선택부(320)는 글로벌 소오스 라인(GSSL)으로 제공할 동작 전압을 선택하고, 제 2 내지 제 65 전압 선택부는 제 1 내지 제 64 글로벌 워드라 인(GWL<0> 내지 GWL<63>)으로 제공하는 동작 전압을 선택하며, 제 66 전압 선택부는 글로벌 드레인 선택 라인(GDSL)에 제공할 동작 전압을 선택한다.
상기 제 1 제어신호 설정부(310)와 제 1 전압 선택부(320)를 좀 더 상세히 설명하면 다음과 같다.
도 3b는 도 3a의 제 1 제어신호 설정부를 나타낸다.
도 3b를 참조하면, 제 1 제어신호 설정부(310)는 제 1 내지 제 7 설정부(311 내지 317)를 포함한다. 제 1 내지 제 7 설정부(311 내지 317)는 각각 제 1 라인의 제 1 내지 제 7 제어신호(EN_a<0> 내지 EN_g<0>)를 출력한다. 제 1 내지 제 7 설정부(311 내지 317)의 회로는 동일하게 구성된다.
대표적으로 제 1 설정부(311)를 설명하면, 제 1 설정부(311)는 제 1 및 제 2 PMOS 트랜지스터(P1, P2)와 제 67 및 제 68 NMOS 트랜지스터(N67, N68), 제 1 및 제 2 인버터(IN1, IN2) 및 노아 게이트(NOR)를 포함한다.
제 1 및 제 2 PMOS 트랜지스터(P1, P2)와 제 67 및 제 68 NMOS 트랜지스터(N67, N68)는 전원전압과 접지노드의 사이에 직렬로 연결된다.
제 1 PMOS 트랜지스터(P1)와 제 68 NMOS 트랜지스터(N68)의 게이트에는 제 1 라인 인에이블 신호(WLEN<0>)가 입력되고, 제 2 PMOS 트랜지스터(P2)와 제 67 NMOS 트랜지스터(N67)의 게이트에는 제 1 전압 제어신호(HV_a)가 입력된다.
상기 제 1 라인 인에이블 신호(WLEN<0>)는 제어부(400)로부터 입력되는 제어신호로써, 공통 소오스 라인(GSSL)에 전압 설정을 위해서 인에이블 되는 신호이다.
제어부(400)는 제 1 내지 제 66 라인 인에이블 신호(WLEN<65:0>)를 출력한다. 제 1 라인 인에이블 신호(WLEN<0>)는 글로벌 소오스 선택 라인(GSSL)의 전압 설정을 위해 인에이블되는 신호이다. 제 2 내지 제 65 라인 인에이블 신호(WLEN<64:1>)는 제 1 내지 제 64 글로벌 워드라인(GWL<0> 내지 GWL<63>)의 전압 설정을 위해서 인에이블 되는 신호이다. 그리고 제 66 라인 인에이블 신호(WLEN<65>)는 글로벌 드레인 선택 라인(GDSL)의 전압 설정을 위해서 인에이블 되는 신호이다.
한편, 제 2 PMOS 트랜지스터(P2)와 제 67 NMOS 트랜지스터(N67)의 접속점인 노드(K1)는 노아 게이트(NOR)의 제 1 입력단에 연결된다.
그리고 노아 게이트(NOR)의 제 2 입력단에는 제 1 인버터(IN1)의 출력신호가 입력된다. 제 1 인버터(IN1)는 제 1 플레인 선택 신호(PLANESEL_P0)를 반전 출력한다.
노아 게이트(NOR)의 출력 신호가 제 1 라인의 제 1 제어신호(EN_a<0>)이다. 그리고 제 2 인버터(IN2)는 노아 게이트(NOR)의 출력단과 노드(K1)의 사이에 연결된다.
상기 제 1 및 제 2 인버터(IN1, IN2)와 노아 게이트(NOR)는 제 1 플레인 선택 신호(PLANESEL_P0)가 하이 레벨로 인가되는 동안 노드(K1)를 통해 입력된 데이터를 래치하는 래치 회로(311a)의 역할을 한다.
제 1 내지 제 7 설정부(311 내지 317)는 각각 제 1 라인의 제 1 내지 제 7 제어신호(EN_a<0> 내지 EN_g<0>)를 래치한 후, 출력한다.
즉 제 1 라인 인에이블 신호(WLEN<0>)가 하이 레벨로 인가된 상태에서, 제 1 전압 제어신호(HV_a)가 하이 레벨로 인가되면, 노드(K1)는 접지전압에 연결된다.
그리고 제 1 플레인 선택 신호(PLANESEL_P0)가 하이 레벨로 인가되면 제 1 인버터(IN1)를 통해서 로우 레벨 신호가 노아 게이트(NOR)에 인가된다. 따라서 노아 게이트(NOR)의 제 1 및 제 2 입력단에는 로우 레벨 신호가 입력된다. 그리고 노아 게이트(NOR)는 두 개의 로우 레벨 신호를 노아 연산하여 하이 레벨 신호로서 출력한다.
제 1 플레인 선택 신호(PLANESEL_P0)가 하이 레벨인 상태에서 노아 게이트(NOR)의 출력이 하이 레벨이 되면, 제 2 인버터(IN2)에 의해서 반전되어 노아 게이트(NOR)의 제 1 입력단에는 로우 레벨 신호가 입력된다. 즉, 제 1 라인 인에이블 신호(WLEN<0>)와 제 1 제어신호(HV_a)가 더 이상 입력되지 않는 상태에서도 노아 게이트(NOR)가 계속해서 하이 레벨 신호를 출력하게 된다.
상기 제 1 라인의 제 1 내지 제 7 제어신호(EN_a<0> 내지 EN_b<0>)에 따라서 글로벌 소오스 선택 라인(GSSL)의 전압을 선택하는 제 1 전압 선택부(320)는 다음과 같다.
도 3c는 도 3a의 제 1 전압 선택부를 나타낸다.
도 3c를 참조하면, 제 1 전압 선택부(320)는 제 1 내지 제 7 선택부(321 내지 327)를 포함한다.
제 1 내지 제 7 선택부(321 내지 327)는 각각 제 1 라인의 제 1 내지 제 7 제어신호(EN_a<0> 내지 EN_g<0>)에 따라서 제 1 내지 제 7 전압(HVIN_a 내지 HVIN_g)을 글로벌 소오스 선택 라인(GSSL)으로 제공한다. 이때 제 1 내지 제 7 선택부(321 내지 327)중 하나만이 인에이블되어 글로벌 선택 라인(GSSL)에 제 1 내지 제 7 전압(HVIN_a 내지 HVIN_g)중 하나를 제공하도록 한다.
제 1 내지 제 7 선택부(321 내지 327)의 동작은 유사하다. 대표적으로 제 1 선택부(321)는 제 1 라인의 제 1 제어신호(EN_a<0>)를 인에이블 단으로 입력받는다. 그리고 제 1 클럭신호(CLK_a)를 클럭단으로 입력받는다. 그리고 제 1 전압(HVIN_a)을 전압 입력단(HVIN)으로 입력받는다.
제 1 선택부(321)는 제 1 라인의 제 1 제어신호(EN_a<0>)가 하이 레벨일 때, 제 1 클럭신호(CLK_a)에 동기화하여 제 1 전압(HVIN_a)을 출력한다. 제 1 전압(HVIN_a)은 노드(K2)로 제공되고, 노드(K2)는 글로벌 소오스 선택 라인(GSSL)에 연결된다.
전압 제공부(300)에서 생성되는 전압을 글로벌 워드라인에 제공하는 회로를 제어하기 위한 제어신호들은 제어부(400)에서 제공한다.
도 4는 도 1의 제어부를 나타낸다.
도 4를 참조하면, 제어부(400)는 전압 인가 제어부(410)와 제어신호 출력부(420) 및 클럭 제공부(430)를 포함한다. 도 4에서는 전압 제공부(300)에서 생성되는 전압을 글로벌 워드라인에 제공하기 위한 제어신호들을 출력하는 부분만을 나타내었다.
전압 인가 제어부(410)에서는 프로그램 동작에 따라 제 1 내제 제 64 워드라인(WL<0> 내지 WL<63>)에 어떤 전압을 인가할 것인지에 대한 제어신호들을 출력한다. 제어신호 출력부(420)는 전압 인가 제어부(410)에서 제공되는 제어신호에 의해서 제 1 내지 제 66 라인 인에이블 신호(WLEN<65:0>)와 제 1 내지 제 7 전압 제어신호(HV_a 내지 HV_g)를 출력한다.
또한 제어신호 출력부(420)는 제 1 플레인 선택 신호(PLANESEL_P0)를 출력한다. 만약 여러개의 플레인이 포함되는 불휘발성 메모리 소자라면, 각각의 플레인 선택 신호를 제어신호 출력부(420)가 출력한다.
클럭 제공부(430)는 제 1 내지 제 66 전압 선택부에 입력하기 위한 제 1 내지 제 7 클럭신호(CLK_a 내지 CLK_g)를 생성하여 출력한다.
제어신호 출력부(420)가 제공하는 제 1 내지 제 66 라인 인에이블 신호(WLEN<65:0>)는 어드레스 신호(AXWL<21:16>)에 따라서 인가된다.
상기한 불휘발성 메모리 소자(700)의 동작을 다음의 도 5를 참조하여 설명하면 다음과 같다.
도 5는 본 발명의 실시 예에 따라 프로그램 전압 설정 동작을 설명하기 위한 타이밍도이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 불휘발성 메모리 소자(700)에 프로그램 명령이 입력되고, 제 17 워드라인(WL<16>)이 선택되어 프로그램 전압이 인가된다고 가정한다.
그리고 제 1 내지 제 3 전압(HVIN_a 내지 HVIN_c)까지 프로그램 동작에 인가되는 전압이다. 제 1 전압(HVIN_a)은 프로그램 전압이고, 제 2 전압(HVIN_b)은 패스전압이며, 제 3 전압(HVIN_c)은 소오스 선택 라인과 드레인 선택 라인(SSL, DSL)에 인가될 전압이다.
따라서 글로벌 소오스 선택 라인(GSSL)과 글로벌 드레인 선택 라인(GDSL)에는 제 3 전압(HVIN_c)이 인가되어야 하고, 제 2 내지 제 제 16 글로벌 워드라인(GWL<0> 내지 GWL<15>)과 제 18 내지 제 64 글로벌 워드라인(GWL<18> 내지 GWL<63>)에는 제 2 전압(HVIN_b)이 인가되어야 한다. 그리고 제 17 글로벌 워드라인(GWL<16>)에는 제 1 전압(HVIN_a)이 인가되어야 한다.
따라서 제어신호 출력부(420)는 제 1 전압 제어신호(HV_a)가 하이 레벨인 동안, 제 1 전압 제어신호(HV_a)가 인가되어야 하는 글로벌 라인에 대응하는 제 18 라인 인에이블 신호(WLEN<17>)를 하이 레벨로 인가한다.
제 18 라인 인에이블 신호(WLEN<17>)와 제 1 전압 제어신호(HV_a)가 하이 레벨로 인가되는 동안, 제 18 제어신호 설정부에서는 제 18 라인의 제 1 제어신호(HV_a<17>)를 하이 레벨로 출력하고, 이에 따라 제 17 전압 선택부는 제 17 글로벌 워드라인(GWL<16>)에 제 1 전압(HVIN_a)을 인가한다. 제 17 글로벌 워드라인(GWL<16>)은 제 17 워드라인(WL<16>)에 연결된다.
그리고 제어신호 출력부(430)는 제 2 전압 제어신호(HV_b)가 하이 레벨인 동안, 제 2 내지 제 17 라인 인에이블 신호(WLEN<1> 내지 WLEN<16>)와 제 19 내지 제 65 라인 인에이블 신호(WLEN<18> 내지 WLEN<64>)를 하이 레벨로 인가하여 제 1 내지 제 16 글로벌 워드라인(GWL<0> 내지 GWL<15>)과 제 18 내지 제 64 글로벌 워드라인(GWL<17> 내지 GWL<63>)에 제 2 전압(HVIN_b)이 인가되게 한다.
또한, 제 3 전압 제어신호(HV_c)가 하이 레벨인 동안에는 제 0 및 제 66 라인 인에이블 신호(WLEN<0> 및 WLEN<65>)를 하이 레벨로 인가하여, 글로벌 소오스 선택 라인(GSSL) 과 글로벌 드레인 선택 라인(GDSL)에 제 3 전압(HVIN_c)이 인가되게 한다.
상기 도 3a 내지 도 3c와 도 4와 같이 제어부(400)와 전압 제공부(300)를 구성함으로써 메모리 블록(110)의 워드라인의 개수가 더 늘어나고, 동작 전압의 종류가 늘어나게 되어도 제어부(400)에서는 동작 전압의 개수와, 워드라인들의 개수에 따른 신호만을 출력하면 되기 때문에 많은 전압 라인이 필요하지 않다.
멀티 플레인으로 구성되는 불휘발성 메모리 소자의 경우에는, 제어신호 출력부(420)에서는 플레인 선택 신호만을 추가함으로써 플레인마다 별도로 제어신호와 라인 선택 신호를 출력하는 데 비하여 전압 제어신호들과 라인 선택 신호 및 플레인 선택 신호만으로 전압을 설정할 수 있다.
즉, 두 개의 플레인을 가정했을 때 각각의 플레인별로 라인 선택 신호와 전압 제어신호 및 플레인 선택 신호가 필요한 경우에 비하여 절반 정도의 라인으로 전압 설정을 할 수 있다. 이를 위해서 제어신호 설정부(310)에 래치회로(311a)를 추가함으로써 각각의 전압 설정을 위한 제어신호를 래치한 후, 글로벌 라인에 인가될 전압을 선택하도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 소자를 나타낸다.
도 2는 도 1의 메모리 셀 어레이와 X 디코더간의 연결 회로를 나타낸다.
도 3a는 도 1의 전압 제공부 중 전압 제어회로를 나타낸다.
도 3b는 도 3a의 제 1 제어신호 설정부를 나타낸다.
도 3c는 도 3a의 제 1 전압 선택부를 나타낸다.
도 4는 도 1의 제어부를 나타낸다.
도 5는 본 발명의 실시 예에 따라 프로그램 전압 설정 동작을 설명하기 위한 타이밍도이다.
*도면의 주요 부분의 간단한 설명*
100 : 메모리 셀 어레이 200 : X 디코더
300 : 전압 제공부 400 : 제어부
500 : 페이지 버퍼부 600 : Y 디코더
700 : 불휘발성 메모리 소자

Claims (5)

  1. 메모리 셀들이 연결되는 복수개의 워드라인들에 각각 대응되는 글로벌 라인들을 연결하는 X 디코더;
    동작을 위한 복수개의 동작 전압을 생성하고, 상기 각각의 글로벌 라인에 대응되는 전압 선택 회로들을 포함하며, 상기 전압 선택 회로들 각각은 상기 글로벌 라인들에 각각 대응하는 다수의 라인 인에이블 신호 중 하나와 상기 복수개의 동작 전압에 각각 대응하는 다수의 전압 제어 신호 중 하나에 따라 결정되는 제어신호를 래치하고, 상기 제어 신호에 따라 각각 연결된 글로벌 라인에 동작 전압을 선택하여 제공하는 전압 제공부; 및
    상기 다수의 라인 인에이블 신호와, 상기 다수의 전압 제어신호를 상기 전압 제공부에 제공하는 제어부를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 전압 제공부는,
    상기 다수의 라인 인에이블 신호 중 하나와 상기 다수의 전압 제어 신호 중 하나에 따라 결정되는 제어신호를 래치하는 복수개의 제어신호 설정부들과,
    상기 제어신호 설정부들에서 각각 래치하고 있는 상기 제어신호에 따라서 각각 연결된 글로벌 라인에 제공할 동작 전압을 선택하여 제공하는 전압 선택부들을 포함하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 제어신호 설정부들은 각각,
    상기 다수의 라인 인에이블 신호 중 하나와 상기 다수의 전압 제어 신호 중 하나의 논리 레벨에 따라 상기 제어신호를 출력하는 제어신호 출력부와,
    상기 제어신호 출력부에서 출력되는 상기 제어신호를 래치하는 래치부를 포함하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 전압 선택부들 각각은,
    상기 제어신호 설정부들에서 각각 래치하고 있는 상기 제어신호에 응답하여 인에이블되어 입력되는 동작 전압을 출력하는 복수개의 전압 출력부들을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제 1항에 있어서,
    상기 제어부는,
    동작 명령과 함께 입력되는 어드레스에 따라 상기 다수의 라인 인에이블 신호와 상기 다수의 전압 제어신호를 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020090058479A 2009-06-29 2009-06-29 불휘발성 메모리 소자 KR101066696B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090058479A KR101066696B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자
US12/796,059 US8213235B2 (en) 2009-06-29 2010-06-08 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058479A KR101066696B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20110001088A KR20110001088A (ko) 2011-01-06
KR101066696B1 true KR101066696B1 (ko) 2011-09-21

Family

ID=43380573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058479A KR101066696B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자

Country Status (2)

Country Link
US (1) US8213235B2 (ko)
KR (1) KR101066696B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797806B2 (en) 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
US9318199B2 (en) 2012-10-26 2016-04-19 Micron Technology, Inc. Partial page memory operations
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
JP2018045750A (ja) 2016-09-16 2018-03-22 東芝メモリ株式会社 半導体記憶装置
US10726922B2 (en) 2018-06-05 2020-07-28 Sandisk Technologies Llc Memory device with connected word lines for fast programming

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394574B1 (ko) * 2001-04-10 2003-08-14 삼성전자주식회사 워드라인 결함 체크회로를 구비한 불휘발성 반도체메모리장치
EP1626413B1 (en) * 2004-08-11 2007-02-21 STMicroelectronics S.r.l. A row decoder for nand memoiries
JP2007317247A (ja) * 2006-05-23 2007-12-06 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の動作方法
KR100898667B1 (ko) * 2007-08-06 2009-05-22 주식회사 하이닉스반도체 반도체 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781041B1 (ko) * 2006-11-06 2007-11-30 주식회사 하이닉스반도체 플래시 메모리 장치 및 그 소거 동작 제어 방법

Also Published As

Publication number Publication date
KR20110001088A (ko) 2011-01-06
US8213235B2 (en) 2012-07-03
US20100329047A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
KR100769772B1 (ko) 플래시 메모리 장치 및 이를 이용한 소거 방법
KR100882205B1 (ko) 글로벌 워드라인 디코더의 레이아웃 면적을 줄이는비휘발성 메모리 장치 및 그 동작 방법
US8593882B2 (en) Semiconductor memory device and method of erasing the same
US20110249480A1 (en) Nonvolatile memory device
KR101066696B1 (ko) 불휘발성 메모리 소자
KR20130046521A (ko) 전압 선택 회로 및 이를 구비한 집적회로
US7184307B2 (en) Flash memory device capable of preventing program disturbance according to partial programming
KR20030089315A (ko) 낸드형 플래시 메모리의 워드 라인 디코더
JP6103664B1 (ja) 半導体記憶装置
US20140085981A1 (en) Semiconductor memory device
JP4713143B2 (ja) 半導体記憶装置
KR20140139265A (ko) 블록 선택 회로 및 이를 포함하는 반도체 장치
US20100232233A1 (en) Nonvolatile semiconductor memory device
US8296499B2 (en) Flash memory device and program method thereof
KR100769771B1 (ko) 플래시 메모리 장치 및 그 소거 방법
JP4919775B2 (ja) 不揮発性半導体記憶装置
KR100953055B1 (ko) 불휘발성 메모리 소자의 동작 방법
US20110211395A1 (en) Nonvolatile semiconductor memory device
KR100833422B1 (ko) 메모리 소자의 페이지 버퍼 회로
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20100129057A (ko) 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
KR20090124103A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100779373B1 (ko) 낸드 플래쉬 메모리 소자
JP2005190648A (ja) フラッシュメモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 9