JP2019213449A - 基本セル及びこのような基本セルを備えるチャージポンプ - Google Patents

Abstract

【課題】基本ポンピングセルの入力端子と出力端子との間の電荷移動がより効率的となるチャージポンプを提供する。【解決手段】基本ポンピングセルＣＥ１は、入力電圧Ｖｉｎを受信する入力Ｅと、第１のクロック信号ＣＫ１を受信するクロック端子Ｈと、出力Ｓと、クロック端子に接続された第１のキャパシタＣ１と、入力に連結された第１のトランジスタＡ１と、入力に連結された第２のトランジスタＡ２と、第２のトランジスタの第１のソース／ドレイン端子に連結された第１のソース／ドレイン端子、並びに入力に連結されたゲート端子を備える第３のトランジスタＡ３と、第１のトランジスタの第２のソース／ドレイン端子に連結された第１のソース／ドレイン端子、並びに入力に連結されたゲート端子を備える第４のトランジスタＡ４と、を備える。第１のトランジスタのゲート端子は、第２のトランジスタのゲート端子に連結される。【選択図】図３ａ

Description

本発明は集積回路の分野に関し、より詳細には、一次電圧源から、より大きな絶対値の二次電圧を生成する、チャージポンプ回路に関する。

多くの電子システムは、動作するために２つ以上の電源電圧レベルを必要とする。例えば、一般に単一の０．９Ｖ電源を一次電源として使用できる一部のタイプの不揮発性メモリ回路は、機能をプログラムする又は消去するために、例えば１０Ｖ〜１５Ｖという更に高い電源電圧も必要とすることが多い。同様に、液晶スクリーン、高周波電力増幅器、及びある程度、スイッチトキャパシタブートストラップ回路において使用するために開発された回路は、動作するために一次電圧より高い電源電圧を必要とすることが多い。従って、追加の外部電源の必要を回避するために、集積回路の一次電源電圧から所要の電源電圧を生成するための電圧ブースト回路を、集積回路に設けることが不可欠である。そのために、一次電源電圧からより高い電圧を生成する、電圧ステップ回路又はチャージポンプ回路が開発された。

図１ａ、１ｂは、理想的なチャージポンプセルの動作を概略的に示し、ここで出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの２倍に略等しい。上記セルは：
‐入力端子Ｅ及び出力端子Ｓ（入力電圧Ｖｉｎを上記入力端子に印加すると、上記出力端子上で電圧Ｖｏｕｔが得られる）、クロック信号ＣＫを受信するためのクロック端子Ｈ；
‐クロック端子Ｈに連結された第１の端子、及び第２の端子を備える、いわゆるポンピングキャパシタＣ；
‐上記セルの接地に連結された第１の端子、及び出力端子Ｓに連結された第２の端子を備える、キャパシタＣ’（電圧ＶｏｕｔはキャパシタＣ’の上記２つの端子の間で利用可能である）；
‐キャパシタＣの上記第２の端子を、クロック信号ＣＫに応じて入力端子Ｅ又は出力端子Ｓに交互に連結するよう配設された、スイッチＩＮＴ
を備える。

上記チャージポンプセルの一般的な動作は以下の通りである。上記クロック信号は従来、上記回路の上記接地に対応するゼロ電位と、上記回路の一次電源電位Ｖｄｄに概ね等しい高い電位との間を行き来する、周期的な矩形信号である。第１相（図１ａ）の間、クロック信号ＣＫがゼロであるとき、キャパシタＣの上記第１の端子は接地され、スイッチＩＮＴは、キャパシタＣの上記第２の端子を、電圧Ｖｉｎが印加される上記セルの入力端子Ｅに連結する。キャパシタＣは、キャパシタＣの上記第２の端子の電位がＶｉｎとなるまで、電流Ｉｉｎで充電される。第２相（図１ｂ）の間、クロック信号ＣＫはゼロ電位からＶｄｄ電位に切り替わり、スイッチＩＮＴはトグルで切り替わって、キャパシタＣの上記第２の端子をキャパシタＣ’の上記第２の端子に連結する。キャパシタＣの上記第１の端子上の電位が０からＶｄｄに切り替わることにより、キャパシタＣの上記第２の端子上の電位は、ＶｉｎからＶｉｎ＋Ｖｄｄに押し上げられる。キャパシタＣの上記第２の端子上の電位は第２のキャパシタＣ’の上記第２の端子上の電位より大きいため、キャパシタＣはキャパシタＣ’へと放電して電流Ｉｏを生成し、これにより出力端子Ｓ上の電位が上昇する。上記第１相及び上記第２相は、上記クロック信号の状態の変化に従って繰り返され、これにより、定常状態の動作において、入力電位Ｖｉｎから、Ｖｉｎより大きい電位Ｖｉｎ＋Ｖｄｄが上記セルの出力端子において得られる。Ｖｉｎ＝Ｖｄｄを選択することにより、上記セルの上記出力端子における電位は、上記入力端子に印加される電位の２倍となる。

例えばＲ． Ｐｅｌｌｉｃｏｎｉ、Ｄ． Ｉｅｚｚｉ、Ａ． Ｂａｒｏｎｉ、Ｍ． Ｐａｓｏｔｔｉ、Ｐ． Ｌ． Ｒｏｌａｎｄｉによる非特許文献１に記載されている、チャージポンプのある実施形態を参照できる。しかしながらこの実施形態は、電気回路が、１タイプの伝導性を有するトランジスタを用いて製造されないため、分離されたウェルを必要とし、これは欠点を構成する。

チャージポンプハーフセル（又はＣＰハーフセル）の１つの可能な実装形態が、Ｎ． Ｌｉ、Ｚ． Ｈｕａｎ、 Ｍ． Ｊｉａｎｇ、Ｙ． Ｉｎｏｕｅによる非特許文献２において提案されている。この文献は、基本ポンピングセルＣＥ０を備える、図２に従ったＣＰハーフセルを提案し、基本ポンピングセルＣＥ０は：
‐入力電圧Ｖｉｎを受信するよう配設された入力端子Ｅ、第１のクロック信号ＣＫ１を受信するよう配設されたクロック端子Ｈ、及び出力端子Ｓ；
‐クロック端子Ｈに接続された第１の端子、及び第２の端子を備える、第１のキャパシタＣ１；
‐入力端子Ｅに連結された第１のソース／ドレイン端子、第２のソース／ドレイン端子、及びゲート端子を備える、第１のトランジスタＡ１；
‐上記基本セルの出力端子Ｓに連結された第１のソース／ドレイン端子、入力端子Ｅに連結された第２のソース／ドレイン端子、及び第１のキャパシタＣ１の上記第２の端子に連結されたゲート端子を備える、第２のトランジスタＡ２；
‐第２のトランジスタＡ２の上記第１のソース／ドレイン端子に連結された第１のソース／ドレイン端子、第２のトランジスタＡ２の上記ゲート端子に連結された第２のソース／ドレイン端子、及び入力端子Ｅに連結されたゲート端子を備える、第３のトランジスタＡ３；並びに
‐第１のトランジスタＡ１の上記第２のソース／ドレイン端子に連結された第１のソース／ドレイン端子、第２のトランジスタＡ２及び第３のトランジスタＡ３の上記第１のソース／ドレイン端子並びに第１のトランジスタＡ１の上記ゲート端子に連結された第２のソース／ドレイン端子、並びに入力端子Ｅに連結されたゲート端子を備える、第４のトランジスタＡ４
を備える。

基本セルＣＥ０に加えて、図２のＣＰハーフセルは：
‐第２のクロック信号ＣＫ２を受信するよう構成された第１の端子、及び第２の端子を備える、第２のキャパシタＣ２；
‐第３のクロック信号ＣＫ３を受信するよう構成された第１の端子、及び基本セルＣＥ１の出力端子Ｓに連結された第２の端子を備える、第３のキャパシタＣ３；
‐上記ＣＰハーフセルの出力端子Ｖｏｕｔに連結された第１のソース／ドレイン端子、基本セルＣＥ０の出力端子Ｓに連結された第２のソース／ドレイン端子、及び第２のキャパシタＣ２の第２の端子に連結されたゲート端子を備える、第５のトランジスタＡ５
も備える。

これ以前のセル構造と比較して、図２のＣＰハーフセルの構造は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとの組み合わせではなく、ＰＭＯＳタイプのトランジスタのみを使用するという利点を提供する。従ってこれは、Ｎタイプ基板上に直接製造でき、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを備える回路の場合には一般的であるように、１つ又は複数のＮウェルをＰ基板上に製造する必要がない。よって、上記セルの製造は大幅に簡略化される。

それにもかかわらず、図２のＣＰハーフセルの動作は最適ではない。特に、トランジスタＡ１の状態の変化は完璧でない。実際、第３のクロック信号ＣＫ３がＶｄｄからゼロに下降すると、出力端子Ｓと接地との間の電圧Ｖ１はＶｏｕｔからＶｏｕｔ−Ｖｄｄ＜Ｖｉｎに下降し、これによりトランジスタＡ３及びＡ４がオフに切り替わる。トランジスタＡ１は、オンに切り替わることが想定されるが、これは部分的なものにすぎないため、トランジスタＡ２のウェル電位はＶｉｎに下降できない。ウェルの効果により、トランジスタＡ２の伝導閾値は高くなり、トランジスタＡ２の切り替えが困難を伴うものとなるため、入力端子と出力端子との間の電荷移動は効率的でない。

Ｒ． Ｐｅｌｌｉｃｏｎｉ， Ｄ． Ｉｅｚｚｉ， Ａ． Ｂａｒｏｎｉ， Ｍ． Ｐａｓｏｔｔｉ， ａｎｄ Ｐ． Ｌ． Ｒｏｌａｎｄｉ， "Ｐｏｗｅｒ ｅｆｆｉｃｉｅｎｔ ｃｈａｒｇｅ ｐｕｍｐ ｉｎ ｄｅｅｐ ｓｕｂｍｉｃｒｏｎ ｓｔａｎｄａｒｄ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，" ＩＥＥＥ Ｊ． Ｓｏｌｉｄ‐Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ． ３８， ｎｏ． ６， ｐｐ． １０６８‐１０７１， ２００３ Ｎ． Ｌｉ， Ｚ． Ｈｕａｎ， Ｍ． Ｊｉａｎｇ ａｎｄ Ｙ． Ｉｎｏｕｅ， "Ｈｉｇｈ ｅｆｆｉｃｉｅｎｃｙ ｆｏｕｒ‐ｐｈａｓｅ ａｌｌ ＰＭＯＳ ｃｈａｒｇｅ ｐｕｍｐ ｗｉｔｈｏｕｔ ｂｏｄｙ ｅｆｆｅｃｔ"， ２００８ Ｉｎｔ． Ｃｏｎｆ． Ｃｏｍｍｕｎ． Ｃｉｒｃｕｉｔｓ Ｓｙｓｔ． Ｐｒｏｃｅｅｄｉｎｇｓ， ＩＣＣＣＡＳ ２００８， ｎｏ． １， ｐｐ１０８３‐１０８７， ２００８

本発明の目的は、図２の公知の解決策に代わる解決策を提供することであり、この解決策では、基本ポンピングセルの入力端子と出力端子との間が電荷移動はより効率的となる。

この目的のために、本発明は、請求項１の前提部分にも従いながら図２の基本セルに部分的に従った、新規の基本ポンピングセルを提案し、上記基本ポンピングセルは、第１のトランジスタのゲート端子が、図２に記載されるように基本セルの出力端子に接続されるのではなく、ここでは基本セルの第２のトランジスタのゲート端子に接続されることを特徴とする。後で更に明らかにするが、第１のトランジスタのゲート端子のこの新規の接続により、第１のクロック信号及び／又は第３のクロック信号の状態の変化が生じたときに、第１のトランジスタをより完全にオンにでき、これにより、基本セルの入力端子と第２のトランジスタのウェルとの間の電荷移動をより良好なものとすることができる。これにより、第２のトランジスタのソース／ウェル電圧のより良好な制御、及びその結果としての、第２のトランジスタに関してより良好に制御された状態変化閾値が得られる。従って基本チャージポンプセルの全体的な効率が向上する。

基本セルのトランジスタは有利には同一タイプのものであり、好ましくはＰ型のものである。Ｐ型トランジスタの使用は単に、ＮＭＯＳトランジスタを基板から分離するために、いわゆる三重ウェル半導体ドーピングウェルを必要とする技術の使用を必要としないという利点を提供するものである。基本セルの各トランジスタはウェル端子も備え、基本セルの全てのトランジスタのウェル端子は、好ましくは第１のトランジスタの第２のソース／ドレイン端子において一体に連結される。

有利なことに、この新規の基本ポンピングセルを用いて、チャージポンプハーフセル（又はＣＰハーフセル）を製造でき、上記ＣＰハーフセルは：
‐第１のクロック信号を受信するよう構成されたクロック端子、及び出力端子を備える、本発明による上述の基本セル；
‐第２のクロック信号を受信するよう構成された第１の端子、及び第２の端子を備える、第２のキャパシタ；
‐第３のクロック信号を受信するよう構成された第１の端子、及び上記基本セルの上記出力端子に連結された第２の端子を備える、第３のキャパシタ；
‐上記ＣＰハーフセルの出力端子に連結された第１のソース／ドレイン端子、上記基本セルの上記出力端子に連結された第２のソース／ドレイン端子、及び上記第２のキャパシタの上記第２の端子に連結されたゲート端子を備える、第５のトランジスタ
を備える。

本発明によるＣＰハーフセルは、概して以下のように動作する。第２のトランジスタ及び第５のトランジスタは両方とも、スイッチＩＮＴと同じ役割を有し、第３のキャパシタはポンピング機能を有する。第２のトランジスタがオンのとき、第３のキャパシタは基本セルの入力端子に連結され、充電される。第５のトランジスタがオンのとき、第３のキャパシタは放電し、ＣＰハーフセルの出力端子に連結された下流の回路に給電する。

第３のトランジスタは、第２のトランジスタがオンのとき、又は第５のトランジスタがオンのときにオンである。第３のトランジスタは、ブーストステージトランジスタ機能を有する。これにより、第３のキャパシタの充放電中の電荷移動が向上する。

第１のトランジスタ及び第４のトランジスタの主な機能は、基本セルのトランジスタのウェルの電位を、第１のトランジスタがオンのときには基本セルの入力端子に印加される電位に、又は第４のトランジスタがオンのときには基本セルの出力端子において得られる電位に設定することである。第１のトランジスタ、特に本発明による上記第１のトランジスタの新規のゲート接続、及び第４のトランジスタにより、基本セルの入力端子と出力端子との間のより効率的な電荷移動のために、閾値及び第２のトランジスタの状態の変化を最も良好に制御できるようになる。

新規の基本ポンピングセルは有利なことに、以下でより詳細に確認できるように、Ｄｉｃｋｓｏｎ型チャージポンプ、クロスカップルドタイプチャージポンプ又はブートストラップ回路の製造にも使用できる。

これより本発明を、非限定的な例として与えられた添付の図面を用いて、更に詳細に説明する。

既に参照した図１ａは、チャージポンプの動作のある相の概略図である。 既に参照した図１ｂは、チャージポンプの動作の図１ａとは異なる相の概略図である。 既に参照した図２は、公知のチャージポンプ構造を示す図である。 図３ａは、本発明による基本セルを備えるチャージポンプハーフセルの図である。 図３ｂは、図３ａのチャージポンプハーフセルを制御するために使用され得るクロック信号の例を示す。 図３ｃは、図３ｂのクロック信号によって制御される図３ａのチャージポンプハーフセルの動作を経時的に示した概略図である。 図４は、本発明による基本セルを備えるＤｉｃｋｓｏｎ型チャージポンプの図である。 図５は、本発明による基本セルを備えるクロスカップルドタイプチャージポンプの図である。

上述したように、本発明は、図３ａに示した基本ポンピングセルＣＥ１を備えるチャージポンプハーフセルを提案し、上記基本ポンピングセルＣＥ１は：
‐入力電圧Ｖｉｎを受信するよう配設された入力端子Ｅ、第１のクロック信号ＣＫ１を受信するよう配設されたクロック端子Ｈ、及び出力端子Ｓ；
‐上記クロック端子Ｈに接続された第１の端子及び第２の端子を備える、第１のキャパシタＣ１；
‐入力端子Ｅに連結された第１のソース／ドレイン端子、第２のソース／ドレイン端子、及びゲート端子を備える、第１のトランジスタＡ１；
‐上記基本セルＣＥ１の上記出力端子Ｓに連結された第１のソース／ドレイン端子、上記入力端子Ｅに連結された第２のソース／ドレイン端子、及び上記第１のキャパシタＣ１の上記第２の端子に連結されたゲート端子を備える、第２のトランジスタＡ２；
‐上記第２のトランジスタＡ２の上記第１のソース／ドレイン端子に連結された第１のソース／ドレイン端子、上記第２のトランジスタＡ２の上記ゲート端子に連結された第２のソース／ドレイン端子、及び上記入力端子Ｅに連結されたゲート端子を備える、第３のトランジスタＡ３；並びに
‐上記第１のトランジスタＡ１の上記第２のソース／ドレイン端子に連結された第１のソース／ドレイン端子、上記第２のトランジスタＡ２及び第３のトランジスタＡ３の上記第１のソース／ドレイン端子に連結された第２のソース／ドレイン端子、並びに上記入力端子Ｅに連結されたゲート端子を備える、第４のトランジスタＡ４
を備える。

本発明による基本セルＣＥ１は、第１のトランジスタＡ１の上記ゲート端子が、第２のトランジスタＡ２の上記ゲート端子に連結されることを特徴とする。

図３ａでは、第１のトランジスタＡ１、第２のトランジスタＡ２、第３のトランジスタＡ３及び第４のトランジスタＡ４は、ＰＭＯＳタイプトランジスタである。これらはそれぞれウェル端子を備え、上記ウェル端子は、第１のトランジスタＡ１の上記第２のソース／ドレイン端子において一体に連結される（従って同一の電位にある）。

基本セルＣＥ１は被制御スイッチとして動作する。そのクロック端子Ｈに印加されるクロック信号ＣＫ１が低電位である場合、基本セルＣＥ１の出力Ｓはその入力Ｅに連結される。反対に、クロック信号ＣＫ１が高電位である場合、基本セルの出力はその入力Ｅから分離される。

一実装形態によると、本発明による基本セルＣＥ１を用いてチャージポンプハーフセル（図３ａ）が製造され、上記チャージポンプハーフセルは：
‐第１のクロック信号ＣＫ１を受信するよう構成されたクロック端子Ｈ、及び出力端子Ｓを備える、図３ａの基本セルに従った基本セルＣＥ１；
‐第２のクロック信号ＣＫ２を受信するよう構成された第１の端子、及び第２の端子を備える、第２のキャパシタＣ２；
‐第３のクロック信号ＣＫ３を受信するよう構成された第１の端子、及び上記基本セルＣＥ１の上記出力端子Ｓに連結された第２の端子を備える、第３のキャパシタＣ３；
‐上記ＣＰハーフセルの出力端子Ｖｏｕｔに連結された第１のソース／ドレイン端子、上記基本セルＣＥ１の上記出力端子Ｓに連結された第２のソース／ドレイン端子、及び上記第２のキャパシタＣ２の上記第２の端子に連結されたゲート端子を備える、第５のトランジスタＡ５
を備える。

図３ｂは、図３ａの回路を制御するために使用され得るクロック信号のセットを示す。クロック信号ＣＫ１、ＣＫ２、ＣＫ３は、同一周期の周期的な信号であり、２つの値０又はＶｄｄをとるよう構成され、Ｖｄｄは上記回路の一次電源電位である。

これより、定常状態の動作中である図３ａのポンピングハーフセルの動作を、図３ｂ及び３ｃに関連して説明する。

時点ｔ１において、第２のクロック信号ＣＫ２はＶｄｄから０に下降し、従って第５のトランジスタＡ５をオンに切り替える。信号ＣＫ１はＶｄｄ電位にあるため、第３のキャパシタＣ３は、その第１の端子がＶｄｄ電位、その第２の端子が最高電位Ｖｉｎ＋Ｖｄｄとなり、これにより、第１相Ｐ［１］の間にＣ３が放電し、ＣＰハーフセルの出力端子上の電位Ｖｏｕｔを増大させる。第３のキャパシタＣ３の第２の端子上の電位は、Ｖｏｕｔと等しくなる。

時点ｔ２において、第２のクロック信号ＣＫ２は０からＶｄｄに上昇し、これにより第５のトランジスタＡ５がオフに切り替わる。第２相Ｐ［２］の間、第３のキャパシタＣ３は分離される。

時点ｔ３において、第３のクロック信号ＣＫ３はＶｄｄから０に下降し、これは、第３相Ｐ［３］の間に、第３のキャパシタＣ３の第２の端子上の電位のＶｏｕｔからＶｏｕｔ−Ｖｄｄへの下降を引き起こし、第３のキャパシタＣ３は分離されたままである。以前にオンであった第４のトランジスタＡ４はオフに切り替わり、以前にオフであった第１のトランジスタＡ１はオンに切り替わり、これにより、トランジスタＡ１〜Ａ４のウェル電位はＶｏｕｔからＶｉｎに切り替わり、トランジスタＡ２のソース／ウェル電圧は低下する。

時点ｔ４において、第１のクロック信号ＣＫ１はＶｄｄから０に下降し、これは、トランジスタＡ２、Ａ１のゲート電位における−Ｖｄｄの下降をもたらす。Ａ２はオンに切り替わり、Ａ１はオンのままである。第３のキャパシタＣ３の第１の端子はゼロ電位にあり、第３のキャパシタＣ３の第２の端子は、Ｖｉｎ電位が印加される入力端子Ｅに連結される。第４相Ｐ［４］の間、第３のキャパシタＣ３は充電される。オンであるトランジスタＡ３は、第３のキャパシタＣ３への電荷移動を増強する。

時点ｔ５において、第１のクロック信号の電位は０からＶｄｄに上昇する。トランジスタＡ２、Ａ３のゲート／ソース電圧は正となり、これによりトランジスタＡ２、Ａ３はオフに切り替わる。トランジスタＡ１のゲート／ソース電圧もＶｄｄだけ上昇するものの、依然として負であるため、トランジスタＡ１はオンのままである。第５相Ｐ［５］の間、第３のキャパシタＣ３は分離される。

時点ｔ６において、第３のクロック信号ＣＫ３は０からＶｄｄに上昇し、これは、第６相Ｐ［６］の間に、第３のキャパシタＣ３の第２の端子上の電位の、Ｖｏｕｔ−ＶｄｄからＶｏｕｔへの上昇をもたらす。トランジスタＡ２、Ａ３、Ａ４は、トランジスタＡ５と同様にオフのままである。よって第３のキャパシタＣ３は分離されたままである。

その後、相Ｐ［１］〜Ｐ［６］は周期的に繰り返される。相Ｐ［１］、Ｐ［４］は、電荷移動相に対応する。相Ｐ［１］の間、第３のキャパシタＣ３は、ＣＰハーフセルの出力端子Ｖｏｕｔに放電し、そして相Ｐ［４］の間、第３のキャパシタＣ３は、基本セルＣＥ１の入力端子Ｅ上で充電される。相Ｐ［２］、Ｐ［３］及びＰ［５］、Ｐ［６］は、トランジスタの切替えを保証する短時間の中間相である。

別の実装形態によると、本発明による基本セルを用いて、Ｄｉｃｋｓｏｎ型チャージポンプ（図４）が製造され、上記Ｄｉｃｋｓｏｎ型チャージポンプは：
‐請求項１〜３のいずれか１項に従って製造された第１の基本セルＣＥ１１及び第２の基本セルＣＥ１２であって、各上記基本セルＣＥ１１、ＣＥ１２は、入力端子Ｅ１、Ｅ２、クロック端子Ｈ１、Ｈ２及び出力端子Ｓ１、Ｓ２を備え、上記第２の基本セルＣＥ１２の上記入力端子Ｅ２は、上記第１の基本セルＣＥ１１の上記出力端子Ｓ１に連結される、第１の基本セルＣＥ１１及び第２の基本セルＣＥ１２；
‐第４のクロック信号ＣＫ１１を受信するよう構成された第１の端子、及び上記第１の基本セルＣＥ１１の上記出力端子Ｓ１に連結された第２の端子を備える、第４のキャパシタＣ１１；
‐第５のクロック信号ＣＫ１２を受信するよう構成された第１の端子、及び上記第２の基本セルＣＥ１２の上記出力端子Ｓ２に連結された第２の端子を備える、第５のキャパシタＣ１２
を備える。

従って図４のチャージポンプは、２つの基本セルＣＥ１１、ＣＥ１２を直列に結合することによって製造され、ポンピングキャパシタＣ１１、Ｃ１２は、各基本セルの出力上に位置決めされる。クロック信号ＣＫ１、ＣＫ２、ＣＫ１１、ＣＫ１２は：
‐第１相の間、第４のキャパシタＣ１１が充電され、第５のキャパシタＣ１２が下流の回路（図示せず）へと放電し；
‐第２相の間、第４のキャパシタＣ１１が第５のキャパシタＣ１２へと放電する
ように選択される。

３つ以上の基本セルを結合して、より高い出力電位Ｖｏｕｔを得ることができる。

更に別の実装形態によると、本発明による基本セルを用いて、クロスカップルドタイプチャージポンプ（図５）が製造され、上記クロスカップルドタイプチャージポンプは：
‐請求項１〜３のいずれか１項に従って製造された第１の基本セルＣＥ２１及び第２の基本セルＣＥ２２であって、各上記基本セルＣＥ２１、ＣＥ２２は、入力端子Ｅ１、Ｅ２、クロック端子Ｈ１、Ｈ２及び出力端子Ｓ１、Ｓ２を備え、上記第２の基本セルＣＥ２２の上記入力端子Ｅ２は上記第１の基本セルＣＥ２１の上記入力端子Ｅ１に連結され、上記第１の基本セルＣＥ２１の上記クロック端子Ｈ１は第１のクロック信号ＣＫ１を受信するよう構成され、上記第２の基本セルＣＥ２２の上記クロック端子Ｈ２は第２のクロック信号ＣＫ２を受信するよう構成される、第１の基本セルＣＥ２１及び第２の基本セルＣＥ２２；
‐第６のクロック信号ＣＫ２１を受信するよう構成された第１の端子、及び上記第２の基本セルＣＥ２２の上記出力端子Ｓ２に連結された第２の端子を備える、第６のキャパシタＣ２１；
‐第７のクロック信号ＣＫ２２を受信するよう構成された第１の端子、及び上記第１の基本セルＣＥ２１の上記出力端子Ｓ１に連結された第２の端子を備える、第７のキャパシタＣ２２；
‐上記クロスカップルドタイプチャージポンプの出力端子Ｖｏｕｔに連結された第１のソース／ドレイン端子、上記第１の基本セルＣＥ２１の上記出力端子Ｓ１に連結された第２のソース／ドレイン端子、及び上記第６のキャパシタＣ２１の上記第２の端子に連結されたゲート端子を備える、第６のトランジスタＡ２１；
‐上記クロスカップルドタイプチャージポンプの上記出力端子Ｖｏｕｔに連結された第１のソース／ドレイン端子、上記第２の基本セルＣＥ２２の上記出力端子Ｓ２に連結された第２のソース／ドレイン端子、及び上記第７のキャパシタＣ２２の上記第２の端子に連結されたゲート端子を備える、第７のトランジスタＡ２２
を備える。

従って図５のチャージポンプは、２つの基本セルＣＥ２１、ＣＥ２２を並列に結合することによって製造され、基本セルの出力は交差接続される。クロック信号ＣＫ１、ＣＫ２、ＣＫ２１、ＣＫ２２は：
‐第１相の間、基本セルＣＥ２１が第７のキャパシタＣ２２を電位Ｖｉｎに連結し、基本セルＣＥ２２が第６のキャパシタＣ２１を電位Ｖｉｎに連結し、トランジスタＡ２１、Ａ２２はオフとなり、キャパシタＣ２１、Ｃ２２は充電され；
‐第２相の間、キャパシタＣ２１、Ｃ２２は基本セルＣＥ２１、ＣＥ２２から分離され、トランジスタＡ２１、Ａ２２はオンとなり、キャパシタＣ２１、Ｃ２２は出力端子Ｖｏｕｔに放電する
ように選択される。

Ａ１ 第１のトランジスタ
Ａ２ 第２のトランジスタ
Ａ３ 第３のトランジスタ
Ａ４ 第４のトランジスタ
Ａ５ 第５のトランジスタ
Ａ２１ 第６のトランジスタ
Ａ２２ 第７のトランジスタ
Ｃ１ 第１のキャパシタ
Ｃ２ 第２のキャパシタ
Ｃ３ 第３のキャパシタ
Ｃ１１ 第４のキャパシタ
Ｃ１２ 第５のキャパシタ
Ｃ２１ 第６のキャパシタ
Ｃ２２ 第７のキャパシタ
ＣＥ１ 基本ポンピングセル
ＣＥ１１ 第１の基本セル
ＣＥ１２ 第２の基本セル
ＣＥ２１ 第１の基本セル
ＣＥ２２ 第２の基本セル
ＣＫ１ 第１のクロック信号
ＣＫ２ 第２のクロック信号
ＣＫ３ 第３のクロック信号
ＣＫ１１ 第４のクロック信号
ＣＫ１２ 第５のクロック信号
ＣＫ２１ 第６のクロック信号
ＣＫ２２ 第７のクロック信号
Ｅ 入力端子
Ｅ１ 入力端子
Ｅ２ 入力端子
Ｈ クロック端子
Ｈ１ クロック端子
Ｈ２ クロック端子
Ｓ 出力端子
Ｓ１ 出力端子
Ｓ２ 出力端子
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力端子

Claims (6)

1. 基本ポンピングセル（ＣＥ１）であって、前記基本ポンピングセル（ＣＥ１）は：
   ‐入力電圧（Ｖｉｎ）を受信するよう配設された入力端子（Ｅ）、第１のクロック信号（ＣＫ１）を受信するよう配設されたクロック端子（Ｈ）、及び出力端子（Ｓ）；
   ‐前記クロック端子に接続された第１の端子及び第２の端子を備える、第１のキャパシタ（Ｃ１）；
   ‐前記入力端子（Ｅ）に連結された第１のソース／ドレイン端子、第２のソース／ドレイン端子、及びゲート端子を備える、第１のトランジスタ（Ａ１）；
   ‐前記基本セルの前記出力端子に連結された第１のソース／ドレイン端子、前記入力端子に連結された第２のソース／ドレイン端子、及び前記第１のキャパシタ（Ｃ１）の前記第２の端子に連結されたゲート端子を備える、第２のトランジスタ（Ａ２）；
   ‐前記第２のトランジスタ（Ａ２）の前記第１のソース／ドレイン端子に連結された第１のソース／ドレイン端子、前記第２のトランジスタ（Ａ２）の前記ゲート端子に連結された第２のソース／ドレイン端子、及び前記入力端子に連結されたゲート端子を備える、第３のトランジスタ（Ａ３）；並びに
   ‐前記第１のトランジスタ（Ａ１）の前記第２のソース／ドレイン端子に連結された第１のソース／ドレイン端子、前記第２のトランジスタ（Ａ２）及び第３のトランジスタ（Ａ３）の前記第１のソース／ドレイン端子に連結された第２のソース／ドレイン端子、並びに前記入力端子に連結されたゲート端子を備える、第４のトランジスタ（Ａ４）
   を備え、
   前記基本セルは、前記第１のトランジスタ（Ａ１）の前記ゲート端子が、前記第２のトランジスタ（Ａ２）の前記ゲート端子に連結されることを特徴とする、基本ポンピングセル（ＣＥ１）。
2. 前記第１のトランジスタ（Ａ１）、前記第２のトランジスタ（Ａ２）、前記第３のトランジスタ（Ａ３）及び前記第４のトランジスタ（Ａ４）はそれぞれウェル端子を備え、前記ウェル端子は、前記第１のトランジスタ（Ａ１）の前記第２のソース／ドレイン端子において一体に連結される、請求項１に記載の基本セル。
3. 前記第１のトランジスタ（Ａ１）、前記第２のトランジスタ（Ａ２）、前記第３のトランジスタ（Ａ３）及び前記第４のトランジスタ（Ａ４）は、同一のタイプの、好ましくはＰＭＯＳタイプのトランジスタである、請求項１又は２に記載の基本セル。
4. チャージポンプハーフセルであって、前記チャージポンプハーフセルは：
   ‐第１のクロック信号（ＣＫ１）を受信するよう構成されたクロック端子（Ｈ）、及び出力端子（Ｓ）を備える、請求項１〜３のいずれか１項に記載の基本セル（ＣＥ１）；
   ‐第２のクロック信号（ＣＫ２）を受信するよう構成された第１の端子、及び第２の端子を備える、第２のキャパシタ（Ｃ２）；
   ‐第３のクロック信号（ＣＫ３）を受信するよう構成された第１の端子、及び前記基本セル（ＣＥ１）の前記出力端子（Ｓ）に連結された第２の端子を備える、第３のキャパシタ（Ｃ３）；
   ‐前記ＣＰハーフセルの出力端子（Ｖｏｕｔ）に連結された第１のソース／ドレイン端子、前記基本セル（ＣＥ１）の前記出力端子（Ｓ）に連結された第２のソース／ドレイン端子、及び前記第２のキャパシタ（Ｃ２）の前記第２の端子に連結されたゲート端子を備える、第５のトランジスタ（Ａ５）
   を備える、チャージポンプハーフセル。
5. Ｄｉｃｋｓｏｎ型チャージポンプであって、前記Ｄｉｃｋｓｏｎ型チャージポンプは：
   ‐請求項１〜３のいずれか１項に従って製造された第１の基本セル（ＣＥ１１）及び第２の基本セル（ＣＥ１２）であって、各前記基本セル（ＣＥ１１、ＣＥ１２）は、入力端子（Ｅ１、Ｅ２）、クロック端子（Ｈ１、Ｈ２）及び出力端子（Ｓ１、Ｓ２）を備え、前記第２の基本セル（ＣＥ１２）の前記入力端子（Ｅ２）は、前記第１の基本セル（ＣＥ１１）の前記出力端子（Ｓ１）に連結される、第１の基本セル（ＣＥ１１）及び第２の基本セル（ＣＥ１２）；
   ‐第４のクロック信号（ＣＫ１１）を受信するよう構成された第１の端子、及び前記第１の基本セル（ＣＥ１１）の前記出力端子（Ｓ１）に連結された第２の端子を備える、第４のキャパシタ（Ｃ１１）；
   ‐第５のクロック信号（ＣＫ１２）を受信するよう構成された第１の端子、及び前記第２の基本セル（ＣＥ１２）の前記出力端子（Ｓ２）に連結された第２の端子を備える、第５のキャパシタ（Ｃ１２）
   を備える、Ｄｉｃｋｓｏｎ型チャージポンプ。
6. クロスカップルドタイプチャージポンプであって、前記クロスカップルドタイプチャージポンプは：
   ‐請求項１〜３のいずれか１項に従って製造された第１の基本セル（ＣＥ２１）及び第２の基本セル（ＣＥ２２）であって、各前記基本セル（ＣＥ２１、ＣＥ２２）は、入力端子（Ｅ１、Ｅ２）、クロック端子（Ｈ１、Ｈ２）及び出力端子（Ｓ１、Ｓ２）を備え、前記第２の基本セル（ＣＥ２２）の前記入力端子（Ｅ２）は前記第１の基本セル（ＣＥ２１）の前記入力端子（Ｅ１）に連結され、前記第１の基本セル（ＣＥ２１）の前記クロック端子（Ｈ１）は第１のクロック信号（ＣＫ１）を受信するよう構成され、前記第２の基本セル（ＣＥ２２）の前記クロック端子（Ｈ２）は第２のクロック信号（ＣＫ２）を受信するよう構成される、第１の基本セル（ＣＥ２１）及び第２の基本セル（ＣＥ２２）；
   ‐第６のクロック信号（ＣＫ２１）を受信するよう構成された第１の端子、及び前記第２の基本セル（ＣＥ２２）の前記出力端子（Ｓ２）に連結された第２の端子を備える、第６のキャパシタ（Ｃ２１）；
   ‐第７のクロック信号（ＣＫ２２）を受信するよう構成された第１の端子、及び前記第１の基本セル（ＣＥ２１）の前記出力端子（Ｓ１）に連結された第２の端子を備える、第７のキャパシタ（Ｃ２２）；
   ‐前記クロスカップルドタイプチャージポンプの出力端子（Ｖｏｕｔ）に連結された第１のソース／ドレイン端子、前記第１の基本セル（ＣＥ２１）の前記出力端子（Ｓ１）に連結された第２のソース／ドレイン端子、及び前記第６のキャパシタ（Ｃ２１）の前記第２の端子に連結されたゲート端子を備える、第６のトランジスタ（Ａ２１）；
   ‐前記クロスカップルドタイプチャージポンプの前記出力端子（Ｖｏｕｔ）に連結された第１のソース／ドレイン端子、前記第２の基本セル（ＣＥ２２）の前記出力端子（Ｓ２）に連結された第２のソース／ドレイン端子、及び前記第７のキャパシタ（Ｃ２２）の前記第２の端子に連結されたゲート端子を備える、第７のトランジスタ（Ａ２２）
   を備える、クロスカップルドタイプチャージポンプ。

Images