JP2021027795A - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP2021027795A JP2021027795A JP2020072887A JP2020072887A JP2021027795A JP 2021027795 A JP2021027795 A JP 2021027795A JP 2020072887 A JP2020072887 A JP 2020072887A JP 2020072887 A JP2020072887 A JP 2020072887A JP 2021027795 A JP2021027795 A JP 2021027795A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- booster circuit
- switched capacitor
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 48
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 230000010355 oscillation Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Abstract
【課題】発電電力に応じて電力変換能力が調整可能であって、安定して昇圧動作が可能な昇圧回路を提供する。【解決手段】入力電圧と出力電圧を分圧した第一電圧を比較した結果を第一制御信号として出力する第一電圧検出回路と、第一制御信号によって動作が制御される第一発振回路と、第一発振回路の出力する第一クロック信号で動作する第一スイッチトキャパシタ昇圧回路とを備えた。【選択図】図1
Description
本発明は、昇圧回路に関する。
図4に、従来の昇圧回路400の回路図を示す。
従来の昇圧回路400は、発振回路401と、PMOSトランジスタ402と、NMOSトランジスタ403と、ダイオード404、406と、コンデンサ405とを備えている。
昇圧回路400は、発振回路401が出力するクロック信号でPMOSトランジスタ402とNMOSトランジスタ403を切替えてオンオフすることによって入力電圧を昇圧する。
従って、昇圧回路400は、入力端子に入力された太陽電池101が出力する入力電圧VINを、約2倍に昇圧した電圧VBとして出力端子に出力し、二次電池112を充電する(例えば、特許文献1参照)。
しかしながら、従来の昇圧回路400は、発振回路401が一定の周波数を出力するため、電力変換能力は一定である。このため、太陽電池101などの発電電力に応じて電力変換能力を調整することは考慮されていなかった。更に、従来の昇圧回路400は、ダイオード404、406による電圧ロスがあるため、2倍に昇圧することが出来ないという課題があった。
本発明は、以上のような課題を解決するためになされたものであり、発電電力に応じて電力変換能力が調整可能であって、安定して昇圧動作が可能な昇圧回路を提供することを目的とする。
本発明の昇圧回路の一態様は、入力電圧と出力電圧を分圧した第一電圧を比較した結果を第一制御信号として出力する第一電圧検出回路と、前記第一制御信号によって動作が制御される第一発振回路と、前記第一発振回路の出力する第一クロック信号で動作する第一スイッチトキャパシタ昇圧回路と、を備えたことを特徴とする。
また、本発明の昇圧回路の一態様は、前記入力電圧と前記出力電圧を分圧した前記第一電圧よりも低い電圧の第二電圧を比較した結果を第二制御信号として出力する第二電圧検出回路と、前記第二制御信号によって動作が制御される第二発振回路と、前記第二発振回路の出力する第二クロック信号で動作する第二スイッチトキャパシタ昇圧回路と、を備え、前記第二スイッチトキャパシタ昇圧回路が前記第一スイッチトキャパシタ昇圧回路の逆流防止用のPMOSトランジスタの基板に前記出力電圧より高い電圧を出力することを特徴とする。
本発明の昇圧回路は、第一発振回路が第一電圧検出回路の第一制御信号によって動作するように構成したので、発電電力が小さい状態から大きい状態まで、効率良く昇圧することが出来る。即ち、1.5V系の太陽電池の発電電力を、3V系の二次電池に効率良く充電することが出来る。また、逆流防止用に設けたPMOSトランジスタは、基板に昇圧電圧より高い電圧を印加するように構成したので、ラッチアップすることなく、安定した昇圧動作が可能となる。
図1は、本発明の実施形態の昇圧回路100を示すブロック図である。
本実施形態の昇圧回路100は、入力端子に電圧源、例えば太陽電池101が出力する入力電圧VINが入力され、出力端子に接続される二次電池112に電圧VBを出力する。以下、本実施形態の説明では、入力電圧VINを1.5V系太陽電池の出力電圧、電圧VBを3.0Vとして説明する。3セル構成の1.5V系太陽電池は、動作状態の出力電圧が1.5V程度、無負荷状態の開放電圧が1.8V程度である。
昇圧回路100は、電圧検出回路102、103と、発振回路104、108と、遅延回路105と、スイッチトキャパシタ昇圧回路106、107と、分圧回路を構成する抵抗109、110、111を備えている。
第一電圧検出回路102は、入力電圧VINと分圧回路が出力する第一電圧VREF1が入力され、それらの比較結果である第一制御信号EN1を出力する。第一電圧VREF1は、例えば、電圧VB、即ち二次電池112の電圧の1/2の電圧に0.1V程度を加えた電圧に設定する。第一制御信号EN1は、入力電圧VINが第一電圧VREF1より高いときに第一発振回路104を動作させ、入力電圧VINが第一電圧VREF1以下のときに第一発振回路104を停止させる信号である。
第二電圧検出回路103は、入力電圧VINと分圧回路が出力する第二電圧VREF2が入力され、それらの比較結果である第二制御信号EN2を出力する。第二電圧VREF2は、第一電圧VREF1よりも低い電圧に設定する。第二制御信号EN2は、入力電圧VINが第二電圧VREF2より高いときに第二発振回路108を動作させ、入力電圧VINが第二電圧VREF2以下のときに第二発振回路108を停止させる信号である。更に、第二制御信号EN2は、遅延回路105を介し第三制御信号EN3として第一発振回路104に入力される。従って、第一発振回路104は、第三制御信号EN3によって、第二発振回路108よりも必ず遅れて動作を開始する。
第一スイッチトキャパシタ昇圧回路106は、第一発振回路104が出力するクロック信号CLK1によって、入力電圧VINを2倍に昇圧した電圧VBを出力する。また、後述する第二スイッチトキャパシタ昇圧回路107が出力する昇圧電圧V1が入力される。
第二スイッチトキャパシタ昇圧回路107は、第二発振回路108が出力するクロック信号CLK2によって、入力電圧VINを昇圧した電圧VBよりも高い昇圧電圧V1を第一スイッチトキャパシタ昇圧回路106に出力する。
図2は、本実施形態の昇圧回路の第一スイッチトキャパシタ昇圧回路106を示す回路図である。
第一スイッチトキャパシタ昇圧回路106は、逆流防止用のNMOSトランジスタ201及びPMOSトランジスタ205と、スイッチング用のPMOSトランジスタ202及びNMOSトランジスタ204と、昇圧用のコンデンサ203を備えている。
第一スイッチトキャパシタ昇圧回路106は、逆流防止用のNMOSトランジスタ201及びPMOSトランジスタ205を用いたので、昇圧動作による電圧ロスを無くしている。ここで、PMOSトランジスタ205は、ドレイン電圧が基板電圧を超える可能性があり、その場合は寄生バイポーラトランジスタがオンして、ラッチアップする懸念がある。PMOSトランジスタ205は、基板に電圧VBよりも高い昇圧電圧V1が入力されているので、寄生バイポーラトランジスタがオンすることがない、即ちラッチアップが防止されている。
ここで、クロック信号CLK1は、入力電圧VINレベルの信号であり、クロック信号CLK1Aは、二次電池112の電圧VBを電源とする電圧シフト回路(図示せず)で電圧をシフトさせた電圧VBレベルの信号である。
図3は、本実施形態の昇圧回路の第二スイッチトキャパシタ昇圧回路107を示す回路図である。
第二スイッチトキャパシタ昇圧回路107は、逆流防止用のNMOSトランジスタ301及びデプレッション型のNMOSトランジスタ305と、スイッチング用のPMOSトランジスタ302及びNMOSトランジスタ304と、昇圧用のコンデンサ303と、カップリング用のコンデンサ306と、抵抗307を備えている。
第二スイッチトキャパシタ昇圧回路107は、電圧VBに充電されたコンデンサ303に、入力電圧VINを直列接続することで、電圧VBより高い昇圧電圧V1を出力する。コンデンサ303の充電制御用スイッチとしてデプレッション型のNMOSトランジスタ305を用いた。NMOSトランジスタ305は、ゲートに抵抗307を介して電圧VBにバイアスされ、コンデンサ306を介してクロック信号CLK2を入力されている。このように構成することで、第二スイッチトキャパシタ昇圧回路107は、電圧VBより高い昇圧電圧V1を出力することが可能になる。昇圧電圧V1は、電圧VBの3Vに入力電圧VINの1.5Vを加えた電圧から、NMOSトランジスタ301のしきい値電圧を引いた電圧となる。
次に、上記のように構成された昇圧回路100の動作について説明する。
第一スイッチトキャパシタ昇圧回路106が昇圧用のコンデンサ203に充電している状態の時は、入力電圧VINが第一電圧VREF1以下になるので、第一電圧検出回路102は、第一発振回路104を停止させる第一制御信号EN1を出力する。この時、第一スイッチトキャパシタ昇圧回路106は、NMOSトランジスタ201とNMOSトランジスタ204はオン、PMOSトランジスタ202とPMOSトランジスタ205はオフしている。
コンデンサ203が充電されて、入力電圧VINが第一電圧VREF1より高くなると、第一電圧検出回路102は、第一発振回路104を動作させる第一制御信号EN1を出力する。第一発振回路104が動作してクロック信号CLK1を第一スイッチトキャパシタ昇圧回路106へ出力すると、第一スイッチトキャパシタ昇圧回路106は、NMOSトランジスタ201とNMOSトランジスタ204はオフ、PMOSトランジスタ202とPMOSトランジスタ205はオンして、電圧VBが出力される。更に、クロック信号CLK1のレベルが反転すると、NMOSトランジスタ201とNMOSトランジスタ204はオン、PMOSトランジスタ202とPMOSトランジスタ205はオフしてコンデンサ203の充電状態になり、入力電圧VINが第一電圧VREF1以下になるので、第一電圧検出回路102は、第一発振回路104を停止させる第一制御信号EN1を出力する。
以上のような動作を繰り返すことで、昇圧回路100は、1.5Vの入力電圧VINを3.0Vの電圧VBに昇圧して出力端子から出力する。
このように第一スイッチトキャパシタ昇圧回路106を構成することで、太陽電池101の発電電力が多い場合は、コンデンサ203の充電期間が短くなるため、第一スイッチトキャパシタ昇圧回路106のスイッチング周波数が高くなる。従って、昇圧回路100は、太陽電池101の発電電力を有効に昇圧することが出来る。また、太陽電池101の発電電力が少ない場合は、コンデンサ203の充電期間が長くなるが、その間は第一発振回路104が停止しているので、昇圧回路100は低消費電流状態にあるので、太陽電池101の発電電力を無駄に消費することが無い。
また、第二スイッチトキャパシタ昇圧回路107の第二発振回路108は、第一電圧VREF1よりも低い第二電圧VREF2と入力電圧VINの比較結果の第二制御信号EN2で動作を開始する。従って、第二スイッチトキャパシタ昇圧回路107は、第一スイッチトキャパシタ昇圧回路106が動作を開始する前に昇圧電圧V1を出力することが出来る。更に、第二制御信号EN2は、遅延回路105を介して、第三制御信号EN3として第一発振回路104に入力されるため、第二スイッチトキャパシタ昇圧回路107は、第一スイッチトキャパシタ昇圧回路106が動作を開始する前に昇圧電圧V1を出力することが出来る。即ち、第一スイッチトキャパシタ昇圧回路106の寄生バイポーラトランジスタがオンすることが無く、ラッチアップを防止することが出来る。
以上説明したように、本発明の昇圧回路100は、第一発振回路104が第一電圧検出回路102の制御信号によって動作するように構成したので、発電電力が小さい状態から大きい状態まで、効率良く昇圧することが出来る。即ち、1.5V系の太陽電池の発電電力を、3V系の二次電池に効率良く充電することが出来る。また、逆流防止用に設けたPMOSトランジスタは、基板に電圧VBより高い電圧を印加するように構成したので、ラッチアップすることなく、安定して2倍昇圧が可能となる
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
100 昇圧回路
102、103 電圧検出回路
104、108 発振回路
105 遅延回路
106、107 スイッチトキャパシタ昇圧回路
102、103 電圧検出回路
104、108 発振回路
105 遅延回路
106、107 スイッチトキャパシタ昇圧回路
Claims (2)
- 入力電圧と出力電圧を分圧した第一電圧を比較した結果を第一制御信号として出力する第一電圧検出回路と、
前記第一制御信号によって動作が制御される第一発振回路と、
前記第一発振回路の出力する第一クロック信号で動作する第一スイッチトキャパシタ昇圧回路と、を備えたことを特徴とする昇圧回路。 - 前記入力電圧と前記出力電圧を分圧した前記第一電圧よりも低い電圧の第二電圧を比較した結果を第二制御信号として出力する第二電圧検出回路と、
前記第二制御信号によって動作が制御される第二発振回路と、
前記第二発振回路の出力する第二クロック信号で動作する第二スイッチトキャパシタ昇圧回路と、を備え、
前記第二スイッチトキャパシタ昇圧回路が前記第一スイッチトキャパシタ昇圧回路の逆流防止用のMOSトランジスタの基板に前記出力電圧より高い電圧を出力する、
ことを特徴とする請求項1に記載の昇圧回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/930,983 US11011979B2 (en) | 2019-08-02 | 2020-07-16 | Booster circuit |
CN202010757662.9A CN112311226A (zh) | 2019-08-02 | 2020-07-31 | 升压电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142738 | 2019-08-02 | ||
JP2019142738 | 2019-08-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021027795A true JP2021027795A (ja) | 2021-02-22 |
Family
ID=74664126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020072887A Pending JP2021027795A (ja) | 2019-08-02 | 2020-04-15 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021027795A (ja) |
-
2020
- 2020-04-15 JP JP2020072887A patent/JP2021027795A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375017B1 (ko) | 저전압 트랜지스터를 이용한 전압 업변환 회로 | |
US7405549B2 (en) | Soft start circuit, power supply unit and electric equipment | |
US6492862B2 (en) | Charge pump type voltage conversion circuit having small ripple voltage components | |
JP4756138B2 (ja) | 低電圧トランジスタを使用する高電圧電力スイッチ | |
US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
JP2009146130A (ja) | ドロッパ型レギュレータ | |
US9479054B2 (en) | Buck converter with reverse current detection and pseudo ripple generation | |
US7633332B2 (en) | Boosting circuit and boosting method | |
US7439792B2 (en) | High voltage generation circuit and semiconductor device having the same | |
US9548656B1 (en) | Low voltage ripple charge pump with shared capacitor oscillator | |
US20110304310A1 (en) | Multivibrator circuit and voltage converting circuit | |
KR20150106349A (ko) | Dc/dc 컨버터 | |
US9774250B2 (en) | Cold start DC/DC converter | |
US6897640B2 (en) | Switched mode power supply device adapted for low current drains, and cellular phone equipped with such a device | |
US10038381B2 (en) | Area-friendly method for providing duty cycle inverse to supply voltage | |
EP1366560B1 (en) | Power efficient integrated charge pumps using clock gating | |
US8421525B2 (en) | Semiconductor circuit device | |
US10020029B1 (en) | Voltage scaling-up circuit and bulk biasing method thereof | |
US20110234306A1 (en) | Booster circuit | |
US6377106B1 (en) | Circuit and method of maximum voltage bias control | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP2021027795A (ja) | 昇圧回路 | |
US7218538B2 (en) | Power source device | |
US11011979B2 (en) | Booster circuit | |
CN108696118B (zh) | 增压电路及其中的基体的偏压方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240416 |