CN117811358A - 一种高效电荷泵升压电路 - Google Patents
一种高效电荷泵升压电路 Download PDFInfo
- Publication number
- CN117811358A CN117811358A CN202311811838.4A CN202311811838A CN117811358A CN 117811358 A CN117811358 A CN 117811358A CN 202311811838 A CN202311811838 A CN 202311811838A CN 117811358 A CN117811358 A CN 117811358A
- Authority
- CN
- China
- Prior art keywords
- charge pump
- circuit
- main charge
- capacitor
- overlapping clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 55
- 208000028659 discharge Diseases 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 13
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 10
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 10
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 7
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 7
- 101100438980 Arabidopsis thaliana CDC2C gene Proteins 0.000 description 4
- 101100274517 Arabidopsis thaliana CKL1 gene Proteins 0.000 description 4
- 101100113626 Arabidopsis thaliana CKL2 gene Proteins 0.000 description 4
- 101100279540 Arabidopsis thaliana EIN2 gene Proteins 0.000 description 4
- 102100031151 C-C chemokine receptor type 2 Human genes 0.000 description 4
- 101000777599 Homo sapiens C-C chemokine receptor type 2 Proteins 0.000 description 4
- 101100219997 Mus musculus Ccr1 gene Proteins 0.000 description 4
- 101100457454 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MNL2 gene Proteins 0.000 description 4
- 101100184491 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MNR2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100184490 Capsicum annuum MNR1 gene Proteins 0.000 description 3
- 101150104042 MNL1 gene Proteins 0.000 description 3
- 101100263527 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VCX1 gene Proteins 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种高效电荷泵升压电路，涉及SOC片内电源设计领域，该方法包括：差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；时钟驱动电路用于给主电荷泵电路和辅助电路提供非交叠时钟信号，每路辅助电路用于根据非交叠时钟信号控制相应侧的主电荷泵电路的电荷泵输出域，电荷泵输出域的最大值为两个电压域之和。升压电路主要应用非交叠时钟信号作用于主电荷泵电路的开关电容，减少充放电开关同时导通时间，从而提高电源转换效率。
Description
技术领域
本发明涉及SOC片内电源设计领域，尤其是一种高效电荷泵升压电路。
背景技术
随着工艺不断演进，芯片功耗不断降低，芯片中的电源电压也随之不断降低。对高性能的模拟电路而言，过低的电源电压会导致模拟电路的性能下降，比如电源纹波抑制比(PSRR)，时钟Jitter之类的性能指标。通常的做法就是在片内设计一个电荷泵升压电路，为一些片内的关键模块提供更高的电压，以实现高性能设计指标，所以高效低纹波的电荷泵升压电路的需求变得越来越普遍。
传统的电荷泵升压电路如图1所示，传统的结构中，输入时钟CLKIN、CLKINB必须为交叠时钟，并且为了减小PMOS/NMOS开关互通时间，以减小电容充放电的电荷损失，和减小输出纹波，CLKIN、CLKINB的上升下降沿必须足够陡，因此时钟驱动级要由足够大的尺寸来保证这些，从而需要消耗更高的功耗，导致整体的电压转换效率不够高。
发明内容
本发明人针对上述问题及技术需求，提出了一种高效电荷泵升压电路，主要应用非交叠时钟信号作用于主电荷泵电路的开关电容，减少充放电开关同时导通时间，从而提高电源转换效率。本发明的技术方案如下：
一种高效电荷泵升压电路，包括差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；时钟驱动电路用于给主电荷泵电路和辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，电荷泵输出域的最大值为两个电压域之和。
其进一步的技术方案为，在差分形式的主电荷泵电路中，每一侧的主通路均包括第一NMOS管、PMOS管和第一电容；第一NMOS管的漏极连接第一电压域，第一NMOS管的源极分别连接第一电容的第一端和PMOS管的源极，两侧PMOS管的漏极相连且作为主电荷泵电路的输出，第一NMOS管的栅极作为主电荷泵电路的充电控制端、PMOS管的栅极作为主电荷泵电路的放电控制端由辅助电路驱动控制；
主电荷泵电路还包括工作在第二电压域的第一反相器，第一非交叠时钟驱动信号作为主电荷泵电路的驱动输入，连接一侧主通路的第一电容的第二端，还通过第一反相器连接另一侧主通路的第一电容的第二端。
其进一步的技术方案为，第一NMOS管导通时，第一电容处于充电阶段，充电电压由第一电压域最高上升至第一电压域与第二电压域之和；PMOS管导通时，第一电容处于放电阶段，主电荷泵电路的两侧主通路工作在不同阶段。
其进一步的技术方案为，主电荷泵电路还包括输出电容，输出电容的第一端连接PMOS管的漏极，第二端接地，用于降低电源纹波。
其进一步的技术方案为，每路辅助电路均包括三个第二NMOS管、三个第二电容和工作在第二电压域的第二反相器，每个第二NMOS管的漏极连接第一电压域，每个第二NMOS管的源极连接相应第二电容的第一端，第二NMOS管Ⅰ的栅极连接第二NMOS管Ⅱ的源极，第二NMOS管Ⅱ的栅极连接第二NMOS管Ⅰ的源极，第二NMOS管Ⅲ的栅极连接主电荷泵电路相应侧的第一NMOS管的源极；
第二非交叠时钟驱动信号作为辅助电路的驱动输入，连接第二NMOS管Ⅰ所在支路的第二电容的第二端，还通过第二反相器连接第二NMOS管Ⅱ所在支路的第二电容的第二端；第二NMOS管Ⅱ的源极作为辅助电路的输出，连接主电荷泵电路的放电控制端；第三非交叠时钟驱动信号作为辅助电路的驱动输入，连接第二NMOS管Ⅲ所在支路的第二电容的第二端，第二NMOS管Ⅲ的源极作为辅助电路的输出，连接主电荷泵电路的充电控制端。
其进一步的技术方案为，第一电容的容值远大于第二电容的容值。
其进一步的技术方案为，时钟驱动电路工作在第二电压域，由第一非交叠时钟输入信号产生作为主电荷泵电路的驱动输入的第一非交叠时钟驱动信号，由第二非交叠时钟输入信号产生作为辅助电路的驱动输入的一路第二非交叠时钟驱动信号和另一路第三非交叠时钟驱动信号，由第三非交叠时钟输入信号产生作为辅助电路的驱动输入的另一路第二非交叠时钟驱动信号和一路第三非交叠时钟驱动信号。
其进一步的技术方案为，在当前工作周期的第一阶段，第三非交叠时钟输入信号的电平发生翻转，以驱动主电荷泵电路的充电控制端导通，主电荷泵电路工作在充电阶段；在当前工作周期的第二阶段，第一非交叠时钟输入信号的电平发生翻转，使第二电压域加载在主电荷泵电路上；在当前工作周期的第三阶段，第二非交叠时钟输入信号的电平发生翻转，以驱动主电荷泵电路的放电控制端导通，主电荷泵电路工作在放电阶段。
本发明的有益技术效果是：
本申请提供的高效电荷泵升压电路主要包括差分形式的主电荷泵电路，用来产生非交叠时钟电荷泵输出域的辅助电路，以及工作在第二电压域的时钟驱动电路。该电路采用很简练的时钟驱动电路和两路辅助电路很巧妙的实现了差分的非交叠时钟信号来控制主电荷泵电压输出，整体具有很高的电源转换效率及输出电压很低的纹波。
附图说明
图1是传统的电荷泵升压电路图。
图2是本申请提供的高效电荷泵升压电路整体示意图。
图3是本申请提供的主电荷泵电路中一侧的主通路示意图。
图4(a)是本申请提供的非交叠时钟输入信号CLKINVDD2、CLK2VDD2、CLK1VDD2在不同工作周期下的电平变化示意图。
图4(b)是本申请提供的非交叠时钟信号CLKIN(CLKINB)、CLK2(CLK2B)、CLK1(CLK1B)在不同工作周期下的电平变化示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
请参考图2所示，本申请提供了一种高效电荷泵升压电路，包括差分形式的主电荷泵电路、辅助电路A和B、时钟驱动电路。其中，时钟驱动电路用于给主电荷泵电路和辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，电荷泵输出域的最大值为两个电压域之和。下面分别详细介绍各部分电路的连接关系。
在差分形式的主电荷泵电路中，每一侧的主通路均包括第一NMOS管MN1/MN2、PMOS管MP1/MP2和第一电容C1。以右半边主通路为例，第一NMOS管MN2的漏极连接第一电压域VDD1，第一NMOS管MN2的源极分别连接第一电容C1的第一端和PMOS管MP2的源极，两侧PMOS管MP1、MP2的漏极相连且作为主电荷泵电路的输出VOUT，第一NMOS管MN2的栅极作为主电荷泵电路的充电控制端、PMOS管MP2的栅极作为主电荷泵电路的放电控制端由辅助电路驱动控制。
主电荷泵电路还包括工作在第二电压域VDD2的第一反相器U1，第一非交叠时钟驱动信号CKM作为主电荷泵电路的驱动输入，连接一侧主通路的第一电容C1的第二端，还通过第一反相器U1连接另一侧主通路的第一电容C1的第二端。
主电荷泵电路还包括输出电容CL，输出电容CL的第一端连接PMOS管MP1、MP2的漏极，第二端接地，用于降低电源纹波。
每路辅助电路A/B均包括三个第二NMOS管、三个第二电容C2和工作在第二电压域VDD2的第二反相器U2，每个第二NMOS管的漏极连接第一电压域VDD1，每个第二NMOS管的源极连接相应第二电容C2的第一端，第二NMOS管ⅠMNL1/MNR1的栅极连接第二NMOS管ⅡMNL2/MNR2的源极，第二NMOS管ⅡMNL2/MNR2的栅极连接第二NMOS管ⅠMNL1/MNR1的源极，第二NMOS管ⅢMNL3/MNR3的栅极连接主电荷泵电路相应侧的第一NMOS管MN1/MN2的源极。
第二非交叠时钟驱动信号CKL1/CKR1作为辅助电路的驱动输入，连接第二NMOS管ⅠMNL1/MNR1所在支路的第二电容C2的第二端，还通过第二反相器U2连接第二NMOS管ⅡMNL2/MNR2所在支路的第二电容C2的第二端。第二NMOS管ⅡMNL2/MNR2的源极作为辅助电路的输出，连接主电荷泵电路的放电控制端(即PMOS管MP1/MP2的栅极)。第三非交叠时钟驱动信号CKL2/CKR2作为辅助电路的驱动输入，连接第二NMOS管ⅢMNL3/MNR3所在支路的第二电容C2的第二端，第二NMOS管ⅢMNL3/MNR3的源极作为辅助电路的输出，连接主电荷泵电路的充电控制端(即第一NMOS管MN1/MN2的栅极)。
时钟驱动电路工作在第二电压域VDD2，由第一非交叠时钟输入信号CLKINVDD2经过两个反相器产生作为主电荷泵电路的驱动输入的第一非交叠时钟驱动信号CKM；由第二非交叠时钟输入信号CLK2VDD2先经过一个反相器产生作为辅助电路的驱动输入的一路第二非交叠时钟驱动信号CKL1，再经过两个反相器产生作为辅助电路的驱动输入的另一路第三非交叠时钟驱动信号CKR2；由第三非交叠时钟输入信号CLK1VDD2经过两个反相器产生作为辅助电路的驱动输入的另一路第二非交叠时钟驱动信号CKR1和一路第三非交叠时钟驱动信号CKL2。其中三个非交叠时钟输入信号CLKINVDD2、CLK2VDD2、CLK1VDD2在不同工作周期下的电平变化示意如图4(a)所示，CLKINVDD2、CLK1VDD2、CLK2VDD2、CKM、CKL1/CKR1、CKL2/CKR2的电压域变化范围为0～VDD2。
在上述高效电荷泵升压电路中，引入非交叠时钟信号控制对应的NMOS管和PMOS管，使两侧主通路工作在不同阶段，即一侧主通路处于充电阶段时，另一侧主通路处于放电阶段。对于任一侧的主电荷泵电路都可以简化为图3所示的电路示意，其中NSW对应第一NMOS管MN1/MN2，PSW对应PMOS管MP1/MP2，控制NSW栅极的时钟信号为CLK1，其电压域变化范围是第三非交叠时钟信号CKL2/CKR2的电压域经过相应的第二电容C2抬压后转变为VDD1～VDD1+VDD2；控制PSW栅极的时钟信号为CLK2，其电压域变化范围是第二非交叠时钟信号CKL1/CKR1的电压域经过相应的第二电容C2抬压后也转变为VDD1～VDD1+VDD2；NSW、PSW和第一电容C1交汇点的时钟信号为CLKIN，其电压域变化范围是第一非交叠时钟信号CKM的电压域经过相应的第一电容C1抬压后也转变为VDD1～VDD1+VDD2。这三个非交叠时钟信号CLKIN、CLK2、CLK1在不同工作周期下的电平变化示意如图4(b)所示的实线部分，与图4(a)的区别仅在于电压域变化范围的不同，则主电荷泵电路工作原理为：
以左半边主通路为例，MN1、MP1 PHASE阶段，在第一阶段①，仅CLK1(对应CLK1VDD2)的电平发生翻转，以驱动主电荷泵电路NSW的充电控制端导通，此时第一NMOS管MN1导通、PMOS管MP1断开，主电荷泵电路工作在充电阶段，第一电压域VDD1对第一电容C1充分充电至VDD1。在第二阶段②，仅CLKIN(对应CLKINVDD2)的电平发生翻转，使第二电压域VDD2加载在主电荷泵电路上，因此第一电容C1可以充分充电至VDD1+VDD2，且在上升至VDD1+VDD2之前，PMOS管MP1仍处于断开状态。在第三阶段③，仅CLK2(对应CLK2VDD2)的电平发生翻转，以驱动主电荷泵电路PSW的放电控制端导通，此时PMOS管MP1导通，主电荷泵电路工作在放电阶段，主电荷泵电路的输出VOUT对外供电。而在MN2、MP2 PHASE阶段，将由非交叠时钟信号CLKINB、CLK2B、CLK1B接管，从而在整个时钟周期内，实现左右半边电荷泵充放电状态无缝切换，如图4(b)所示的虚线部分。
结合图2、图3所示可知，第一电容C1在充放电阶段无电荷共享通路，考虑开关管的非理想效应，在iload＝0的情形下，VOUT可以很准确的等于VDD1+VDD2，这是在传统电荷泵升压电路中很难做到的。在充电和电压抬升过程中没有电荷的泄放通道，因此开关过程中的纹波也是很小的。由于驱动输入为非交叠时钟信号，因此时钟驱动电路的上升下降沿不再要求很陡，从而大大降低时钟驱动电路的功耗。
而辅助电路A/B主要用来将非交叠时钟CLKINVDD2、CLK1VDD2、CLK2VDD2由0～VDD2域转化成电荷泵输出域VDD1～VDD1+VDD2来控制主通路的开关管。并且由于两路辅助电路并不需要提供额外的电荷泵电流，因而可以选取很小的第二电容C2以降低功耗，即第一电容C1的容值远大于第二电容C2的容值。
本申请提出的高效电荷泵升压电路采用很简练的时钟驱动电路和两路辅助电路很巧妙的实现了差分的非交叠时钟信号来控制主电荷泵电压输出，范围在VDD1～VDD1+VDD2，整体具有很高的电源转换效率及输出电压很低的纹波。该电路结构相比于传统电荷泵升压结构，整体PE(％)会高出20％左右，而且纹波会更小。
以上所述的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (8)
1.一种高效电荷泵升压电路，其特征在于，包括差分形式的主电荷泵电路、两路辅助电路和时钟驱动电路；所述时钟驱动电路用于给所述主电荷泵电路和所述辅助电路提供非交叠时钟驱动信号，每路辅助电路用于根据所述非交叠时钟驱动信号控制相应侧的主电荷泵电路的电荷泵输出域，所述电荷泵输出域的最大值为两个电压域之和。
2.根据权利要求1所述的高效电荷泵升压电路，其特征在于，在所述差分形式的主电荷泵电路中，每一侧的主通路均包括第一NMOS管、PMOS管和第一电容；所述第一NMOS管的漏极连接第一电压域，所述第一NMOS管的源极分别连接第一电容的第一端和所述PMOS管的源极，两侧所述PMOS管的漏极相连且作为所述主电荷泵电路的输出，所述第一NMOS管的栅极作为所述主电荷泵电路的充电控制端、所述PMOS管的栅极作为所述主电荷泵电路的放电控制端由所述辅助电路驱动控制；
所述主电荷泵电路还包括工作在第二电压域的第一反相器，第一非交叠时钟驱动信号作为所述主电荷泵电路的驱动输入，连接一侧主通路的第一电容的第二端，还通过所述第一反相器连接另一侧主通路的第一电容的第二端。
3.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述第一NMOS管导通时，所述第一电容处于充电阶段，充电电压由所述第一电压域最高上升至所述第一电压域与所述第二电压域之和；所述PMOS管导通时，所述第一电容处于放电阶段，所述主电荷泵电路的两侧主通路工作在不同阶段。
4.根据权利要求2所述的高效电荷泵升压电路，其特征在于，所述主电荷泵电路还包括输出电容，所述输出电容的第一端连接所述PMOS管的漏极，第二端接地，用于降低电源纹波。
5.根据权利要求2所述的高效电荷泵升压电路，其特征在于，每路辅助电路均包括三个第二NMOS管、三个第二电容和工作在第二电压域的第二反相器，每个所述第二NMOS管的漏极连接第一电压域，每个所述第二NMOS管的源极连接相应第二电容的第一端，第二NMOS管Ⅰ的栅极连接第二NMOS管Ⅱ的源极，第二NMOS管Ⅱ的栅极连接第二NMOS管Ⅰ的源极，第二NMOS管Ⅲ的栅极连接主电荷泵电路相应侧的第一NMOS管的源极；
第二非交叠时钟驱动信号作为所述辅助电路的驱动输入，连接第二NMOS管Ⅰ所在支路的第二电容的第二端，还通过所述第二反相器连接第二NMOS管Ⅱ所在支路的第二电容的第二端；所述第二NMOS管Ⅱ的源极作为所述辅助电路的输出，连接所述主电荷泵电路的放电控制端；第三非交叠时钟驱动信号作为所述辅助电路的驱动输入，连接第二NMOS管Ⅲ所在支路的第二电容的第二端，第二NMOS管Ⅲ的源极作为所述辅助电路的输出，连接所述主电荷泵电路的充电控制端。
6.根据权利要求5所述的高效电荷泵升压电路，其特征在于，所述第一电容的容值远大于所述第二电容的容值。
7.根据权利要求1所述的高效电荷泵升压电路，其特征在于，所述时钟驱动电路工作在第二电压域，由第一非交叠时钟输入信号产生作为所述主电荷泵电路的驱动输入的第一非交叠时钟驱动信号，由第二非交叠时钟输入信号产生作为所述辅助电路的驱动输入的一路第二非交叠时钟驱动信号和另一路第三非交叠时钟驱动信号，由第三非交叠时钟输入信号产生作为所述辅助电路的驱动输入的另一路第二非交叠时钟驱动信号和一路第三非交叠时钟驱动信号。
8.根据权利要求7所述的高效电荷泵升压电路，其特征在于，在当前工作周期的第一阶段，所述第三非交叠时钟输入信号的电平发生翻转，以驱动所述主电荷泵电路的充电控制端导通，所述主电荷泵电路工作在充电阶段；在当前工作周期的第二阶段，所述第一非交叠时钟输入信号的电平发生翻转，使第二电压域加载在所述主电荷泵电路上；在当前工作周期的第三阶段，所述第二非交叠时钟输入信号的电平发生翻转，以驱动所述主电荷泵电路的放电控制端导通，所述主电荷泵电路工作在放电阶段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311811838.4A CN117811358A (zh) | 2023-12-26 | 2023-12-26 | 一种高效电荷泵升压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311811838.4A CN117811358A (zh) | 2023-12-26 | 2023-12-26 | 一种高效电荷泵升压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117811358A true CN117811358A (zh) | 2024-04-02 |
Family
ID=90433285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311811838.4A Pending CN117811358A (zh) | 2023-12-26 | 2023-12-26 | 一种高效电荷泵升压电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117811358A (zh) |
-
2023
- 2023-12-26 CN CN202311811838.4A patent/CN117811358A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818289A (en) | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit | |
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US9806616B2 (en) | Control circuit for multiple high side switches | |
| US7932770B2 (en) | Charge pump circuit | |
| CN207200575U (zh) | 电荷泵电路 | |
| CN107911019B (zh) | 一种交叉耦合电荷泵 | |
| JP6223817B2 (ja) | チャージポンプ回路 | |
| CN111969844B (zh) | 一种自举电荷泵高压电源产生电路 | |
| US5412257A (en) | High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump | |
| US6717459B2 (en) | Capacitor charge sharing charge pump | |
| JP5160822B2 (ja) | 昇圧回路 | |
| US7724073B2 (en) | Charge pump circuit | |
| US6686729B1 (en) | DC/DC switching regulator having reduced switching loss | |
| Su et al. | High efficiency cross-coupled doubler with no reversion loss | |
| CN108809084B (zh) | 电荷泵电路 | |
| Shen et al. | Zero reversion loss, high-efficiency charge pump for wide output current load range | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| Zhu et al. | A 4-phase cross-coupled charge pump with charge sharing clock scheme | |
| CN104811034A (zh) | 适合低电压操作的简单电荷泵电路 | |
| CN104811033A (zh) | 适合低电压操作的电荷泵电路 | |
| CN110601528A (zh) | 电荷泵及存储设备 | |
| CN117811358A (zh) | 一种高效电荷泵升压电路 | |
| US6738273B2 (en) | Charge pump drive signal recovery circuit | |
| Peng et al. | A 16-phase 8-branch charge pump with advanced charge recycling strategy | |
| US9112406B2 (en) | High efficiency charge pump circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |