昇圧回路には、回路を構成する充電用および放電用の各PチャネルMOSトランジスタが、P型半導体基板内またはP型半導体層内のN型ウェルを、バックゲートとして形成されたものがある。この種の昇圧回路は、充電用および放電用の各PチャネルMOSトランジスタに寄生バイポーラトランジスタを有している。昇圧コンデンサの充電および放電を繰り返し行なう昇圧動作期間には、充電用および放電用のPチャネルMOSトランジスタの寄生バイポーラトランジスタがオンしないようにして、ラッチアップ等の発生や無効電流による効率の低下を防止するため、各種の昇圧回路が提案されている。しかしながら、かかる昇圧回路も、昇圧動作の開始前に入力電圧を昇圧コンデンサおよび平滑コンデンサに充電する初期充電期間、および、昇圧動作を停止し、昇圧された電圧を昇圧コンデンサおよび平滑コンデンサから接地電位に放電を行うスタンバイ期間への移行時においては、充電用および放電用の各PチャネルMOSトランジスタの寄生バイポーラトランジスタのエミッタ電位に対してベース電位の低下を防ぐことができない。そのため、寄生バイポーラトランジスタがオンしてしまい、ラッチアップ等の発生や無効電流による効率の低下を防止できない。昇圧回路の初期充電期間、および、スタンバイ期間への移行時においても、ラッチアップ等の発生や無効電流による効率の低下を防止する回路が望まれている。
従来の昇圧回路は、例えば、特開2005−45934号公報(特許文献1参照)に記載されている。特許文献1に記載された「チャージポンプ回路」は、充電用および放電用の各PチャネルMOSトランジスタに寄生バイポーラトランジスタを有している。以下、特許文献1を参考にして従来の昇圧回路10について、図1A、図1B、図2を参照して説明する。昇圧回路10の基本的な構成について、図1A、図1Bを参照して説明する。昇圧回路10は、入力端子VDC1から供給される入力電圧VINを2倍に昇圧出力するためのチャージポンプ回路11と、昇圧動作の開始前に入力電圧VINを平滑コンデンサC2に初期充電するためのスタート回路12と、昇圧コンデンサC1および平滑コンデンサC2に充電された電荷を接地電位GNDに放電を行うためのスタンバイ回路13とから構成されている。
チャージポンプ回路11は、昇圧コンデンサC1、平滑コンデンサC2、PチャネルMOSトランジスタP1、PチャネルMOSトランジスタP2、PチャネルMOSトランジスタP3、PチャネルMOSトランジスタP4、PチャネルMOSトランジスタP5、PチャネルMOSトランジスタP6を具備している。Q1はMOSトランジスタP1の寄生バイポーラトランジスタである。Q2DおよびQ2SはMOSトランジスタP2の寄生バイポーラトランジスタである。レベル変換回路LS11、LS21は、入力された論理信号のレベルを変換して出力するレベルシフタ回路である。レベル変換回路LS11は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC1電位にレベル変換(VDC1振幅)して出力する。レベル変換回路LS21は、“L”レベル=GND電位、“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC2電位にレベル変換(VDC2振幅)して出力する。MOSトランジスタP1およびP2は、P1のドレインとP2のソースで直列接続され、P2のドレインが入力端子VDC1に、P1のソースが出力端子VDC2に、それぞれ接続されている。昇圧コンデンサC1の両端は、レベル変換回路LS11の出力点C1M(マイナスノード)と、MOSトランジスタP1およびP2の直列接続点C1P(以下、ノードC1P:プラスノード)にそれぞれ接続されている。平滑コンデンサC2の両端は、出力端子VDC2と、接地電位GNDにそれぞれ接続されている。MOSトランジスタP5、P6は、充電用PチャネルMOSトランジスタであるMOSトランジスタP2のバックゲートBGP2(以下、バックゲートBGP2)のソースまたはドレインへの接続の切換スイッチを構成する。MOSトランジスタP5、P6は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、MOSトランジスタP2に並列接続されている。MOSトランジスタP5、P6のソースはバックゲートBGP2に接続されている。MOSトランジスタP3、P4は、放電用PチャネルMOSトランジスタであるMOSトランジスタP1のバックゲートBGP1(以下、バックゲートBGP1)のソースまたはドレインへの接続の切換スイッチを構成する。MOSトランジスタP3、P4は、バックゲートがソースにそれぞれ接続されるとともにソースが共通接続され、MOSトランジスタP1に並列接続されている。MOSトランジスタP3、P4のソースはバックゲートBGP1に接続されている。MOSトランジスタP1、P4、P5のゲートはレベル変換回路LS21の出力に直結され、MOSトランジスタP2、P3、P6のゲートはインバータINV21を介してレベル変換回路LS21の出力に接続されている。クロック信号CLKは、レベル変換回路LS21の入力に接続されるとともに、インバータINV11を介してレベル変換回路LS11の入力に接続されている。MOSトランジスタP1、P4、P5とMOSトランジスタP2、P3、P6とは、クロック信号CLKの入力により相補的にオン/オフ制御される。
スタート回路12は、PチャネルMOSトランジスタP7を具備している。Q7はMOSトランジスタP7の寄生バイポーラトランジスタである。レベル変換回路LS22は、入力された論理信号のレベルを変換して出力するレベル変換回路である。レベル変換回路LS22は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC2電位にレベル変換(VDC2振幅)して出力する。MOSトランジスタP7は、ドレインが入力端子VDC1に、ソースが出力端子VDC2に、それぞれ接続されている。MOSトランジスタP7のゲートはレベル変換回路LS22の出力に接続されている。スタート信号STAは、インバータINV12を介してレベル変換回路LS22の入力に接続されている。MOSトランジスタP7は、スタート信号STAの入力を“H”レベルにすることによりオンする。
スタンバイ回路13は、NチャネルMOSトランジスタN1、NチャネルMOSトランジスタN2を具備している。MOSトランジスタN1は、ドレインが出力端子VDC2に、ソースが接地電位GNDに、それぞれ接続されている。MOSトランジスタN2は、ドレインが入力端子VDC1に、ソースが接地電位GNDに、それぞれ接続されている。MOSトランジスタN1、N2のゲートはインバータINV13を介してスタンバイ信号STBYBに接続されている。MOSトランジスタN1、N2は、スタンバイ信号STBYBの入力を“L”レベルにすることによりオンする。
インバータINV11、INV12、INV13の電源VCCは、昇圧動作期間においてVCC≦VINとなる回路構成としているが、特に昇圧動作期間においてVCC=VINとなる回路動作のみの場合、図1Bにおいてレベル変換回路LS11は不要となる。
昇圧回路10の基本的な動作について図1A、図1B、図2を参照して説明する。昇圧回路10の基本的な動作を行う期間として、昇圧動作の開始前に入力端子VDC1から供給される入力電圧VINを昇圧コンデンサC1および平滑コンデンサC2に初期充電する期間(以下、初期充電期間)と、入力端子VDC1から供給される入力電圧VINを2倍に昇圧動作する期間(以下、昇圧動作期間)と、昇圧動作が停止して昇圧コンデンサC1および平滑コンデンサC2に充電された電荷を接地電位GNDに放電動作を行う期間(以下、スタンバイ期間)とがある。昇圧回路10の一連の動作期間は、図2に参照されるように、スタンバイ期間、初期充電期間、昇圧動作期間、スタンバイ期間の順に制御される。入力端子VDC1に供給される入力電圧VINは、スタンバイ信号STBYBの値に応じて昇圧回路10の外部で制御される。スタンバイ信号STBYBが“H”レベルのときは、入力端子VDC1に入力電圧VINが供給され、スタンバイ信号STBYBが“L”レベルのときは、入力端子VDC1はオープン(電圧の供給をしない)にされる。
先ず、昇圧動作期間について説明する。この期間において、スタート回路12に入力されるスタート信号STAは“L”レベルとなるように制御される。従って、MOSトランジスタP7は、昇圧動作期間において常にオフ状態となり入力端子VDC1と出力端子VDC2とは、電気的に切り離される。スタンバイ回路13に入力されるスタンバイ信号STBYBは“H”レベルとなるように制御される。従って、MOSトランジスタN1、N2は、昇圧動作期間において常にオフ状態となり、入力端子VDC1および出力端子VDC2は、接地電位GNDと電気的に切り離される。チャージポンプ回路11に、“H”レベルのクロック信号CLKが入力されると、レベル変換回路LS11の出力点C1Mは接地電位となり、MOSトランジスタP2、P3、P6がオン、MOSトランジスタP1、P4、P5がオフになる。このとき、入力端子VDC1より昇圧コンデンサC1に入力電圧VINが充電される。すなわち、MOSトランジスタP2が充電用MOSトランジスタとして機能することにより昇圧コンデンサC1の充電動作が行われる。次に、“L”レベルのクロック信号CLKが入力されると、レベル変換回路LS11の出力点C1MはVDC1電位となり、MOSトランジスタP2、P3、P6がオフ、MOSトランジスタP1、P4、P5がオンになる。このとき、昇圧コンデンサC1は放電し、昇圧コンデンサC1に充電された電圧にVDC1電位(=VIN電位)の電圧が加算された昇圧電圧(=VIN電位×2)が出力端子VDC2から出力されるとともに平滑コンデンサC2に充電される。すなわち、MOSトランジスタP1が放電用MOSトランジスタとして機能し、レベル変換回路LS11の出力電圧が電圧加算用回路として機能することにより昇圧コンデンサC1の放電動作とともに電源電圧の加算動作が行われる。このオン/オフ制御が繰り返されて、出力端子VDC2に一定の昇圧電圧が出力される。昇圧コンデンサC1の充電電圧が飽和するように、レベル変換回路LS11の接地電位GNDの出力時間およびMOSトランジスタP2のオン時間が制御される場合は、出力端子VDC2に入力端子VDC1の電位VINの2倍の昇圧電圧(=VIN電位×2)が出力される。また、昇圧コンデンサC1の充電電圧が不飽和となるように、レベル変換回路LS11の接地電位GNDの出力時間およびMOSトランジスタP2のオン時間が制御される場合は、出力端子VDC2に入力端子VDC1の電位(=VIN電位)の2倍より低い昇圧電圧が出力される。
次に、上述の昇圧動作期間での寄生バイポーラトランジスタQ1、Q2Dの動作について説明する。“H”レベルのクロック信号CLK入力による昇圧コンデンサC1の充電動作時、MOSトランジスタP2,P3,P6のオンと同時に、MOSトランジスタP2はバックゲートBGP2がドレイン(入力端子VDC1)に接続され、MOSトランジスタP1はバックゲートBGP1がソース(出力端子VDC2)に接続される。このとき、MOSトランジスタP2はオンになるが、寄生バイポーラトランジスタQ2Dはベース(バックゲートBGP2)電位がエミッタ(入力端子VDC1)電位と同電位となるためオンしない。また、このとき、オフになるMOSトランジスタP1は、MOSトランジスタP3のオンによって、バックゲートBGP1がドレインより高電位側のソースに接続されている。そのため、MOSトランジスタP1のドレイン側へ、平滑コンデンサC2から電流が逆流することはない。次に、昇圧コンデンサC1の放電動作のときについて説明する。“L”レベルのクロック信号CLK入力により、MOSトランジスタP1、P4、P5がオン、MOSトランジスタP2、P3、P6がオフになり、MOSトランジスタP2はバックゲートがソース(ノードC1P)に接続され、MOSトランジスタP1はバックゲートBGP1がドレイン(ノードC1P)に接続される。このとき、MOSトランジスタP1はオンになるが、寄生バイポーラトランジスタQ1はベース(バックゲートBGP1)電位がエミッタ(ノードC1P)電位と同電位となるためオンしない。また、このとき、オフになるMOSトランジスタP2は、MOSトランジスタP5のオンによって、バックゲートBGP2がドレインより高電位側のソースに接続されている。そのため、MOSトランジスタP2のドレイン側へ、昇圧コンデンサC1から電流が逆流することはない。以上に説明したように、昇圧コンデンサC1の充電動作時には、寄生バイポーラトランジスタQ2Dのベース(バックゲートBGP2)電位がそのエミッタ(入力端子VDC1)電位と同電位となるように、MOSトランジスタP2のバックゲートBGP2をそのドレインに接続し、昇圧コンデンサC1の放電動作時には、寄生バイポーラトランジスタQ1のベース(バックゲートBGP1)電位がそのエミッタ(ノードC1P)電位と同電位となるように、MOSトランジスタP1のバックゲートBGP1をそのドレインに接続しているので、チャージポンプ回路11の昇圧動作期間には、寄生バイポーラトランジスタQ2D、Q1はオンしない。
次に、初期充電期間について説明する。この期間において、スタート回路12に入力されるスタート信号STAは“H”レベルとなるように制御される。従って、MOSトランジスタP7は、初期充電期間においてオンとなり、入力端子VDC1と出力端子VDC2とは、電気的に接続されるので、平滑コンデンサC2に入力端子VDC1の電位VINが初期充電される。スタンバイ回路13に入力されるスタンバイ信号STBYBは“H”レベルとなるように制御される。従って、MOSトランジスタN1、N2は、初期充電期間においてオフとなり、入力端子VDC1および出力端子VDC2は、接地電位GNDと電気的に切り離される。チャージポンプ回路11に入力されるクロック信号CLKは、“H”レベルとなるように制御される。レベル変換回路LS11の出力点C1Mは接地電位となり、MOSトランジスタP2、P3、P6がオン、MOSトランジスタP1、P4、P5がオフになる。従って、初期充電期間において、昇圧コンデンサC1に入力端子VDC1の電位VINが初期充電される。
次に、スタンバイ期間について説明する。この期間において、スタート回路12に入力されるスタート信号STAは“L”レベルとなるように制御される。従って、MOSトランジスタP7は、スタンバイ期間においてオフとなり、入力端子VDC1と出力端子VDC2とは、電気的に切り離される。チャージポンプ回路11に入力されるクロック信号CLKは、“H”レベルとなるように制御される。レベル変換回路LS11の出力点C1Mは接地電位GNDとなり、MOSトランジスタP2、P3、P6がオン、MOSトランジスタP1、P4、P5がオフになる。MOSトランジスタP2がオンになるので、スタンバイ期間において、昇圧コンデンサC1と入力端子VDC1とが接続される。また、スタンバイ回路13に入力されるスタンバイ信号STBYBは“L”レベルとなるように制御され、MOSトランジスタN1、N2は、スタンバイ期間においてオンとなる。従って、入力端子VDC1および出力端子VDC2は、接地電位GNDと接続され、昇圧コンデンサC1および平滑コンデンサC2に充電された電荷は、接地電位GNDに放電される。
まず、従来の昇圧回路10のスタンバイ期間から初期充電期間への移行時の問題点を図1A、図1B、図2を参照して説明する。スタンバイ期間から初期充電期間への移行時において、MOSトランジスタN1、N2がオフ状態になり、昇圧回路10に入力端子VDC1より入力電圧VINが供給されると、入力端子VDC1の電位は、接地電位GNDからVIN電位に立ち上がりを開始する。このとき、入力端子VDC1にドレインが接続されるMOSトランジスタP2、P6、P7は、クロック信号CLKおよびスタート信号STAにより、初期充電期間には論理的にオンとなるように信号制御されている。しかし、初期充電期間の開始直後は、VDC1電位=接地電位GNDとなっているため、VDC1電位がPチャネルMOSトランジスタの閾値電圧VtP(以下、VtP)以下では、PチャネルMOSトランジスタP2,P6,P7のゲート電位が十分に低く無いために、MOSトランジスタP2、P6、P7はオフ状態となる。また、初期充電期間の開始直後は、VDC2電位=接地電位GNDとなっている。VDC2電位をレベル変換用電源とするレベル変換回路LS21、LS22は、VDC2電位がVtP近傍以下ではレベル変換を行う機能が正常動作しないため、MOSトランジスタP1、P4、P5、P7のゲート電位は不定状態([VDC2電位+VtP]より低い電位)となる。さらに、VDC2電位を電源とするインバータINV21についても、VDC2電位がPチャネルMOSトランジスタの閾値電圧VtP以下では、論理機能が正常動作しないため、MOSトランジスタP2、P3、P6のゲート電位も不定状態([VDC2電位+VtP]より低い電位)となる。さて、入力端子VDC1の電位立ち上がり開始時には、MOSトランジスタP2,P6,P7のゲート電位が十分低く無いために、MOSトランジスタP2、P6、P7がオフ(VDC1電位<VtP:オフ、VDC1電位=VtP近傍:高抵抗のオン、図2のP2、P6、P7波形の点線期間)状態となる。そのため、ノードC1Pは、VDC1電位が[P2のゲート電位+VtP]より上昇してMOSトランジスタP2がオンすると電位の立ち上がりが開始される。同様に、バックゲートBGP2は、VDC1電位が[P6のゲート電位+VtP]より上昇してMOSトランジスタP6がオンすると、電位の立ち上がりが開始される。同様に、出力端子VDC2は、VDC1電位が[P7のゲート電位+VtP]より上昇してMOSトランジスタP7がオンすると、電位の立ち上がりが開始される。一方、MOSトランジスタP5は、クロック信号CLKにより初期充電期間には論理的にオフとなるように信号制御される。しかし、上述のように、出力端子VDC2の電位がVtP近傍以下では、MOSトランジスタP5のゲート電位は不定状態([VDC2電位+VtP]より低い電位)である。そのため、バックゲートBGP2電位>[P5のゲート電位+VtP]となり、MOSトランジスタP5のゲート電位が十分に低くなってしまうと、MOSトランジスタP5がオン(図2のP5波形の一点鎖線期間)してしまう。
このように、入力端子VDC1の電位立ち上がり開始時には、MOSトランジスタP2、P5、P6の何れもが正常動作せず、MOSトランジスタP2、P6がオフ(VDC1電位<VtP:オフ、VDC1電位=VtP近傍:高抵抗のオン)状態となるため、寄生バイポーラトランジスタQ2Dのエミッタ(入力端子VDC1)電位に対してベース(バックゲートBGP2)電位が低下するのを防げない。また、MOSトランジスタP5のゲート電位不定により、MOSトランジスタP5がオンとなった場合にも、Q2Dのエミッタ(入力端子VDC1)電位に対してベース(バックゲートBGP2)電位が低下するのを防げない。Q2Dの閾値電圧(一般的にはバイポーラトランジスタの閾値電圧VBE(以下、VBE)は、VBE=約0.7V)以上にベース電位が低下するとQ2Dがオンする。一方、MOSトランジスタP7もオフ(VDC1電位=VtP以下オフ、VtP近傍は高抵抗のオン)状態であるため、寄生バイポーラトランジスタQ7は、エミッタ(入力端子VDC1)電位に対してベース(出力端子VDC2)電位が低下するのを防げない。Q7のVBE以上にベース電位が低下するとQ7がオンする。このように、従来の昇圧回路10では、スタンバイ期間から初期充電期間への移行時に寄生バイポーラトランジスタQ2D、Q7のエミッタ電位に対してベース電位の低下を防ぐことができない。寄生バイポーラトランジスタQ2D、Q7がオンするため、初期充電期間に無効電流の発生や、ラッチアップの発生が生じるという欠点があった。
次に、従来の昇圧回路10の昇圧動作期間からスタンバイ期間への移行時の問題点を説明する。昇圧動作期間からスタンバイ期間への移行時においては、コンデンサC1、C2に充電された電荷は、接地電位GNDに放電される。
まず、平滑コンデンサC2の電荷放電時間が昇圧コンデンサC1の電荷放電時間より速く、VDC1電位及びノードC1P電位に対してVDC2電位が低くなる期間が生じる場合(例えば、C1の容量>C2の容量)について従来の昇圧回路10の動作を図1A、図1B、図2を参照して説明する。VDC1電位に対してVDC2電位が低くなると、寄生バイポーラトランジスタQ7のエミッタ(入力端子VDC1)電位に対してベース(出力端子VDC2)電位が低下することになり、Q7のVBE以上にベース電位が低下するとQ7がオンする。MOSトランジスタP3は、クロック信号CLKによりスタンバイ期間には、論理的にオンとなるように信号制御されており、MOSトランジスタP3のゲート電位には、接地電位GNDが供給されている。そのため、出力端子VDC2とバックゲートBGP1とは、電気的に接続されている。ノードC1P電位に対してVDC2電位が低くなると、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位に対してベース(バックゲートBGP1)電位は、VDC2電位に追従して低下する。寄生バイポーラトランジスタQ1のVBE以上に、ベース電位が低下すると、Q1がオンする。
次に、平滑コンデンサC2の電荷放電時間が昇圧コンデンサC1の電荷放電時間より遅く、VDC1電位及びノードC1P電位に対してVDC2電位が低くならない場合(例えば、C1の容量<C2の容量)について従来の昇圧回路10の動作を図1A、図1B、図3を参照して説明する。MOSトランジスタP2、P6は、クロック信号CLKにより、スタンバイ期間には、論理的にオンとなるように信号制御されており、MOSトランジスタP2,6のゲート電位には、接地電位GNDが供給されている。そのため、入力端子VDC1とバックゲートBGP2とは、電気的に接続されている。ノードC1P電位に対してVDC1電位が低くなると、寄生バイポーラトランジスタQ2Sのエミッタ(ノードC1P)電位に対してベース(バックゲートBGP2)電位(=VDC1電位)が低下することになり、Q2SのVBE以上にベース電位が低下すると、Q2Sがオンする。
このように、従来の昇圧回路10では、昇圧動作期間からスタンバイ期間への移行時に、寄生バイポーラトランジスタQ1,Q2S,Q7のエミッタ電位に対して、ベース電位の低下を防ぐことができない。図2に示すように、平滑コンデンサC2の電荷放電が速い場合には、寄生バイポーラトランジスタQ1とQ7がオンする。また、図3に示すように、平滑コンデンサC2の電荷放電が遅い場合には、寄生バイポーラトランジスタQ2Sがオンする。そのため、昇圧動作期間からスタンバイ期間への移行時に、無効電流の発生や、ラッチアップの発生が生じるという欠点があった。
本発明の課題は、昇圧動作期間中のみならず、初期充電期間への移行時、および、スタンバイ期間への移行時においても、寄生バイポーラトランジスタがオンしないような昇圧回路を提供することである。
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による昇圧回路(20,30,40)においては、昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。前記放電用MOSトランジスタ(P1)のバックゲートと、前記充電用MOSトランジスタ(P2)のバックゲートとは結線される。また、本発明による昇圧回路(20,30,40)においては、前記放電用MOSトランジスタ(P1)と、前記充電用MOSトランジスタ(P2)とは、同一のウェル層に形成される。また、本発明による昇圧回路(20,30,40)においては、充電用スイッチ(P3)は、前記昇圧動作期間の充電動作時にオンすることによって、前記充電用MOSトランジスタ(P2)のバックゲートと、前記平滑コンデンサ(C2)とを接続する。また、本発明による昇圧回路(20,30,40)においては、放電用スイッチ(P4)は、前記昇圧動作期間の放電動作時にオンすることによって、前記放電用MOSトランジスタ(P1)のバックゲートとドレインとを接続し、かつ、前記充電用MOSトランジスタ(P2)のバックゲートとソースとを接続する。
本発明による昇圧回路(20,30,40)においては昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。第一の論理回路は、初期充電期間において、前記放電用MOSトランジスタ(P1)をオンに制御する。第二の論理回路は、前記初期充電期間において、前記充電用MOSトランジスタ(P2)をオンに制御する。前記充電用MOSトランジスタ(P2)は、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記昇圧コンデンサ(C1)へ供給する。前記放電用MOSトランジスタ(P1)は、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記充電用MOSトランジスタ(P2)を介して、前記平滑コンデンサ(C2)へ供給する。
本発明による昇圧回路(20,30,40)においては、昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。入力電圧を供給する回路は、初期充電期間において、前記放電用MOSトランジスタ(P1)のバックゲートの電位が、前記入力電圧よりも低いときに、前記放電用MOSトランジスタ(P1)のバックゲートに対して、前記入力電圧を供給する。本発明による昇圧回路(20,30,40)においては、昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。入力電圧を供給する回路は、初期充電期間において、前記充電用MOSトランジスタ(P2)のバックゲートの電位が、前記入力電圧よりも低いときに、前記充電用MOSトランジスタ(P2)のバックゲートに対して、前記入力電圧を供給する。本発明による昇圧回路(20,30)においては、前記入力電圧を供給する回路は、前記放電用MOSトランジスタの寄生トランジスタが導通する閾値電圧、あるいは、前記充電用MOSトランジスタの寄生トランジスタが導通する閾値電圧よりも低い閾値電圧によって導通する物理的特性を有する回路素子でなる。本発明による昇圧回路(20,30)においては、前記入力電圧を供給する回路は、前記入力電圧を印加されるアノードと、前記バックゲートに接続されたカソードとを有するショットキー・バリア・ダイオードである。本発明による昇圧回路(40)においては、前記入力電圧を供給する回路は、初期充電期間において、スタート信号が入力されると、即時にオンになる第一のスイッチ(N3)と、前記初期充電期間において、前記スタート信号が入力されると、一定時間をおいてオンになる第二のスイッチ(P13)とを具備する。前記第一のスイッチ(N3)と、前記第二のスイッチ(P13)とは、並列に接続され、かつ、その一端に前記入力電圧が印加され、他端は前記バックゲートに接続される。いずれかのスイッチ(N3,P13)がオンに制御されることによって、前記入力電圧を、前記バックゲートに供給する。
本発明による昇圧回路(20,30,40)においては、昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。充電用スイッチ(P3)は、前記昇圧動作期間の充電動作時にオンとなり、前記放電用MOSトランジスタ(P1)のバックゲートと、前記平滑コンデンサ(C2)とを接続する。前記充電用スイッチ(P3)は、スタンバイ期間において、前記平滑コンデンサ(C2)の電位が、一定のレベル以上あるときにはオンになり、かつ、前記平滑コンデンサ(C2)の出力電位が、前記一定のレベルよりも低下するとオフになるように制御される。本発明による昇圧回路(20,30,40)においては、前記充電用スイッチ(P3)は、PチャネルMOSトランジスタである。ドレインは、前記平滑コンデンサ(C2)に接続される。ソース及びバックゲートは、前記放電用MOSトランジスタ(P1)のバックゲートに接続される。ゲートは、前記昇圧コンデンサ(C1)に接続される。
本発明による昇圧回路(20,30,40)においては、昇圧コンデンサ(C1)には、入力電圧が印加される。平滑コンデンサ(C2)には、昇圧された電圧が印加される。放電用MOSトランジスタ(P1)は、昇圧動作期間の放電動作時に、前記昇圧コンデンサ(C1)と、前記平滑コンデンサ(C2)とを接続することによって、前記昇圧コンデンサ(C1)から電荷を放電させる。充電用MOSトランジスタ(P2)は、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサ(C1)へ供給することによって、前記昇圧コンデンサ(C1)へ電荷を充電させる。第一のスイッチ(N1)は、スタンバイ期間において、スタンバイ信号が入力されたときに、前記平滑コンデンサ(C2)の電位を接地電位に落とす。第二のスイッチ(N2)は、スタンバイ期間において、スタンバイ信号が入力されたときに、前記昇圧コンデンサ(C1)の電位を接地電位に落とす。論理回路(NOR1)は、前記第二のスイッチ(N2)を、スタンバイ信号が入力されても、前記平滑コンデンサ(C2)の電位が一定のレベル以上の間はオフになるように制御し、かつ、スタンバイ信号が入力されると共に、前記平滑コンデンサ(C2)の電位が一定のレベル以下になったときにオンになるように制御する。
本発明によれば、昇圧動作期間中のみならず、初期充電期間への移行時、および、スタンバイ期間への移行時においても、寄生バイポーラトランジスタがオンしないような昇圧回路を提供することができる。
==第一の実施の形態==
以下に、本発明の第一の実施の形態の昇圧回路20の基本的な構成について図4を参照して説明する。なお、図1A、図1Bに示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路20は、入力端子VDC1から供給される入力電圧VINを2倍に昇圧出力するためのチャージポンプ回路21と、昇圧コンデンサC1および平滑コンデンサC2に充電された電荷を接地電位GNDに放電を行うためのスタンバイ回路23とから構成されている。チャージポンプ回路21は、昇圧コンデンサC1、平滑コンデンサC2、PチャネルMOSトランジスタP1、PチャネルMOSトランジスタP2、PチャネルMOSトランジスタP3、PチャネルMOSトランジスタP4、ショットキー・バリア・ダイオードSBD1を具備している。Q1はMOSトランジスタP1の寄生バイポーラトランジスタである。Q2DはMOSトランジスタP2の寄生バイポーラトランジスタである。レベル変換回路LS23は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC2電位にレベル変換(VDC2振幅)して出力する。MOSトランジスタP2のバックゲートと、MOSトランジスタP3、P4のソース及びバックゲートは、MOSトランジスタP1のバックゲートBGP1に共通に接続されている。また、MOSトランジスタP1、P2、P3、P4を形成するN型ウェルを全て同一のN型ウェル層中に形成することにより、N型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。ショットキー・バリア・ダイオードSBD1は、アノードが入力端子VDC1に接続され、カソードがMOSトランジスタP1のバックゲートBGP1に接続されている。MOSトランジスタP1、P4のゲートはレベル変換回路LS21の出力に直結され、MOSトランジスタP2のゲートはレベル変換回路LS23の出力に接続されている。MOSトランジスタP3のゲートは、ノードC1Pに接続されている。クロック信号CLKは、2入力AND回路AND1の一方の入力に接続されるとともに、インバータINV11を介して、レベル変換回路LS11の入力に接続されている。スタート信号STAは、インバータINV12を介して2入力AND回路AND1の他方の入力に接続されている。2入力AND回路AND1の出力は、レベル変換回路LS21の入力に接続されている。MOSトランジスタP1、P4とMOSトランジスタP2は、昇圧動作期間においてクロック信号CLKの入力により相補的にオン/オフ制御される。MOSトランジスタP3は、VDC2電位>[ノードC1P電位+VtP]のときオンとなり、VDC2電位<[ノードC1P電位+VtP]のときオフとなる。
スタンバイ回路23は、NチャネルMOSトランジスタN1、NチャネルMOSトランジスタN2を具備している。MOSトランジスタN1のゲートはインバータINV13を介してスタンバイ信号STBYBに接続されている。MOSトランジスタN2のゲートは2入力NOR回路NOR1の出力に接続されている。2入力NOR回路NOR1の入力は、一方の入力が出力端子VDC2に接続され、他方の入力がスタンバイ信号STBYBに接続されている。MOSトランジスタN1は、スタンバイ信号STBYBの入力を“L”レベルにすることによりオンする。MOSトランジスタN2は、スタンバイ信号STBYBの入力を“L”レベルにし、さらにVDC2電位がVCC電位(VCC≦VIN)より低くなった時にオンする。
インバータINV11、INV12、INV13と、2入力AND回路AND1と、2入力NOR回路NOR1の電源は、電源VCCに接続されている。本実施の形態では、昇圧動作期間において、VCC≦VINとなる回路構成としているが、特に昇圧動作期間において、VCC=VINとなる回路動作のみの場合、図4において、レベル変換回路LS11は不要となる。
昇圧回路20の基本的な動作について図4、図5を参照して説明する。先ず、昇圧動作期間について説明する。この期間において、スタート信号STAは“L”レベルとなるように制御されるので、2入力AND回路AND1の出力はクロック信号CLKと同位相の論理信号を出力する。(図5のAND1の出力点波形の昇圧動作期間を参照。)従って、MOSトランジスタP1、P4とMOSトランジスタP2は、昇圧動作期間においてクロック信号CLKの入力により相補的にオン/オフ制御される。スタンバイ回路23に入力されるスタンバイ信号STBYBは“H”レベルとなるように制御される。従って、MOSトランジスタN1、N2は、昇圧動作期間において常にオフ状態となるので、入力端子VDC1および出力端子VDC2は、接地電位GNDと電気的に切り離される。さて、チャージポンプ回路21に“H”レベルのクロック信号CLKが入力されると、レベル変換回路LS11の出力点C1Mは接地電位GNDとなり、MOSトランジスタP2がオン、MOSトランジスタP1、P4がオフになる。VDC2電位は、[ノードC1P電位+VtP]より十分高い電位(VIN×2)となるので、MOSトランジスタP3がオンし、バックゲートBGP1の電位は、VDC2電位と同電位(バックゲートBGP1電位=VDC2電位)となる。このとき、MOSトランジスタP2のオンによって、入力端子VDC1より昇圧コンデンサC1に入力電圧VINが充電される。次に、“L”レベルのクロック信号CLKが入力されると、レベル変換回路LS11の出力点C1MはVDC1電位となる。MOSトランジスタP2はオフ、MOSトランジスタP1、P4はオンになる。ノードC1P電位は、VDC2電位より高い電位(VIN電位×2)となるので、MOSトランジスタP3はオフする。バックゲートBGP1の電位は、MOSトランジスタP4のオンによって、ノードC1P電位と同電位(バックゲートBGP1電位=ノードC1P電位)となる。このとき、MOSトランジスタP1のオンによって、昇圧コンデンサC1は放電し、昇圧コンデンサC1に充電された電圧に入力端子VDC1電位(VIN)の電圧が加算された昇圧電圧(VIN電位×2)が出力端子VDC2から出力されるとともに、平滑コンデンサC2に充電される。
次に、上述の昇圧動作での寄生バイポーラトランジスタQ1、Q2Dの動作について説明する。まず、“H”レベルのクロック信号CLKが入力されるとき、すなわち、昇圧コンデンサC1の充電動作時について説明する。このとき、MOSトランジスタP1、P2、P3、P4に共通のバックゲートBGP1は、MOSトランジスタP3のオンによって、出力端子VDC2に接続される。ここで、MOSトランジスタP2はオンになるが、寄生バイポーラトランジスタQ2Dはベース(バックゲートBGP1)電位よりエミッタ(入力端子VDC1)電位の方が低い電位となるためオンしない。また、MOSトランジスタP1,P4はオフ、MOSトランジスタP3はオンなので、MOSトランジスタP1の共通バックゲートBGP1は、ドレイン(ノードC1P)より高電位側のソース(出力端子VDC2)に接続されている。そのため、MOSトランジスタP1のドレイン側へ、平滑コンデンサC2から、電流が逆流することはない。続いて、“L”レベルのクロック信号CLKが入力されるとき、すなわち、昇圧コンデンサC1の放電動作時について説明する。このとき、MOSトランジスタP1、P4がオン、MOSトランジスタP2、P3がオフになる。MOSトランジスタP4がオンになるので、共通のバックゲートBGP1は、ノードC1Pに接続される。ここで、MOSトランジスタP1はオンになるが、寄生バイポーラトランジスタQ1はベース(バックゲートBGP1)電位がエミッタ(ノードC1P)電位と同電位となるためオンしない。また、MOSトランジスタP2はオフ、MOSトランジスタP4はオンなので、MOSトランジスタP2の共通バックゲートBGP1は、ドレイン(入力端子VDC1)より高電位側のソース(ノードC1P)に接続されている。そのため、MOSトランジスタP2のドレイン側へ、昇圧コンデンサC1から、電流が逆流することはない。以上説明したように、チャージポンプ回路21の昇圧動作期間には、寄生バイポーラトランジスタQ2D、Q1はオンしない。
次に、初期充電期間について説明する。スタンバイ回路23に入力されるスタンバイ信号STBYBは“H”レベルとなるように制御される。従って、MOSトランジスタN1、N2は、この期間においてオフとなり、入力端子VDC1および出力端子VDC2は、接地電位GNDと電気的に切り離される。チャージポンプ回路21に入力されるスタート信号STAは“H”レベルになるように制御される。従って、AND回路AND1の出力は接地電位となり、MOSトランジスタP1,P4はオンとなるよう論理制御される。チャージポンプ回路21に入力されるクロック信号CLKは、“H”レベルとなるように制御される。従って、レベル変換回路LS11,LS23の出力は接地電位となるので、レベル変換回路LS11の出力点C1Mは接地電位となり、MOSトランジスタP2はオンとなるよう論理制御される。しかし、初期充電期間の開始直後は、VDC1電位=接地電位GNDとなっている。そのため、VDC1電位がVtP以下ではMOSトランジスタP2はオフ状態となる。同時に、VDC2電位=接地電位GNDとなっている。このVDC2電位をレベル変換用電源とするレベル変換回路LS21、LS23は、VDC2電位がVtP近傍以下ではレベル変換を行う機能が正常動作しない。そのため、MOSトランジスタP1、P2、P4のゲート電位は不定状態([VDC2電位+VtP]より低い電位)となる。VDC1電位の立ち上がり開始時には、MOSトランジスタP2がオフ(VDC1電位<VtP:オフ、VDC1電位=VtP近傍:高抵抗のオン、図5のP2波形の点線期間)状態のため、ノードC1Pは、VDC1電位が[P2のゲート電位+VtP]より上昇して、MOSトランジスタP2がオンしてから、電位の立ち上がりが開始される。また、MOSトランジスタP1、P4は、いずれも、ドレインがノードC1Pに接続されている。従って、ノードC1P電位が立ち上がるまでオフ(ノードC1P電位<VtP:オフ、ノードC1P電位=VtP近傍:高抵抗のオン、図5のP1、P4波形の点線期間)状態になる。出力端子VDC2は、ノードC1P電位が[P1のゲート電位+VtP]より上昇して、MOSトランジスタP1がオンすると、電位の立ち上がりが開始される。このようにして、昇圧コンデンサC1、平滑コンデンサC2に入力電圧VINが初期充電される。この期間において、VDC1電位≧ノードC1P電位≧VDC2電位となるので、MOSトランジスタP3はオフとなる。バックゲートBGP1には、ショットキー・バリア・ダイオードSBD1を介して入力端子VDC1より電圧が供給される。
次に、スタンバイ期間について説明する。チャージポンプ回路21に入力されるスタート信号STAは“L”レベルになるように制御される。従って、AND回路AND1の一方の入力は、“H”レベルになる。クロック信号CLKは“H”レベルになるように制御される。従って、AND回路AND1の他方の入力も、“H”レベルになる。よって、MOSトランジスタP1、P4はオフになる。また、クロック信号CLKが“H”レベルなので、レベル変換回路LS11の出力点C1Mは接地電位となり、MOSトランジスタP2はオンになる。よって、昇圧コンデンサC1と入力端子VDC1とが接続される。また、スタンバイ回路23に入力されるスタンバイ信号STBYBは“L”レベルとなるように制御される。このとき、MOSトランジスタN1はオンとなるので、出力端子VDC2は、接地電位GNDと接続され、平滑コンデンサC2に充電された電荷は、接地電位GNDに放電される。一方、MOSトランジスタN2は、VDC2電位がNOR回路NOR1の閾値電圧より低くなった後(VDC2電位<NOR回路NOR1の閾値電圧<VCC電位のとき。VCC電位≦VIN電位)にオンする。このため、VDC2電位の接地電位GNDへの電圧立下りの方が、VDC1電位の接地電位GNDへの電圧立下りより早く開始される。よって、昇圧コンデンサC1の電荷放電時間と平滑コンデンサC2の電荷放電時間の違い(例えば、C1の容量<C2の容量の場合、C1の電荷放電時間<C2の電荷放電時間となる。)に依存することなく、電圧の立ち下がり順序が一定に保たれる。さて、VDC2電位>[ノードC1P電位+VtP]の期間は、MOSトランジスタP3がオンしているので、バックゲートBGP1電位=VDC2電位となる。VDC2電位≦[ノードC1P電位+VtP]となると、MOSトランジスタP3がオフするので、バックゲートBGP1電位は保持される(自然放電状態)。また、VDC2電位<[ノードC1P電位−VtP]となった場合、レベル変換回路LS21を介してMOSトランジスタP1、P4のゲート電圧は、VDC2電位に追従して電位が低下する。従って、MOSトランジスタP1、P4はオンする。このMOSトランジスタP4のオンによって、バックゲートBGP1とノードC1Pとが接続される。このため、MOSトランジスタP4を介して、バックゲートBGP1電位=ノードC1P電位(=VDC1電位)となる。また、MOSトランジスタN2がオンして、VDC1電位とノードC1P電位が、接地電位GNDへ電位の立下げを開始しても、VDC1電位>VtPのときは、MOSトランジスタP2、P4がオンしている。従って、バックゲートBGP1電位=ノードC1P電位(=VDC1電位)の関係を保つ。VDC1電位<VtPとなると、MOSトランジスタP2、P4がオフし、バックゲートBGP1電位、ノードC1P電位は自然放電される。
この例の昇圧回路20は、充電用PチャネルMOSトランジスタP2のバックゲートと、放電用PチャネルMOSトランジスタP1のバックゲートBGP1のソースまたはドレインへの接続の切換スイッチを構成するMOSトランジスタP3、P4のソース及びバックゲートとは、放電用PチャネルMOSトランジスタP1のバックゲートBGP1に共通に接続されている。よって、寄生バイポーラトランジスタQ1とQ2DのベースはともにバックゲートBGP1となる。さらに、ショットキー・バリア・ダイオードSBD1は、アノードが入力端子VDC1に接続され、カソードがバックゲートBGP1に接続されている。そのため、初期充電期間において、バックゲートBGP1には、ショットキー・バリア・ダイオードSBD1を介して入力端子VDC1より電圧が供給される。ショットキー・バリア・ダイオードSBD1の閾値電圧(一般的にはショットキー・バリア・ダイオードの閾値電圧VfSBD(以下、VfSBD)は、VfSBD=約0.1V)は、寄生バイポーラトランジスタのVBE(=約0.7V)より低い。この閾値電圧の電圧差(VBE−VfSBD=約0.6V)の効果により、初期充電期間において、寄生バイポーラトランジスタQ2Dのエミッタ(入力端子VDC1)電位に対してベース(バックゲートBGP1)電位が低下するのを抑えることができる。従って、寄生バイポーラトランジスタQ2Dはオンしない。同様に、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位に対してベース(バックゲートBGP1)電位が低下するのを抑えることができる。従って、寄生バイポーラトランジスタQ1はオンしない。
昇圧動作期間からスタンバイ期間への移行時において、MOSトランジスタN2は、VDC2電位がNOR回路NOR1の閾値電圧より低くなった後(VDC2電位<NOR回路NOR1の閾値電圧<VCC電位のとき。VCC電位≦VIN電位)にオンする。VDC2電位>[ノードC1P電位+VtP]の期間は、MOSトランジスタP3がオンしているので、バックゲートBGP1電位=VDC2電位となる。VDC2電位≦[ノードC1P電位+VtP]となると、MOSトランジスタP3がオフするので、バックゲートBGP1電位は保持される(自然放電状態)。また、VDC2電位<[ノードC1P電位−VtP]となった場合、レベル変換回路LS21を介して、MOSトランジスタP1、P4のゲート電圧は、VDC2電位に追従して電位が低下する。このときMOSトランジスタP1、P4はオンし、バックゲートBGP1とノードC1Pが接続される。このため、MOSトランジスタP4を介して、バックゲートBGP1電位=ノードC1P電位(=VDC1電位)となる。また、MOSトランジスタN2がオンしてVDC1電位とノードC1P電位の接地電位への電位立下りが開始しても、VDC1電位>VtPのときは、MOSトランジスタP2、P4がオンしているのでバックゲートBGP1電位=ノードC1P電位(=VDC1電位)の関係を保つ。VDC1電位<VtPとなると、MOSトランジスタP2、P4がオフし、バックゲートBGP1電位、ノードC1P電位は自然放電される。以上説明したように、バックゲートBGP1電位は、この移行期間において、VDC2電位>[ノードC1P電位+VtP]のときは、VDC2電位と等しくなり、VDC2電位<[ノードC1P電位−VtP]のときは、ノードC1P電位(=VDC1電位)と等しくなる。すなわち、バックゲートBGP1電位は、高電位を維持する。そのため、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位及び、寄生バイポーラトランジスタQ2Dのエミッタ(入力端子VDC1)電位に対してQ1、Q2Dのベース(バックゲートBGP1)電位の低下を抑えることができる。よって、寄生バイポーラトランジスタQ1、Q2Dは、ともにオンしない。
尚、上記第一の実施の形態では、昇圧回路20を、2倍昇圧型のものを例に挙げて説明したが、他の整数倍の昇圧型の昇圧回路に適用することもできる。
==第二の実施の形態==
以下に、本発明の第二の実施形態の昇圧回路30の基本的な構成について図6を参照して説明する。なお、図1A、図1B、図4に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。図6において、昇圧回路30は、チャージポンプ回路31と、スタンバイ回路23とから構成されている。図中、チャージポンプ回路31において、MOSトランジスタP11が、MOSトランジスタP1のバックゲートBGP1のドレイン(ノードC1P)側への接続の切替スイッチであるMOSトランジスタP4と直列に接続される。MOSトランジスタP11のドレインは、MOSトランジスタP4のソースと接続される。MOSトランジスタP11、P3のソース及びバックゲートと、MOSトランジスタP2、P4のバックゲートとは、MOSトランジスタP1のバックゲートBGP1に共通に接続される。この構成では、MOSトランジスタP1、P2、P3、P4、P11を形成するN型ウェルを全て同一のN型ウェル層中に形成することができる。これにより、N型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。レベル変換回路LS12は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC1電位にレベル変換(VDC1振幅)して出力する。MOSトランジスタP11のゲートはレベル変換回路LS12の出力に接続されている。レベル変換回路LS12の入力は、スタート信号STAに接続されている。昇圧動作期間においてVCC≦VINとなる回路構成としているが、特に昇圧動作期間においてVCC=VINとなる回路動作のみの場合、図6においてレベル変換回路LS11、LS12は不要となる。
昇圧回路30の基本的な動作について図6、図7を参照して説明する。先ず、昇圧動作期間及びスタンバイ期間の動作について説明する。この期間において、スタート信号STAは“L”レベルとなるように制御されるので、MOSトランジスタP11はオンとなる。このため、昇圧動作期間及びスタンバイ期間においては、図5及び図7を比較すると明らかなように、第一の実施の形態の昇圧回路20の基本的動作と同一の動作となる。次に、初期充電期間について説明する。初期充電期間において、チャージポンプ回路31に入力されるスタート信号STAは、“H”レベルとなるように制御される。従って、レベル変換回路LS12の出力点はVDC1電位となり、MOSトランジスタP11はオフとなるよう制御される。このとき、MOSトランジスタP3もオフであるので、バックゲートBGP1は、MOSトランジスタP1のソース側(出力端子VDC2)及びドレイン側(ノードC1P)から電気的に切り離される。バックゲートBGP1には、ショットキー・バリア・ダイオードSBD1を介して、入力端子VDC1より電圧が供給される。従って、ショットキー・バリア・ダイオードSBD1を介して、バックゲートBGP1に供給される電圧は、電位保持される。
以上、説明したように、本発明の第二の実施の形態によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧VINを昇圧コンデンサC1および平滑コンデンサC2に充電する初期充電期間には、MOSトランジスタP1、P2、P3、P4、P11に共通のバックゲートBGP1は、MOSトランジスタP1のソース側(出力端子VDC2)及びドレイン側(ノードC1P)から電気的に切り離される。従って、ショットキー・バリア・ダイオードSBD1を介してバックゲートBGP1に供給された電圧は、電位保持される。このため、上記第一の実施の形態の昇圧回路20よりも、ショットキー・バリア・ダイオードSBD1の供給能力が小さくても、バックゲートBGP1電位≒VDC1電位まで電圧上昇させることが可能となる。従って、ショットキー・バリア・ダイオードSBD1のサイズを小さくすることが可能となる。
==第三の実施の形態==
以下に、本発明の第三の実施形態の昇圧回路40の基本的な構成について図8A、図8Bを参照して説明する。尚、図1A、図1B、図4、図6に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路40は、チャージポンプ回路41と、スタート回路42と、スタンバイ回路23とから構成されている。図8A、図8Bにおいて、スタート回路42は、PチャネルMOSトランジスタP13と、NチャネルMOSトランジスタN3とを具備している。図中、MOSトランジスタP13のドレインとMOSトランジスタN3のドレインとが接続され、MOSトランジスタP13のソースとMOSトランジスタN3のソースとが接続されている。すなわち、MOSトランジスタP13とMOSトランジスタN3は、ドレインとソースとが並列に接続されている。MOSトランジスタP13とN3のドレインは、入力端子VDC1と接続される。MOSトランジスタP13のソース及びバックゲートと、MOSトランジスタN3のソースは、バックゲートBGP1に接続される。また、MOSトランジスタN3のバックゲートは、接地電位GNDに接続される。MOSトランジスタP13のゲートはレベル変換回路LS22の出力に接続されている。スタート信号STAは、インバータINV12を介してレベル変換回路LS22の入力に接続されるとともに、MOSトランジスタN3のゲートに接続されている。MOSトランジスタP13もMOSトランジスタN3も、スタート信号STAの入力を“H”レベルにすることによりオンする。
昇圧回路40の基本的な動作について図8A、図8B、図9を参照して説明する。図9に示すように、昇圧動作期間及びスタンバイ期間においては、スタート信号STAは、“L”レベルとなるように制御される。このとき、チャージポンプ回路41のMOSトランジスタP11はオンになり、かつ、スタート回路42のMOSトランジスタP13、及び、MOSトランジスタN3は、いずれもオフとなる。従って、図5,図7,図9を比較すると明らかなように、昇圧動作期間及びスタンバイ期間においては、第三の実施の形態における昇圧回路40の動作は、第一、第二の実施の形態における昇圧回路20、30の基本的動作と同一の動作となる。次に、初期充電期間について説明する。図9に示すように、初期充電期間においては、スタート回路42に入力されるスタート信号STAは、“H”レベルとなるように制御される。このとき、MOSトランジスタN3はオンするのでバックゲートBGP1電位を(VCC電位−VtN)まで電位上昇させる(VtNは、NチャネルMOSトランジスタの閾値電圧)。レベル変換回路LS22は、VDC2電位がVtP近傍以下では、レベル変換を行う機能が正常動作しない。そのため、初期充電期間への移行時には、MOSトランジスタP13のゲート電位は不定状態([VDC2電位+VtP]より低い電位)となる。VDC1電位の立ち上がり開始時には、MOSトランジスタP13がオフ(VDC1電位<VtP:オフ、VDC1電位=VtP近傍:高抵抗のオン、図9のP13波形の点線期間)状態である。VDC1電位が[P13のゲート電位+VtP]以上になるとMOSトランジスタP13がオンし、バックゲートBGP1電位をVDC1電位まで電位上昇させる。このように、初期充電期間においては、MOSトランジスタN3とP13とが、補完するようにオンする。よって、バックゲートBGP1電位=VDC1電位となる。
以上、説明したように、本発明の第三の実施の形態によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧VINを昇圧コンデンサC1および平滑コンデンサC2に充電する初期充電期間において、MOSトランジスタN3とP13とは、補完するようにオンする。よって、バックゲートBGP1に入力端子VDC1より入力電圧VINが供給される。従って、第一、第二の実施の形態の変形例として、ショットキー・バリア・ダイオードSBD1を具備しない昇圧回路を作ることもできる。MOSトランジスタN3とP13とを組み合わせることにより、第一、第二の実施の形態におけるショットキー・バリア・ダイオードSBD1と同等の役目を果たすことが可能となる。
==実施の形態の作用効果==
以上、説明したように本発明によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧VINを昇圧コンデンサC1および平滑コンデンサC2に充電する初期充電期間、昇圧コンデンサC1の充電および放電を繰り返し動作させる昇圧動作期間、および、昇圧動作を停止し、昇圧された電圧VDC2を昇圧コンデンサC1および平滑コンデンサC2から接地電位GNDに放電を行うスタンバイ期間への移行時において、充電用および放電用の各PチャネルMOSトランジスタの寄生バイポーラトランジスタのエミッタ電位に対してベース電位の低下を防ぐ。従って、ラッチアップ等の発生や無効電流による効率の低下が防止できる。
本実施の形態では、図1A、図1Bに示した従来の昇圧回路10におけるチャージポンプ回路11のMOSトランジスタP2のバックゲートBGP2を、MOSトランジスタP3、P4のソース、バックゲートと、MOSトランジスタP1のバックゲートBGP1とに共通に接続した。MOSトランジスタP2のバックゲートをバックゲートBGP1と共通としたので、ソースまたはドレインへの接続の切換スイッチを構成するMOSトランジスタP5、P6は不要となった。また、MOSトランジスタP1、P2のバックゲートと、MOSトランジスタP3、P4のソース及びバックゲートとをバックゲートBGP1に共通に接続したので、図1A、図1Bに示す従来の昇圧回路10において、無効電流の発生やラッチアップの発生の原因の一つである寄生バイポーラQ2Sを無くす効果がある。本実施の形態における昇圧回路20,30,40では、寄生バイポーラトランジスタQ2Sは、寄生バイポーラトランジスタQ1と、同一の寄生素子となる。さらに、付随する効果として、MOSトランジスタP1、P2、P3、P4を形成するN型ウェルを、全て同一のN型ウェル層中に形成することができる。これにより、N型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。また、MOSトランジスタP5、P6を回路構成として不要とすることができた。このためチップ面積の縮小化が可能となる。
本実施の形態では、図1A、図1Bに示した従来の昇圧回路10におけるスタート回路12のMOSトランジスタP7を削除した。代わりに、初期充電期間における平滑コンデンサC2の充電用スイッチとしては、初期充電期間においてMOSトランジスタP1、P2を両方ともオンして平滑コンデンサC2へ入力電圧VINの充電をするようにした。初期充電期間において、MOSトランジスタP1をオンさせるために、新たに回路を追加した。上記実施の形態では、クロック信号CLKとスタート信号STAの反転信号とを入力する2入力AND回路AND1を設けて、論理制御する回路を追加した。図1AにおけるMOSトランジスタP7を削除することが可能な回路構成としたので、無効電流の発生やラッチアップの発生の原因の一つである従来の昇圧回路10における寄生バイポーラトランジスタQ7を無くする効果がある。
本第一、第二の実施の形態では、図1A、図1Bに示した従来の昇圧回路10において、アノードを入力端子VDC1に接続し、かつ、カソードをMOSトランジスタP1、P2、P3、P4に共通のバックゲートBGP1に接続したショットキー・バリア・ダイオードSBD1を設けた。ショットキー・バリア・ダイオードSBD1を設けたので、バックゲートBGP1電位がVDC1電位より低下した場合、ショットキー・バリア・ダイオードSBD1を介して入力端子VDC1より電圧が供給される。ショットキー・バリア・ダイオードSBD1の閾値電圧(一般的にはショットキー・バリア・ダイオードの閾値電圧VfSBD(以下、VfSBD)は、VfSBD=約0.1V)は、寄生バイポーラトランジスタの閾値電圧VBE(=約0.7V)より低い。この閾値電圧の電圧差(VBE−VfSBD=約0.6V)の効果により、初期充電期間において、寄生バイポーラトランジスタQ2Dのエミッタ(入力端子VDC1)電位に対してベース(バックゲートBGP1)電位が低下するのを抑えるので、Q2Dがオンするのを防ぐ効果がある。また、このとき、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位に対してベース(バックゲートBGP1)電位が低下するのを抑えるので、Q1がオンするのを防ぐ効果がある。
本実施の形態では、MOSトランジスタP3のゲートをノードC1Pと接続した。図1A、図1Bに示した従来の昇圧回路10のチャージポンプ回路11では、MOSトランジスタP3のゲートは、レベル変換回路LS21およびINV21を介したクロック信号CLKにより制御されていた。MOSトランジスタP3のゲートをノードC1Pと接続したので、MOSトランジスタP3は、出力端子VDC2の電位が(ノードC1Pの電位+VtP電位)より低くなるとオフするように作用する。このため、昇圧動作期間からスタンバイ期間への移行時においては、平滑コンデンサC2に充電された電荷が、(ノードC1P電位+VtP電位)まで放電されると、出力端子VDC2とバックゲートBGP1とは、電気的に切り離される。このとき、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位に対してベース(バックゲートBGP1)電位は、VDC2電位の低下に追従しないので、寄生バイポーラトランジスタQ1がオンするのを防ぐ効果がある。
本実施の形態では、昇圧動作期間からスタンバイ期間への移行時において、昇圧コンデンサC1、及び、平滑コンデンサC2に充電された電荷を接地電位GNDに放電するとき、VDC2電位がVCC電位(VCC≦VIN)より低くなった後に、MOSトランジスタN2がオンするように、新たに回路を追加した。本実施の形態では、一方の入力を出力端子VDC2とし、他方の入力をスタンバイ信号STBYBとし、出力をMOSトランジスタN2のゲートに接続した2入力NOR回路を追加した。昇圧動作期間からスタンバイ期間への移行時において、VDC2電位がVCC電位(VCC≦VIN)より低くなった後(VDC2電位<NOR回路NOR1の閾値電圧)に、MOSトランジスタN2をオンするようにしたので、昇圧コンデンサC1の電荷放電時間と平滑コンデンサC2の電荷放電時間の違いに依存せず、VDC2電位とVDC1電位の接地電位GNDへの電圧立下り順序を一定に保つことが可能となる。よって、昇圧動作期間からスタンバイ期間への移行時において、寄生バイポーラトランジスタQ1をオンしないような制御が容易となる。すなわち、本実施の形態では、昇圧動作期間からスタンバイ期間への移行時において、バックゲートBGP1電位が、高電位を維持する。VDC2電位>[ノードC1P電位+VtP]の期間は、MOSトランジスタP3がオンしているので、バックゲートBGP1電位=VDC2電位となる。VDC2電位≦[ノードC1P電位+VtP]となると、MOSトランジスタP3がオフするので、バックゲートBGP1電位は保持される。さらに、VDC2電位<[ノードC1P電位−VtP]となった場合、レベル変換回路LS21を介して、MOSトランジスタP1、P4のゲート電圧は、VDC2電位に追従して電位が低下する。このときMOSトランジスタP1、P4はオンし、バックゲートBGP1とノードC1Pが接続される。このため、MOSトランジスタP4を介して、バックゲートBGP1電位=ノードC1P電位(=VDC1電位)となる。また、MOSトランジスタN2がオンしてVDC1電位とノードC1P電位の接地電位への電位立下りが開始しても、VDC1電位>VtPのときは、MOSトランジスタP2、P4がオンしているのでバックゲートBGP1電位=ノードC1P電位(=VDC1電位)の関係を保つ。VDC1電位<VtPとなると、MOSトランジスタP2、P4がオフし、バックゲートBGP1電位、ノードC1P電位は自然放電される。従って、寄生バイポーラトランジスタQ1のエミッタ(ノードC1P)電位及び、寄生バイポーラトランジスタQ2Dのエミッタ(入力端子VDC1)電位に対して、寄生バイポーラトランジスタQ1、Q2Dのベース(バックゲートBGP1)電位の低下を抑えることができる。よって、寄生バイポーラトランジスタQ1、Q2Dは、ともにオンしない。