EP1435029A2 - Verfahren zur erzeugung einer ausgangsspannung - Google Patents

Verfahren zur erzeugung einer ausgangsspannung

Info

Publication number
EP1435029A2
EP1435029A2 EP02800080A EP02800080A EP1435029A2 EP 1435029 A2 EP1435029 A2 EP 1435029A2 EP 02800080 A EP02800080 A EP 02800080A EP 02800080 A EP02800080 A EP 02800080A EP 1435029 A2 EP1435029 A2 EP 1435029A2
Authority
EP
European Patent Office
Prior art keywords
current
voltage
output
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02800080A
Other languages
English (en)
French (fr)
Inventor
Ullrich Drusenthal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Germany GmbH
Original Assignee
Atmel Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany GmbH filed Critical Atmel Germany GmbH
Publication of EP1435029A2 publication Critical patent/EP1435029A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Definitions

  • the present invention relates to a method for generating an output voltage, according to the preamble of patent claim 1.
  • circuits for generating an output voltage are used to generate a predetermined value of an output voltage for driving a load for a given value or range of values of input voltages.
  • a reference voltage which is generally generated by means of a diode structure, for example a tens diode.
  • the current through the diode structure is generally limited by means of a series resistor and is proportional to the level of the input voltage. So that the current through the diode structure is sufficiently large at a variable input voltage, the series resistor must be dimensioned accordingly small, i.e. at higher input voltages the current consumption of the circuit arrangement increases.
  • diode structures can also be energized using current sources. For this are from the publication
  • Bandgap circuit for generating an output voltage in particular in the case of a high input voltage range, have a large current consumption, which discharge the battery, for example, in applications in the motor vehicle when the ignition is switched off. Furthermore, due to the introduction of a 42 volt on-board network in motor vehicles, there is a requirement to generate a reference voltage for a voltage range from 6 volts to 60 volts. There is also a requirement to reduce the operating current consumption of such circuit arrangements due to the reduced battery capacity.
  • the object of the present invention is to specify a method in which an output chip voltage for different supply voltages with a low operating current consumption. Another object of the invention is to provide a circuit arrangement for carrying out the method which can be produced simply and inexpensively.
  • the essence of the invention is to generate an output voltage by means of a current source that can be initialized.
  • a voltage-limiting element is energized by a current source or a current sink, each having a control input, a current input and a current output, in that the current output of the current source or the current input of the current sink changes from a first currentless state by means of an initialization signal applied to the control input a second current-carrying state is transferred and subsequently the current output of the current source or the current input of the current sink energizes the voltage-limiting element and an output voltage is tapped at the voltage-limiting element.
  • An advantage of the new method is that the operating current consumption of the circuit arrangement is reduced and kept constant over the entire voltage range of the supply voltage, which for example comprises 5 to 60 volts.
  • the voltage-limiting element can be supplied with the minimum current required for generating the output voltage in a large supply voltage range.
  • the operating current consumption of the current source or current sink remains low and can be reduced, for example, to values of less than 100 nA.
  • the rate of discharge of the battery is reduced and the circuit arrangement can be operated continuously even when the ignition is switched off, for example in order to generate reference voltages for monitoring devices.
  • a single circuit arrangement for generating the reference voltage can be used in the area of the motor vehicle for different voltage networks, such as 12 volts and 42 volts. Furthermore, the transistors and thus the circuit arrangement for generating the reference voltage within an integrated circuit require a small area and can be integrated inexpensively.
  • the voltage-limiting element is energized by means of a current mirror circuit which is connected to the current output of the current source or the current input of the current sink.
  • a current mirror circuit which is connected to the current output of the current source or the current input of the current sink.
  • the current at the current output is
  • Current source or the current at the current input of the current sink is generated by means of two current mirror circuits which are cross-coupled to one another, one of the current mirror circuits having negative feedback to limit the mirror current.
  • the negative feedback limits the current in the current source or current sink when the supply voltage is applied.
  • the cross coupling of the two current mirrors sets the current to a predetermined level, which is determined from the size of the resistor and the size of the conductivity of the transistor in series with the resistor.
  • the cross-coupling of the two current mirrors with resistance values that are, for example, in the range of a few MOhms, can produce output currents of less than 100 nA.
  • Resistors of this type can be integrated into a circuit arrangement with a small area.
  • voltage-limiting elements that only require a small drive current can be energized directly through the current output or current input.
  • the current mirror circuit is expanded to a current bank by means of an additional transistor, and the voltage-limiting element is energized by means of the additional transistor. Due to the separate control of the voltage-limiting element, voltage-limiting elements that require large output currents can be controlled by means of an additional driver transistor without increasing the operating current consumption of the two cross-coupled current mirrors. By separating the total current into a small portion that flows through the current source and a large portion that drives the voltage-limiting element, the current source or current sink has a small operating current consumption.
  • the dependence of the output currents' of the level of the supply voltage in the current mirror circuits and or in the current bank is suppressed by means of one or more cascode circuits. It is advantageous here that the circuit arrangement can be implemented with bipolar or MOS transistors, which show a high voltage dependency in their output characteristic.
  • the initialization is carried out by means of a time-limited initialization signal.
  • Investigations by the applicant have shown that the operating current consumption of the circuit arrangement does not increase if the generation of the time-limited initialization signal is generated by a circuit unit that is only temporarily current-carrying.
  • the generation of a time-limited initialization signal can be carried out particularly advantageously by means of a controlled switch, the control input of which is only briefly energized by means of a capacitive voltage divider.
  • FIG. 1 shows a voltage-limiting element which is energized by means of a current source
  • FIG. 2 shows an energization of the voltage-limiting element by means of a current mirror
  • FIG. 3 shows an energization of the voltage-limiting element by means of two cross-coupled current mirrors, which are initialized by an initialization unit using a switch
  • FIG. 4 shows a further embodiment of a current source for energizing a voltage-limiting element.
  • a voltage-limiting element VC is energized in order to generate a stabilized output voltage UA at the output AS of the element VC.
  • Such an output voltage UA can be used, for example, as a reference voltage or for driving load elements.
  • the voltage-limiting element VC is connected in series by means of a current source IQ connected to a supply voltage VS and a reference potential, preferably a ground potential.
  • the current source IQ has a current input E, a current output A and an initialization input which is connected to an initialization output ISB of an initialization unit IE.
  • the initialization unit IE with the
  • the initialization unit IE After the supply voltage VS is switched on, the initialization unit IE generates a time-limited initialization signal, for example a short voltage pulse, by means of that the current source IQ is initialized at the initialization input.
  • the current source IQ is converted from a non-current-carrying state to a current-carrying state.
  • the current source IQ then energizes the voltage-limiting element VC with the current 11 through the current output A, from which the output voltage UA is generated at the output AS.
  • the output voltage UA is generated in that the voltage-limiting element VC is energized by a current sink IQ1 by means of a current mirror SP3, the current sink IQ1 being identical to the current source IQ of FIG. 1 in connection with the current mirror SP3.
  • the current sink IQ1 being identical to the current source IQ of FIG. 1 in connection with the current mirror SP3.
  • the current mirror SP3 has a PMOS transistor T5 connected in a diode circuit, i.e. the drain and gate of transistor T5 are connected together. Furthermore, the drain connection of the transistor T5 is connected to an input E1 of the current sink IQ1. Furthermore, the source terminal of the transistor T5 is connected to the supply voltage VS and the source terminal of a PMOS transistor T6 and form the input E of the current source IQ. Furthermore, the two gate terminals of the transistors T5 and T6 are connected to one another, while the drain terminal of the transistor T6, the forms the current output A of the current source IQ, is connected to the voltage-limiting element VC and to the output AS for the output voltage UA. Furthermore, the voltage-limiting element VC is connected to the ground potential.
  • the current sink IQ1 has a first current mirror SP1, which has a first PMOS transistor T1 and a second PMOS transistor T2 connected in a diode circuit, the source connections of the two transistors T1 and T2 being connected to the input E1 of the current sink IQ1. Furthermore, the two gate connections are the
  • Transistors T1 and T2 are connected to a first initialization input ISB1, the initialization input ISB1 being connected to the initialization output ISB of the initialization unit IE. Furthermore, the current sink IQ1 has a second current mirror SP2, which has a first NMOS transistor T3 connected in a diode circuit and a second NMOS transistor T4. The source of the transistor T4 is by means of a
  • the current mirror SP1 is in a cross coupling with the current mirror SP2 connected, wherein the current mirror SP2 is formed by the negative feedback resistor RG as a so-called "Widlar" current mirror.
  • a cross coupling from two current mirrors generally has a first currentless and a second current-carrying state, the second state being reliably achieved only by means of an initialization signal
  • the initialization signal is generated by the initialization unit IE when the supply voltage VS is applied and applied to the input ISB1, the initialization signal being able to be applied to the input ISB2 as an alternative to the input ISB1.
  • the current sink IQ1 uses the current mirror SP3 a current Isp is drawn, subsequently the voltage-limiting element VC, which, for example, is a tens diode, is energized with a current 11 by means of the mirror transistor T6 and the output voltage UA is generated by the element VC at the output AS limiting element VC by means of the current mirror SP3, the amount of current 11 can be adapted to the electrical parameters of the voltage-limiting element VC without increasing the current Isp in the current sink IQ1.
  • the transistors T3 to T4 are preferably operated in the respective subthreshould area.
  • the transistor T4 it is advantageous to equip the transistor T4 with a higher conductivity than the transistor T3, so that the difference in the control voltage of the two transistors T3 and T4 drops via the negative feedback resistor RG. This determines the output current of the mirror SP2, which controls the current mirror SP1 via the cross coupling, the current mirror SP1 in turn
  • Isp 2 * (Ut * In (L4 / L3)) / RG with Ut for the temperature voltage which is approx. 25 mV, L3 and L4 respectively Conductance of the transistor T3 or T4, and RG for the negative feedback resistor.
  • the current Isp can be generated in the range of 100 nA with resistance values for RG which are in the range of 1 MOhm.
  • resistance values for RG which are in the range of 1 MOhm.
  • current sources that use reference voltages other than the temperature voltage Ut e.g. using the threshold voltage of MOS transistors are required for currents in the order of magnitude of 100 nA, which are up to 2 orders of magnitude larger.
  • the output voltage UA is generated by means of the current source IQ in that the current mirror SP1 is expanded to the current bank by means of a transistor TB. This eliminates the current mirror SP3 in the circuit arrangement of FIG. 2.
  • the initialization unit IE generates a brief initialization signal at the output ISB by means of a capacitive voltage divider.
  • the current mirror SP1 of the current source IQ is expanded to the current bank by means of the PMOS transistor TB by connecting the source of the transistor TB to the supply voltage VS and the gate of the transistor TB to the two gates of the transistors T1 and T2 is. Furthermore, the drain terminal of the transistor TB is connected to the current output A of the current source IQ and the output As of the voltage-limiting element VC.
  • the initialization unit IE has a capacitive voltage divider with a divider point CT1.
  • the voltage divider is formed from a first capacitor C1, which is connected to the supply voltage VS and to the dividing point CT1, and a second capacitor C2, which is connected to the reference potential. Furthermore, the dividing point
  • CT1 connected to a resistor R2 connected to the reference potential and the gate of a switching transistor TS.
  • the source terminal of the transistor TS is connected to the reference potential, the drain terminal of the transistor TS is connected in series with a resistor R3 to the output ISB of the initialization unit IE.
  • the mode of operation of the circuit arrangement is explained below.
  • the potential of the dividing point CT1 is raised. If the potential of the dividing point CT1 exceeds the threshold voltage of the transistor TS, the transistor TS becomes conductive and, via the resistor R3, the output ISB is lowered by the diode voltage of T2 compared to the value of the supply voltage.
  • the two cross-coupled current mirrors SP1 and SP2 are converted into a stable current-carrying state.
  • the gate of the transistor TB is driven, the drive current 11 for the voltage-limiting element VC being determined by the gate potential in connection with the dimensioning of the transistor TB.
  • the transistor TS If the voltage drops after a time Z1 at the dividing point CT1, due to the resistor R2 and the leakage currents of the capacitors C1 and C2 below the threshold voltage of the transistor TS, the transistor TS is blocked and the initialization unit IE is de-energized. Since the current source IQ remains in the current-carrying state after the initialization unit IE is switched off, the element VC is continuously energized until the supply voltage VS is switched off, i.e. The stabilized output voltage UA is present at the output of the element VC.
  • An advantage of the circuit arrangement is that the cross-coupled current mirrors SP1 and SP2 can be operated with small currents in the range of 100 nA and also smaller, largely independently of the level of the supply voltage present.
  • a stabilized output voltage for different battery voltages can be generated, which loads the battery only slightly, even when the ignition is switched off.
  • the permissible supply voltage range is essentially determined by the dielectric strength of the transistors. Due to the small number of transistors and resistors, the circuit arrangement can be integrated easily and inexpensively, with the exception of the transistor TB, all the transistors have a small area.
  • the initialization circuit IE does not increase the current consumption of the circuit arrangement, since it becomes currentless after the time Z1. With a large variability of the supply voltage VS, this causes a very small operating current consumption.
  • the output voltage UA is generated by means of the current source IQ, in that, in contrast to the exemplary embodiment shown in FIG. 3, the current mirror SP2 is replaced by a source follower SF1 with a negative feedback element GE1.
  • the circuit arrangement is explained below based on the explanations in connection with the drawing documents of FIG.
  • the drain of the transistor T2 is connected to the drain of a transistor T7. Furthermore, the source of the transistor T7 is connected to the gate of a transistor T8 and to a resistor R connected to the ground potential. Furthermore, the drain of transistor T1 is connected to the gate of transistor T7 and to the drain of transistor T8. Furthermore, the source of transistor T8 is connected to the reference potential.
  • the mode of operation of the circuit arrangement is explained below. After the current mirror SP1 becomes conductive by means of an initialization signal, the transistor T7 subsequently becomes conductive and the gate potential of the transistor T7 and thus the current Isp in connection with the current mirror SP1 are determined by means of the transistor T8 due to the voltage drop across the resistor R.
  • the voltage-limiting element VC is supplied with current 11 by the transistor TB and the output voltage UA is generated. Even after the initialization signal has been switched off, the current source IQ remains in the current-carrying state until the supply voltage VS is switched off.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Die bisher bekannten Verfahren zur Erzeugung einer Ausgangsspannung weisen eine hohe Betriebsstromaufnahme auf. Mit dem neuen Verfahren wird eine Ausgangsspannung erzeugt, indem eine initialisierbare Stromquelle, die von einer Initialisierungseinheit in einen stromführenden Zustand überführt wird, ein spannungsbegrenzendes Element bestromt. Hierdurch lässt sich bei einem grossen Versorgungsspannungsbereich eine kleine Betriebsstromaufnahme erzielen.

Description

Verfahren zur Erzeugung einer Ausgangsspannung
Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Ausgangsspannung, gemäß dem Oberbegriff des Patentanspruchs 1.
Im Allgemeinen werden elektronische Schaltungen zur Erzeugung einer Ausgangsspannung verwendet, um für einen gegebenen Wert oder Wertebereich von Eingangsspannungen einen vorgegebenen Wert einer Ausgangsspannung zum Treiben einer Last zu erzeugen. Eine derartige Schaltungsanordnung benötigt jedoch eine Referenzspannung, die im aligemeinen mittels einer Diodenstruktur, beispielsweise einer Zehnerdiode, erzeugt wird. Der Strom durch die Diodenstruktur wird im Allgemeinen mittels eines Vorwiderstandes begrenzt und ist proportional zu der Höhe der Eingangsspannung. Damit bei einer variablen Eingangsspannung der Strom durch die Diodenstruktur ausreichend groß ist, muß der Vorwiderstand entsprechend klein dimensioniert werden, d.h. bei höheren Eingangsspannungen erhöht sich die Stromaufnahme der Schaltungsanordnung. Anstelle eines Vorwiderstandes lassen sich Diodenstrukturen auch mittels Stromquellen bestromen. Hierfür sind aus der Druckschrift
„Tietze Schenk 11. Auflage S. 306 ff" unterschiedliche Arten von Stromquellen bekannt. Nachteilig ist, daß die aufgeführten Stromquellen eine hohe Betriebsstromaufnahme und oder bei variabler Eingangsspannung eine hohe Stromvarianz des Ausgangsstroms aufweisen. Ferner sind aus der Druckschrift „Tietze Schenk 11 Auflage S. 975 ff" Bandabstands- Schaltungen zur Erzeugung von Referenzspannungen bekannt. Nachteilig dabei ist, daß die
Bandabstandsschaltung zur Erzeugung einer Ausgangsspannung, insbesondere bei einem hohen Eingangsspannungsbereich eine große Stromaufnahme aufweisen, die beispielsweise bei Anwendungen in dem Kraftfahrzeug bei ausgeschalteter Zündung die Batterie entladen. Des Weiteren besteht durch die Einführung eines 42 Volt Bordnetzeε in den Kraftfahrzeugen die Anforderung für einen Spannungsbereich von 6 Volt bis 60 Volt eine Referenzspannung zu erzeugen. Ferner besteht die Anforderung die Betriebsstromaufnahme von derartigen Schaltungsanordnungen aufgrund der verringerten Batteriekapazität zu reduzieren. Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, bei dem eine Ausgangsspan- nung für unterschiedliche Versorgungsspannungen mit einer geringen Betriebsstromaufnahme erzeugt wird. Eine weitere Aufgabe der Erfindung besteht darin, eine Schaltungsanordnung zur Durchführung des Verfahrens anzugeben, die sich einfach und kostengünstig herstellen läßt.
Die erstgenannte Aufgabe wird durch die Merkmaie des Patentanspruchs 1 gelöst, die Lösung der zweitgenannten Aufgabe wird durch die Merkmale des Patentanspruchs 10 aufgezeigt. Günstige Ausgestaltungsformen sind Gegenstand von Unteransprüchen.
Hiernach besteht das Wesen der Erfindung darin, mittels ejner initialisierbaren Stromquelle eine Ausgangsspannung zu erzeugen. Hierzu wird von einer Stromquelle oder einer Stromsenke, die jeweils einen Steuereingang, einen Stromeingang und einen Stromausgang aufweist, ein spannungsbegrenzendes Element bestromt, indem mittels eines an den Steuereingang angelegten Initialisierungssignals der Stromausgang der Stromquelle bzw. der Stromeingang der Stromsenke von einem ersten stromlosen Zustand in einen zweiten stromführenden Zustand überführt wird und nachfolgend der Stromausgang der Stromquelle oder der Stromeingang der Stromsenke das spannungsbegrenzende Element bestromt und an dem spannungsbegrenzenden Element eine Ausgangsspannung abgegriffen wird.
Ein Vorteil des neuen Verfahrens ist es, daß die Betriebsstromaufnahme der Schaltungsanordnung über den gesamten Spannungsbereich der Versorgungsspannung, der beispielsweise 5 bis 60 Volt umfasst, reduziert und konstant gehalten wird. Hierbei läßt sich das spannungsbegrenzende Element in einem großen Versorgungsspannungsbereich mit dem für die Erzeugung der Ausgangsspannung minimal notwendigen Strom bestromen. Die Be- triebsstromaufnahme der Stromquelle bzw. der Stromsenke bleibt gering und läßt sich beispielsweise auf Werte von kleiner 100 nA reduzieren. Insbesondere bei Versorgungsspannungen, die von einer Batterie erzeugt werden, wird die Entladungsgeschwindigkeit der Batterie reduziert und die Schaltungsanordnung läßt sich auch bei ausgeschalteter Zündung dauerhaft betreiben, um beispielsweise Referenzspannungen für Überwachungseinrichtun- gen zu erzeugen. Weiterhin ist es vorteilhaft, daß sich im Bereich des Kraftfahrzeug für unterschiedliche Spannungsnetze, wie beispielsweise 12 Volt und 42 Volt, eine einzige Schaltungsanordnung zur Erzeugung der Referenzspannung einsetzen läßt. Des weiteren benötigen die Transistoren und damit die Schaltungsanordnung zur Erzeugung der Referenzspannung innerhalb einer integrierten Schaltung eine geringe Fläche und läßt sich kostengünstig integrieren.
In einer Weiterbildung des Verfahrens wird das spannungsbegrenzende Element mittels einer Stromspiegelschaltung bestromt, die mit dem Stromausgang der Stromquelle oder dem Stromeingang der Stromsenke verbunden ist. Durch die Separation der Bestromung des spannungsbegrenzenden Elementes von dem Strom in der Stromquelle oder Stromsenke lassen sich auch spannungsbegrenzende Elemente mit einem höheren Ansteuerstrom be- stromen, ohne daß sich die Fläche für die Transistoren der Stromquelle oder der Stromsenke vergrößert. Ferner läßt sich durch die Separation der beiden Ströme die Versorgungsspan- nung auf Werte in der Größenordnung von 200 - 300 mV über der Ausgangsspannung des spannungsbegrenzenden Elements reduzieren, d.h. für Anwendungen in Kraftfahrzeugen läßt sich beispielsweise eine 5 Volt Ausgangsspannung für Überwachungseinrichtungen auch noch bei einer tiefentladenen Batterie erzeugen.
In einer anderen Weiterbildung des Verfahrens, wird der Strom an dem Stromausgang der
Stromquelle oder der Strom an dem Stromeingang der Stromsenke mittels zwei zueinander kreuzgekoppelten Stromspiegelschaltungen erzeugt, wobei eine der Stromspiegelschaltungen zur Begrenzung des Spiegelstroms eine Gegenkopplung aufweist. Hierbei ist es vorteilhaft die Gegenkopplung mittels eines Widerstands durchzuführen und den Transistor, der zu dem Widerstand in Serie liegt, mit einer höheren Stromtragfähigkeit als sein Spiegeltransistor zu implementieren. Durch die Gegenkopplung wird bei Anlegen der Versorgungsspannung der Strom in der Stromquelle bzw. der Stromsenke begrenzt. Ferner wird durch die Kreuzkopplung der beiden Stromspiegel der Strom auf ein vorgegebenes Niveau, das sich aus der Größe des Widerstandes und der Größe der Leitfähigkeit des zu dem Widerstand in Serie liegenden Transistors bestimmt, eingestellt. Des Weiteren ist es vorteilhaft, daß sich durch die Kreuzkopplung der beiden Stromspiegel mit Widerstandswerten, die beispielsweise im Bereich von wenigen MOhm liegen, Ausgangsströme von kleiner 100 nA erzeugen lassen. Derartige Widerstände lassen sich mit einer geringen Fläche in eine Schaltungsanordnung integrieren. Des Weiteren lassen sich spannungsbegrenzende Elemente, die nur einen kleinen Ansteuerstrom benötigen, unmittelbar durch den Stromausgang oder Stromeingang bestromen.
In einer anderen Weiterbildung des Verfahrens wird die Stromspiegelschaltung mittels eines zusätzlichen Transistors zu einer Strombank erweitert und mittels des zusätzlichen Transi- stors das spannungsbegrenzende Element bestromt. Durch die separate Ansteuerung des spannungsbegrenzenden Elementes, läßt sich mittels eines zusätzlichen Treibertransistors spannungsbegrenzende Elemente, die große Ausgangsströme benötigen, ansteuern, ohne die Betriebsstromaufnahme der beiden kreuzgekoppelten Stromspiegel zu erhöhen. Durch die Trennung des Gesamtstromes in einen kleinen Anteil der durch die Stromquelle fließt und einen großen Anteil der das spannungsbegrenzende Element ansteuert, weisen die Stromquelle bzw. die Stromsenke eine kleine Betriebsstromaufnahme auf.
In einer Weiterbildung des Verfahrens wird die Abhängigkeit der Ausgangsströme 'von der Höhe der Versorgungsspannung in den Stromspiegelschaltungen und oder in der Strombank mittels einer oder mehrerer Kaskodenschaltungen unterdrückt. Vorteilhaft hierbei ist, daß sich die Schaltungsanordnung mit bipolaren- oder MOS-Transistoren ausführen lässt, die eine hohe Spannungsabhängigkeit in ihrer Ausgangskennlinie zeigen.
In einer anderen Weiterbildung des Verfahrens wird die Initialisierung mittels eines zeitlich begrenzten Initialisierungssignals durchgeführt. Untersuchungen der Anmelderin haben gezeigt, daß sich die Betriebsstromaufnahme der Schaltungsanordnung nicht erhöht, wenn die Erzeugung des zeitlich begrenzten Initialisierungssignals von einer nur temporär stromführenden Schaltungseinheit erzeugt wird. Besonders vorteilhaft lässt sich die Erzeugung eines zeitlich begrenzten Initialisierungssignals mittels eines gesteuerten Schalters durchführen, dessen Steuereingang mittels eines kapazitiven Spannungsteilers nur kurzzeitig bestromt wird.
Das erfindungsgemäße Verfahren soll nachfolgend anhand mehrerer schematisierter Aus- führungsbeispiele im Zusammenhang mit den Zeichnungen erläutert werden. Es zeigen die
Fig. 1 ein spannungsbegrenzendes Element das mittels einer Stromquelle bestromt wird, und Fig. 2 eine Bestromung des spannungsbegrenzenden Elements mittels eines Stromspie- gels, und
Fig. 3 eine Bestromung des spannungsbegrenzenden Elements mittels zwei kreuzgekoppelten Stromspiegeln, die von einer Initialisierungseinheit mittels eines Schalters initialisiert werden, und Fig. 4 eine weitere Ausführung einer Stromquelle zur Bestromung eines spannungsbegren- zenden Elementes.
In dem in Figur 1 abgebildeten Blockschaltbild wird ein spannungsbegrenzendes Element VC bestromt, um an dem Ausgang AS des Elementes VC eine stabilisierte Ausgangsspannung UA zu erzeugen. Eine derartige Ausgangsspannung UA läßt sich beispielsweise als Refe- renzspannung oder zum Treiben von Lastelementen verwenden. Hierzu wird das spannungsbegrenzende Element VC in Reihe mittels einer mit einer Versorgungsspannung VS und einem Bezugspotential vorzugsweise einem Massepotential verbundenen Stromquelle IQ verschaltet. Ferner weist die Stromquelle IQ einen Stromeingang E, einen Stromausgang A und einen Initialisierungseingang, der mit einem Initialisierungsausgang ISB einer Initiali- sierungseinheit IE verbunden ist, auf. Des Weiteren ist die Initialisierungseinheit IE mit der
Versorgungsspannung VS und mit dem Bezugspotential verbunden.
Im Folgenden wird die Funktionsweise des Blockschaltbildes erläutert. Nach dem Einschalten der Versorgungsspannung VS wird durch die Initialisierungseinheit lE ein zeitlich begrenztes Initialisierungssignal, beispielsweise ein kurzer Spannungsimpuls, erzeugt, mittels dem am Initialisierungseingang die Stromquelle IQ initialisiert wird. Hierbei wird die Stromquelle IQ von einem nicht stromführenden in einen stromführenden Zustand überführt. Nachfolgend bestromt die Stromquelle IQ mit dem Strom 11 durch den Stromausgang A das spannungsbegrenzende Element VC, von dem die Ausgangsspannung UA an dem Ausgang AS erzeugt wird.
In der in Figur 2 dargestellten Schaltungsanordnung wird die Ausgangsspannung UA erzeugt, indem das spannungsbegrenzende Element VC von einer Stromsenke IQ1 mittels eines Stromspiegels SP3 bestromt wird, wobei die Stromsenke IQ1 in Verbindung mit dem Stromspiegel SP3 mit der Stromquelle IQ der Figur 1 identisch ist. Im Folgenden wird die
Schaltungsanordnung näher erläutert.
Der Stromspiegel SP3 weist einen in einer Diodenschaltung verschalteten PMOS Transistor T5 auf, d.h. der Drain- und der Gateanschluß des Transistors T5 sind miteinander verbunden. Ferner ist der Drainanschluß des Transistors T5 mit einem Eingang E1 der Stromsenke IQ1 verschaltet. Des Weiteren ist der Sourceanschluß des Transistors T5 mit der Versorgungsspannung VS und dem Sourceanschluß eines PMOS Transistors T6 verbunden und bilden den Eingang E der Stromquelle IQ. Ferner sind die beiden Gateanschlüße der Transistoren T5 und T6 miteinander verschaltet, während der Drainanschluß des Transistors T6, der den Stromausgang A der Stromquelle IQ bildet, mit dem spannungsbegrenzenden Ele- ment VC und dem Ausgang AS für die Ausgangsspannung UA verbunden ist. Des Weiteren ist das spannungsbegrenzende Element VC mit dem Massepotential verbunden. Die Stromsenke IQ1 weist einen ersten Stromspiegel SP1 auf, der einen ersten PMOS Transistor T1 und einen zweiten in einer Diodenschaltung verbundenen PMOS Transistor T2 aufweist, wobei die Sourceanschlüße der beiden Transistoren T1 und T2 mit dem Eingang E1 der Stromsenke IQ1 verbunden sind. Des weiteren sind die beiden Gateanschlüße der
Transistoren T1 und T2 mit einem ersten Initialisierungseingang ISB1 verschaltet, wobei der Initialisierungseingang ISB1 mit dem Initialisierungsausgang ISB der Initialisierungseinheit IE verschaltet ist. Ferner weist die Stromsenke IQ1 einen zweiten Stromspiegel SP2 auf, der einen ersten in einer Diodenschaltung verbundenen NMOS Transistor T3 und einen zweiten NMOS Transistor T4 aufweist. Der Sourceanschluß des Transistors T4 ist mittels eines in
Serie geschalteten Gegenkopplungswiderstands RG mit dem Ausgang A1 der Stromsenke IQ1 und dem Sourceanschluß des Transistors T3 verbunden. Des weiteren sind die beiden Gateanschlüße der Transistoren T3 und T4 mit einem zweiten Initialisierungseingang ISB2 verschaltet. Ferner ist der Drainanschluß des Transistors T1 mit dem Drainanschluß des Transistors T3, sowie der Drainanschluß des Transistors T2 mit dem Drainanschluß des
Transistors T4 verbunden.
Im Folgenden wird die 'Funktionsweise der Schaltungsanordnung 'erläutert. Innerhalb der Stromsenke IQ1 ist der Stromspiegel SP1 mit dem Stromspiegel SP2 in einer Kreuzkopplung verbunden, wobei der Stromspiegel SP2 durch den Gegenkopplungswiderstand RG als sogenannter „Widlar" Stromspiegel ausgebildet ist. Eine Kreuzkopplung aus zwei Stromspiegeln weist im Allgemeinen einen ersten stromlosen und einen zweiten stromführenden Zustand auf, wobei der zweite Zustand zuverlässig erst mittels eines Initialisierungssignals er- reicht wird. Hierbei wird das Initialisierungssignal von der Initialisierungseinheit IE beim Anlegen der Versorgungsspannung VS erzeugt und an den Eingang ISB1 angelegt, wobei sich das Initialisierungssignal alternativ zu dem Eingang ISB1 an den Eingang ISB2 anlegen läßt. Im zweiten Zustand wird von der Stromsenke IQ1 aus dem Stromspiegel SP3 ein Strom Isp gezogen, nachfolgend wird mittels des Spiegeltransistors T6 das spannungsbegrenzende Element VC, das beispielsweise als Zehnerdiode ausgeführt jst, mit einem Strom 11 bestromt und von dem Element VC an dem Ausgang AS die Ausgangsspannung UA erzeugt. Durch die Bestromung des spannungsbegrenzenden Elements VC mittels des Stromspiegels SP3 läßt sich die Höhe des Stroms 11 an die elektrischen Parameter des spannungsbegrenzenden Elements VC anpassen, ohne den Strom Isp in der Stromsenke IQ1 zu erhöhen. Inner- halb der Stromsenke IQ1 werden die Transistoren T3 bis T4 vorzugsweise in dem jeweiligen subthreshould Bereich betrieben. Ferner ist es vorteilhaft den Transistor T4 im Vergleich zu dem Transistor T3 mit einer höheren Leitfähigkeit auszustatten, damit die Differenz der Steuerspannung der beiden Transistoren T3 und T4 über den Gegenkopplungswiderstand RG abfällt. Hiermit wird der Ausgangsstrom des Spiegels SP2 bestimmt, der über die Kreuzkopplung den Stromspiegel SP1 steuert, wobei der Stromspiegel SP1 wiederum den
Stromspiegel SP2 steuert. Der Strom Isp in den beiden Stromspiegeln SP1 und SP2 läßt sich mit folgender Gleichung beschreiben: Isp = 2 * (Ut * In (L4/L3))/ RG mit Ut für die Temperaturspannung die ca. 25 mV beträgt, L3 bzw. L4 der Leitwert des Tran- sistors T3 bzw. T4, und RG für den Gegenkopplungswiderstand. Durch die Kreuzkopplung in
Verbindung mit der Gegenkopplung, läßt sich beispielsweise der Strom Isp im Bereich von 100 nA mit Widerstandswerten für RG, die im Bereich von 1 MOhm liegen, erzeugen. Bei Stromquellen, die andere Referenzspannungen als die Temperaturspannung Ut, z.B. die Schwellspannung von MOS-Transistoren, verwenden, werden für Ströme in der genannten Größenordnung von 100 nA Widerstände benötigt, die bis zu 2 Größenordnungen größer sind. Diese extrem hohen Widerstandswerte verursachen durch die großen benötigten Chipflächen hohe Kosten.
Bei der in der Figur 3 abgebildeten Schaltungsanordnung wird die Ausgangsspannung UA mittels der Stromquelle IQ erzeugt, indem der Stromspiegel SP1 mittels eines Transistors TB zur Strombank erweitert wird. Hierdurch entfällt der Stromspiegel SP3 in der Schaltungsanordnung von Figur 2. Ferner wird von Initialisierungseinheit IE ein kurzzeitiges Initialisierungssignal am Ausgang ISB mittels eines kapazitiven Spannungsteilers erzeugt. Nachfolgend wird die Schaltungsanordnung erläutert, wobei' der Aufbau und die Funktionsweise der beiden kreuzgekoppelten Stromspiegel SP1 und SP2 innerhalb der Stromquelle IQ mit der in Zusammenhang mit den Zeichnungsunterlagen der Figur 2 erläuterten Ausführung identisch ist.
In Erweiterung zu dem Ausführungsbeispiel der Figur 2 wird der Stromspiegel SP1 der Stromquelle IQ mittels des PMOS Transistors TB zur Strombank erweitert, indem die Source des Transistors TB mit der Versorgungsspannung VS und das Gate des Transistors TB mit den beiden Gates der Transistoren T1 und T2 verschaltet ist. Ferner ist der Drain Anschluß des Transistors TB mit dem Stromausgang A der Stromquelle IQ und dem Ausgang As des spannungsbegrenzenden Elements VC verbunden. Die Initialisierungseinheit IE weist einen kapazitiven Spannungsteiler mit einem Teilerpunkt CT1 auf. Der Spannungsteiler wird aus einem ersten Kondensator C1 , der mit der Versorgungsspannung VS und mit dem Teilerpunkt CT1 verbunden ist, und einem zweiten Kon- densator C2, der mit dem Bezugspotential verbunden ist, gebildet. Ferner ist der Teilerpunkt
CT1 mit einem nach dem Bezugspotential verschalteten Widerstand R2 und dem Gate eines Schalttransistors TS verbunden. Der Sourceanschluß des Transistors TS ist mit dem Be- zugspotential, der Drainanschluß des Transistors TS ist in Reihe mit einem Widerstand R3 mit dem Ausgang ISB der Initialisierungseinheit IE verschaltet.
Im Folgenden wird die Funktionsweise der Schaltungsanordnung erläutert. Mit dem Einschalten der Versorgungsspannung VS wird das Potential des Teilerpunktes CT1 angehoben. Sofern das Potential des Teilerpunkts CT1 die Schwellspannung des Transistors TS übersteigt wird der Transistor TS leitend und über den Widerstand R3 der Ausgang ISB um die Diodenspannung von T2 gegenüber dem Wert der Versorgungsspannung abgesenkt. Hierdurch werden die beiden kreuzgekoppelten Stromspiegel SP1 und SP2 in einen stabilen stromführenden Zustand überführt. Im stromführenden Zustand wird das Gate des Transistors TB angesteuert, wobei durch das Gatepotential in Verbindung mit der Dimensionierung des Transistors TB der Ansteuerstrom 11 für das spannungsbegrenzende Element VC bestimmt wird. Sinkt die Spannung nach einer Zeit Z1 am Teilerpunkt CT1 , bedingt durch den Widerstand R2 und durch die Leckströme der Kondensatoren C1 und C2 unter die Schwellspannung des Transistors TS ab, wird der Transistor TS gesperrt und die Initialisierungseinheit IE ist stromlos. Da die Stromquelle IQ nach dem Abschalten der Initialisierungseinheit lE in dem stromführenden Zustand verbleibt, wird das Element VC bis zum Abschalten der Versorgungsspannung VS dauernd bestromt, d.h. am Ausgang des Elements VC liegt die stabilisierte Ausgangsspannung UA an.
Ein Vorteil der Schaltungsanordnung ist, daß sich die kreuzgekoppelten Stromspiegel SP1 und SP2 mit kleinen Strömen im Bereich von 100 nA und auch kleiner, weitestgehend unab- hängig von der Höhe der anliegenden Versorgungsspannung betreiben lassen. Insbesondere bei einer Anwendung im Bereich von Kraftfahrzeugen läßt sich eine stabilisierte Ausgangsspannung für unterschiedliche Batteriespannungen erzeugen, die auch bei ausgeschalteter Zündung die Batterie nur gering belastet. Des weiteren wird der zulässige Versorgungsspan- nungsbereich im Wesentlichen durch die Spannungsfestigkeit der Transistoren bestimmt. Durch die geringe Anzahl von Transistoren und Widerständen läßt sich die Schaltungsanordnung einfach und kostengünstig integrieren, wobei mit Ausnahme des Transistors TB, alle Transistoren eine kleine Fläche aufweisen. Ferner wird durch die Initialisierungsschaltung IE die Stromaufnahme der Schaltungsanordnung nicht erhöht, da diese nach der Zeit Z1 stromlos wird. Hiermit wird bei einer großen Variabilität der Versorgungsspannung VS eine sehr kleine Betriebsstromaufnahme verursacht.
Bei der in Figur 4 abgebildeten Schaltungsanordnung wird die Ausgangsspannung UA mittels der Stromquelle IQ erzeugt, indem im Unterschied zu dem in Figur 3 dargestellten Ausfüh- rungsbeispiel der Stromspiegel SP2 durch einen Sourcefolger SF1 mit einem Gegenkopplungselement GE1 ersetzt wird. Nachfolgend wird aufbauend auf den Ausführungen in Zusammenhang mit den Zeichnungsunterlagen der Figur 3 die Schaltungsanordnung erläutert.
Die Drain des Transistors T2 ist mit der Drain eines Transistors T7 verschaltet. Ferner ist die Source des Transistors T7 mit dem Gate eines Transistors T8 und mit einem mit dem Massepotential verbundenen Widerstand R verschaltet. Ferner ist die Drain des Transistors T1 mit dem Gate des Transistors T7 und mit der Drain des Transistors T8 verbunden. Des Weiteren ist die Source des Transistors T8 mit dem Bezugspotential verschaltet. Im Folgenden wird die Funktionsweise der Schaltungsanordnung erläutert. Nachdem mittels eines ln- itialisierungssignals der Stromspiegel SP1 leitend wird, wird in Folge der Transistors T7 leitend und durch den Spannungsabfall am Widerstand R wird mittels des Transistors T8 das Gatepotential des Transistors T7 und damit der Strom Isp in Verbindung mit dem Stromspiegel SP1 bestimmt. Durch den Transistor TB wird das spannungsbegrenzende Element VC mit dem Strom 11 bestromt und die Ausgangsspannung UA erzeugt. Auch nach dem Ab- schalten des Initialisierungssignals verbleibt die Stromquelle IQ bis zum Abschalten der Versorgungsspannung VS in dem stromführenden Zustand.
Ein weiterer Vorteil der angeführten Schaltungsanordnungen ist, daß sich als Transistoren sowohl Bipolar als auch MOS Transistoren einsetzen lassen. Ferner lassen sich die Strom- spiegel durch zusätzliche Transistoren zu Strombänken erweitern und damit weitere Stromausgänge oder weitere stabilisierte Ausgangsspannungen erzeugen.

Claims

Patentansprüche
1. Verfahren zur Erzeugung einer Ausgangsspannung (UA), mit wenigstens einer Stromquelle (IQ) oder wenigstens einer Stromsenke, die jeweils einen Steuereiπgang (ISB1 ), einen Stromeingang (E) und einen Stromausgang (A) aufweisen, und einem spannungsbegrenzenden Element (VC), dadurch gekennzeichnet, daß • mittels eines an den Steuereingang (ISB1) angelegten Initialisierungssignals der Stromausgang (A) der Stromquelle (IQ) bzw. der Stromeingang der Stromsenke von einem ersten stromlosen Zustand in einen zweiten stromführenden Zustand überführt wird, und
• in dem zweiten Zustand mitteis des Stromausgangs (A) der Stromquelle (IQ) oder mittels des Stromeingangs der Stromsenke das spannungsbegrenzende Element (VC) durch einen Strom (11 ) bestromt wird, und
• an einem Ausgang (AS) des spannungsbegrenzenden Elements (VC) eine Ausgangsspannung (UA) abgegriffen wird.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß das spannungsbegrenzen- de Element (VC) mittels einer Stromspiegelschaitung (SP3) bestromt wird, die mit dem
Stromausgang der Stromquelle (IQ) oder dem Stromeingang der Stromsenke verbunden ist.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß zur Be- Strömung des spannungsbegrenzenden Elements (VC) der Strom (11) an dem Stromausgang (A) in der Stromquelle (IQ) oder der Strom an dem Stromeingang der Stromsenke mittels zwei zueinander kreuzgekoppelten Stromspiegelschaltungen (SP1 , SP2) erzeugt wird, wobei eine der Stromspiegelschaltungen (SP2) zur Begrenzung des Spiegelstroms (Isp) eine Gegenkopplung aufweist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Gegenkopplung mittels eines in dem Ausgangspfad der Stromspiegelschaltung (SP2) liegenden Gegenkopplungswiderstands (RG) durchgeführt wird, und hierbei ein in dem Ausgangspfad der Stromspiegelschaltung (SP2) liegende Transistor (T4) eine höhere Stromtragfähigkeit als ein in dem Eingangspfad der Stromspiegelschaltung (SP2) liegende Transistor (T3) aufweist.
5. Verfahren nach Anspruch 2 oder Anspruch 4, dadurch gekennzeichnet, daß wenigstens die Stromspiegelschaltung (SP1), von dem das spannungsbegrenzende Element (VC) bestromt wird, zu einer Strombank erweitert wird.
6. Verfahren nach Anspruch 2 oder Anspruch 4, dadurch gekennzeichnet, daß die Abhängigkeit des Ausgangsstroms (11) der Stromquelle (IQ) oder des Stromspiegels (SP3) von dem Wert der Versorgungsspannung (VS) mittels einer Kaskodenschaltung unterdrückt wird.
7. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Initialisierungssignal zeitlich begrenzt angelegt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Initiaiisierungssignal von einer nur zeitweise stromführenden Initialisierungseinheit (IE) erzeugt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in der Initialisierungseinheit (IE) zur Erzeugung des Initialisierungssignals der Steuereingang eines Schalters (TS) mittels eines kapazitiven Spannungsteilers angesteuert wird.
10. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis
9, mit einer Stromquelle (IQ) oder einer Stromsenke, wobei der Stromausgang (A) der Stromquelle (IQ) oder der Stromeingang der Stromsenke mit einem spannungsbegrenzenden Element (VC) verbunden ist und das spannungsbegrenzende Element (VC) einen Ausgang (AS) aufweist, dadurch gekennzeichnet, daß die Stromquelle (IQ) oder die Stromsenke wenigstens einen Steuereingang (ISB1) zur Initialisierung aufweist, und der Steuereingang (ISB1 ) mit dem Ausgang (ISB) einer Initialisierungseinheit (IE) verschaltet ist.
11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Stromquelle (IQ) oder die Stromsenke aus einem ersten und einem zweiten Stromspiegel (SP1 , SP2), die zueinander kreuzgekoppelt sind, besteht, wobei der erste oder der zweite Stromspiegel (SP1 SP2) mittels eines nach einem Bezugspotential verschalteten Widerstand (RG) gegengekoppelt ist, und der erste oder der zweite Stromspiegel (SP1 , SP2) mit dem Steuereingang eines Transistors (TB) zu einer Strombank verschaltet ist, und der Transistor (TB) mit dem Eingang des spannungsbegrenzenden Elements (VC), vorzugsweise einer Zehnerdiode, verbunden ist.
12. Schaltungsanordnung nach Anspruch 10 oder Anspruch 11 , dadurch gekennzeichnet, daß die Initialisierungseinheit (IE), wenigstens aus einem kapazitiven Spannungsteiler besteht, dessen Teilerpunkt (CT1) mit dem Steuereingang eines Schalters (TS) verbunden ist, und der Ausgang des Schalters (TS) den Ausgang (ISB) der Initialisierungseinheit (IE) bildet.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß zur zeitlichen Begrenzung des Initialisierungssignals der Teilerpunkt (CT1 ) ein mit einem Bezugspotential verbundenes Bauelement, vorzugsweise einen Widerstand (R2), aufweist.
EP02800080A 2001-09-24 2002-09-11 Verfahren zur erzeugung einer ausgangsspannung Withdrawn EP1435029A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10146849A DE10146849A1 (de) 2001-09-24 2001-09-24 Verfahren zur Erzeugung einer Ausgangsspannung
DE10146849 2001-09-24
PCT/EP2002/010153 WO2003029910A2 (de) 2001-09-24 2002-09-11 Verfahren zur erzeugung einer ausgangsspannung

Publications (1)

Publication Number Publication Date
EP1435029A2 true EP1435029A2 (de) 2004-07-07

Family

ID=7699980

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02800080A Withdrawn EP1435029A2 (de) 2001-09-24 2002-09-11 Verfahren zur erzeugung einer ausgangsspannung

Country Status (4)

Country Link
US (1) US7071672B2 (de)
EP (1) EP1435029A2 (de)
DE (1) DE10146849A1 (de)
WO (1) WO2003029910A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394308B1 (en) * 2003-03-07 2008-07-01 Cypress Semiconductor Corp. Circuit and method for implementing a low supply voltage current reference
US20100277306A1 (en) * 2009-05-01 2010-11-04 Leviton Manufacturing Co., Inc. Wireless occupancy sensing with accessible location power switching
US8258654B2 (en) * 2009-07-15 2012-09-04 Leviton Manufacturing Co., Inc. Wireless occupancy sensing with portable power switching
US20110156911A1 (en) * 2009-12-30 2011-06-30 Leviton Manufacturing Co., Inc. Occupancy-based control system
TWI646658B (zh) * 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
US11079414B2 (en) * 2019-07-26 2021-08-03 Nxp B.V. Current sense circuit and method thereof
JP7334081B2 (ja) * 2019-07-29 2023-08-28 エイブリック株式会社 基準電圧回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8001558A (nl) * 1980-03-17 1981-10-16 Philips Nv Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype.
US4352056A (en) * 1980-12-24 1982-09-28 Motorola, Inc. Solid-state voltage reference providing a regulated voltage having a high magnitude
JPH0810415B2 (ja) * 1984-12-04 1996-01-31 日本電気株式会社 基準電圧源
FR2651881B1 (fr) * 1989-09-12 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de detection de seuil de temperature.
JP2861593B2 (ja) * 1992-01-29 1999-02-24 日本電気株式会社 基準電圧発生回路
US5519313A (en) * 1993-04-06 1996-05-21 North American Philips Corporation Temperature-compensated voltage regulator
DE4312117C1 (de) * 1993-04-14 1994-04-14 Texas Instruments Deutschland Bandabstands-Referenzspannungsquelle
JPH09265329A (ja) * 1996-03-27 1997-10-07 New Japan Radio Co Ltd バイアス発生回路およびレギュレータ回路
KR100322527B1 (ko) * 1999-01-29 2002-03-18 윤종용 밴드갭 전압기준회로

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03029910A2 *

Also Published As

Publication number Publication date
WO2003029910A3 (de) 2003-12-04
DE10146849A1 (de) 2003-04-10
US7071672B2 (en) 2006-07-04
WO2003029910A2 (de) 2003-04-10
US20040245978A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
EP0483537B1 (de) Stromquellenschaltung
DE3740571C2 (de) Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik
DE69626991T2 (de) Leistungstransistorsteuerschaltung für Spannungsregler
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE102014119097B4 (de) Spannungsregler mit schneller übergangsreaktion
EP1528662A1 (de) Schaltungsanordnung für eine Ladungspumpe und Spannungsreglerschaltung mit einer derartigen Schaltungsanordnung
DE2337138A1 (de) Verstaerkerschaltung
DE102004027298B4 (de) Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
WO2003029910A2 (de) Verfahren zur erzeugung einer ausgangsspannung
DE102004017497A1 (de) Verstärkerschaltung
DE3343700C2 (de)
DE102010013958A1 (de) Differenzverstärker mit einem Rail-to-Rail-Eingangsspannungsbereich
DE3705147C2 (de)
DE3545039A1 (de) Spannungsbegrenzungsschaltung
EP0685782B1 (de) Spannungsregler
DE102019125607A1 (de) Ac-gekoppeltes choppersignal für einen hochwiderstandspuffer
EP1078460B1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE10146831B4 (de) Verfahren zur Erzeugung eines zeitlich begrenzten Signals
DE10134557C2 (de) Schaltungsanordnung und Verfahren zum Entladen mindestens eines Schaltungsknotens
DE10219003B4 (de) Stromspiegel für eine integrierte Schaltung
EP1439443B9 (de) Schaltung zur Spannungsversorgung und Verfahren zur Erzeugung einer Versorgungsspannung
DE3145771C2 (de)
DE102019209169A1 (de) Geregelte hochspannungsreferenz
DE3405809C2 (de) Ausgangsstufe

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040228

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR IE IT LI LU MC NL PT SE SK TR

17Q First examination report despatched

Effective date: 20080117

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20080807