JPH09265329A - バイアス発生回路およびレギュレータ回路 - Google Patents

バイアス発生回路およびレギュレータ回路

Info

Publication number
JPH09265329A
JPH09265329A JP8095914A JP9591496A JPH09265329A JP H09265329 A JPH09265329 A JP H09265329A JP 8095914 A JP8095914 A JP 8095914A JP 9591496 A JP9591496 A JP 9591496A JP H09265329 A JPH09265329 A JP H09265329A
Authority
JP
Japan
Prior art keywords
circuit
transistor
output
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8095914A
Other languages
English (en)
Inventor
Kosuke Hama
浩介 濱
Kokichi Okada
浩吉 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP8095914A priority Critical patent/JPH09265329A/ja
Publication of JPH09265329A publication Critical patent/JPH09265329A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 バイアス発生回路の低消費電流化を妨げるこ
となく、その回路の立ち上がりの迅速化を図る。 【解決手段】 カレントミラー回路2の出力ノードN1
に、電源投入時に該出力ノードN1を接地電位に落すた
めのキャパシタC1を接続した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バイアス電圧を発
生するバイアス発生回路および規定電圧を出力するレギ
ュレータ回路に係り、特に低消費電流化を犠牲にするこ
となく、電源投入時の立ち上がりを高速化したバイアス
発生回路およびレギュレータ回路に関するものである。
【0002】
【従来の技術】図11は従来のバイアス発生回路1を示
す図である。この回路1は、カレントミラー回路2と、
そのカレントミラー回路2の出力電圧の安定化を図るプ
リバッファ回路3とから構成されている。4は出力端子
である。まず、カレントミラー回路2は、P型MOSト
ランジスタMP1とMP2、N型MOSトランジスタM
N1とMN2、および抵抗R1により構成されている。
また、プリバッファ回路3はP型MOSトランジスタM
P3、およびN型MOSトランジスタMN3から構成さ
れている。このプリバッファ回路3は、出力端子4に得
られるバイアス電圧Vbの安定化を図ると共に、所望の
出力電流が得られるようにしたものである。なお、MO
Sトランジスタはすべてエンハンスメント型である。
【0003】このバイアス発生回路1では、低消費電流
化を行なうために、カレントミラー回路2内の各トラン
ジスタMP1、MP2、MN1、MN2のチャネル幅W
を小さくすると共にチャネル長Lを大きくし、さらに抵
抗R1の値を大きくして、各ノードと電源間のインピー
ダンスを高くし、貫通電流を小さくしている。
【0004】一方、図13は従来のレギュレータ回路5
を示すもので、前記した図11の構成のバイアス発生回
路1、演算増幅器6、および出力回路7から構成されて
いる。8は出力端子である。演算増幅回路6は、P型M
OSトランジスタMP8とMP9、N型MOSトランジ
スタMN8〜MN10から構成されている。また、出力
回路7はP型MOSトランジスタMP10、出力電圧端
子8の電圧Voを検出して演算増幅器6に帰還させるた
めの分割用抵抗R3とR4、およびキャパシタC4から
構成されている。なお、MOSトランジスタMN8はデ
ィプレッシッン型であり、ゲートが接地され実質的に定
電流源として機能する。その他のMOSトランジスタは
エンハンスメント型である。
【0005】この回路でも、低消費電流化を行なうため
に、演算増幅器6の各トランジスタMP8とMP9、M
N8〜MN10のチャネル幅Wを小さくするとと共にチ
ャネル長Lを大きくして、各ノードと電源間のインピー
ダンスを高くし、貫通電流を小さくしている。
【0006】
【発明が解決しようとする課題】しかしながら、前記し
た図11に示したバイアス発生回路1では、電源投入時
において、出力ノードN1の電圧Vn1が、まず電源電
圧VDD付近にまで持ち上がり、そこから徐々に低下
し、トランジスタMP1とMP2が導通することにより
出力端子4からバイアス電圧Vbが出力するようにな
る。
【0007】このように、図11のバイアス発生回路1
では、トランジスタMP1−MN1−抵抗R1の経路に
おいて、トランジスタMN1と抵抗R1の抵抗値が高い
ために、電源投入当初、出力ノードN1の電圧Vn1が
電源電圧VDD付近にまで持ち上がる現象が発生する。
このため、トランジスタMP1〜MP3が導通するまで
に時間がかかり、出力バイアス電圧Vbの立ち上がりが
遅くなってしまう。図12はこの関係を示した波形図で
ある。また、出力ノードN1が電源電圧VDDに固定さ
れ、他方のノードN2が接地電圧GNDに固定されて、
誤動作を起こす恐れもある。
【0008】一方、前記した図13に示したレギュレー
タ回路5では、演算増幅器6のノードN3の電圧Vn3
が、電源電圧VDDの立ち上がりに応じてその電源電圧
VDD付近まで持ち上がってしまう。そして、この状態
はバイアス発生回路1の出力バイアス電圧Vbが立ち上
がるまで継続する。バイアス電圧Vbが立ち上がって始
めてノードN3の電圧Vn3が低下し、トランジスタM
P8とMP9が導通するのである。これは、演算増幅器
6のトランジスタMN8〜MN10の内部抵抗を低消費
電流化のために高くしているためである。このため、ト
ランジスタMP8とMP9が導通するまで時間がかか
り、出力端子8の出力電圧Voが立ち上がるまでの時間
が遅くなってしまう。図14はこの関係を示した波形図
である。
【0009】本発明の目的は、以上のような問題点を解
決して、低消費電流化を犠牲にすることなく、立ち上が
りを高速化したバイアス電圧発生回路およびレギュレー
タ回路を提供することである。
【0010】
【課題を解決するための手段】第1の発明は、電源投入
により出力ノードに所定の電圧を発生するカレントミラ
ー回路と、該カレントミラー回路の該出力ノードに接続
されたプリバッファ回路とからなるバイアス発生回路に
おいて、前記出力ノードに、電源投入時に前記出力ノー
ドの電位を接地電位方向に引っ張るためのキャパシタあ
るいはトランジスタを接続したことを特徴とするバイア
ス発生回路として構成した。
【0011】第2の発明は、バイアス発生回路と、該バ
イアス発生回路の出力により動作電流が決定される演算
増幅器と、該演算増幅器の出力側に接続され出力電圧を
検出して前記演算増幅器に帰還する出力回路とからなる
レギュレータ回路において、前記演算増幅器の動作電流
を決めるトランジスタのゲートに、電源投入時のみ該ト
ランジスタを導通させるためのキャパシタあるいは別の
トランジスタを接続したことを特徴とするレギュレータ
回路として構成した。
【0012】
【発明の実施の形態】
[第1の実施の形態]図1は本発明の第1の実施の形態
のバイアス発生回路を示す図である。図11に示した回
路におけるものと同じものには同じ符号を付してその詳
しい説明は省略する。ここでは、出力ノードN1と接地
GNDとの間にキャパシタC1を接続している。この結
果、電源投入時に、出力ノードN1に一時的に低レベル
電圧が印加する。このため、トランジスタMP1〜MP
3が導通して、カレントミラー回路2が急速に立ち上が
り、そのノードN1の電位が急速に定常電位に落ち着
き、出力電圧Vbもこれに応じて急速に定常電圧とな
る。このように、キャパシタC1によってノードN1が
強制的に低電位(GND)に一時的に引っ張られること
により、バイアス電圧Vbが急速に立ち上がるようにな
る。図2に電源電圧VDDとバイアス電圧Vbの立ち上
がりの波形を示した。破線の電圧Vbは従来の特性(図
12)を示すものである。
【0013】[第2の実施の形態]図3は第2の実施の
形態のバイアス発生回路1を示す図である。ここでは、
図1に示したキャパシタC1に代えて、N型MOSトラ
ンジスタMN4をノードN1と接地GNDとの間に接続
し、そのトランジスタMN4のゲートにリセット信号
(高レベル電圧)が電源投入時に一時的に印加されるよ
うにしたものである。この回路でも、図1の回路と同様
に、ノードN1が強制的に低電位(GND)に一時的に
引っ張られることにより、バイアス電圧Vbが急速に立
ち上がるようになる。
【0014】[第3の実施の形態]図4は第3の実施の
形態のバイアス発生回路1’を示す図であり、負電源方
式の場合を示すものである。P型MOSトランジスタM
P4とMP5、N型MOSトランジスタMN5とMN
6、および抵抗R2がカレントミラー回路2’を構成
し、P型MOSトランジスタMP6、およびN型MOS
トランジスタMN7がプリバッファ回路3’を構成す
る。4’は出力端子である。なお、トランジスタはすべ
てエンハンスメント型である。ここでは、出力ノードN
1’と接地GNDとの間に接続したキャパシタC2が、
電源投入時にノードN1’を高電位(GND)に持ち上
げ、トランジスタMN5、MN6を導通させて、出力バ
イアス電圧Vb’(<0)の立ち下がりを高速化する。
【0015】[第4の実施の形態]図5は第4の実施の
形態のバイアス発生回路1’を示す図である。ここで
は、図4に示したキャパシタC2に代えて、P型MOS
トランジスタMP7を出力ノードN1’と接地GNDと
の間に接続し、そのトランジスタMP7のゲートにリセ
ット信号(低レベル電圧)が電源投入時に一時的に印加
されるようにしたものである。この回路でも、図4の回
路と同様に、ノードN1’が強制的に高電位に一時的に
引っ張られることにより、出力バイアス電圧Vb’が急
速に立ち下がるようになる。
【0016】[第5の実施の形態]図6は本発明の第5
の実施の形態のレギュレータ発生回路5を示す図であ
る。図13に示した回路におけるものと同じものには同
じ符号を付してその詳しい説明は省略する。ここでは、
演算増幅器6の動作電流を決めるトランジスタMN10
のゲート、つまりバイアス発生回路1の出力側と電源V
DDとの間にキャパシタC3を接続している。この結
果、電源投入時に、トランジスタMN10のゲートに一
時的に高レベル電圧が印加する。このため、トランジス
タMN10が導通して、一時的に演算増幅器6の各部に
電流が流れる。よって、ノードN3の電位が電源電圧V
DD付近にまで上がることはなく、トランジスタMP
8、MP9が導通し、演算増幅器6が急速に立ち上が
る。このように、キャパシタC3によってトランジスタ
MN10のゲートが一時的に高電位に引っ張られること
により、演算増幅器6が急速に立ち上がるようになる。
図7に電源電圧VDD、ノードN3の電位Vn3、出力
電圧Voの立ち上がりの波形を示した。破線は従来(図
14)の電圧Vn3、Voの特性である。
【0017】[第6の実施の形態]図8は第6の実施の
形態のレギュレータ回路5を示す図である。ここでは、
図6のレギュレータ回路5に示したキャパシタC3に代
えて、P型MOSトランジスタMP11をトランジスタ
MN10のゲートと電源VDDとの間に接続し、そのト
ランジスタMP11のゲートにリセット信号(低レベル
電圧)が電源投入時に一時的に印加されるようにしたも
のである。この回路でも、図6の回路と同様に、トラン
ジスタMN10のゲートが強制的に高電位に一時的に引
っ張られることにより、演算増幅器6が急速に立ち上が
り出力電圧Voが早期に安定化するようになる。
【0018】[第7の実施の形態]図9は第7の実施の
形態のレギュレータ回路5’を示す図である。これは、
負電源方式の場合を示すものである。P型MOSトラン
ジスタMP12〜MP14、N型MOSトランジスタM
N11とMN12が演算増幅器6’を構成し、N型MO
SトランジスタMN13、抵抗R5、R6、キャパシタ
C6が出力回路7’を構成する。8’は出力端子であ
る。なお、トランジスタMP12はディプレッション型
であり、他はエンハンスメント型である。またバイアス
発生回路1’はその出力バイアス電圧Vb’の立ち上が
りが図13に示したものと同様に遅いものとする。ここ
では、トランジスタMP14のゲートと電源VSSとの
間に接続したキャパシタC5が電源投入時にトランジス
タMP14のゲートを低電位(VSS)に引っ張り、そ
のトランジスタMP14を導通させて、出力電圧Vo’
(<0)を早期に安定化させる。
【0019】[第8の実施の形態]図10は第8の実施
の形態のレギュレータ回路5’を示す図である。ここで
は、図9に示したキャパシタC5に代えて、N型MOS
トランジスタMN14をトランジスタMP14のゲート
と電源VSSとの間に接続し、そのトランジスタMN1
4のゲートにリセット信号(高レベル電圧)が電源投入
時に一時的に印加されるようにしたものである。この回
路でも、図9の回路と同様に、電源投入時にトランジス
タMP14のゲートを低電位(VSS)に引っ張り、そ
のトランジスタMP14を導通させて、出力電圧Vo’
(<0)を早期に安定化させる。
【0020】
【発明の効果】以上説明したように、本発明のバイアス
発生回路によれば、カレントミラー回路の出力ノード
に、電源投入時に該出力ノードの電位を接地電位方向に
引っ張るためのキャパシタあるいはトランジスタを接続
したので、電源投入時点からバイアス電圧が安定的に発
生するまでの時間を短縮化できる。この動作は電源投入
時のみであり、低消費電流化を行なっていても、それに
は全く影響を与えない。
【0021】また、本発明のレギュレータ回路によれ
ば、演算増幅器の動作電流を決めるトランジスタのゲー
トに、電源投入時のみ該トランジスタを導通させるため
のキャパシタあるいは別のトランジスタを接続したの
で、電源投入時点からレギュレータ出力電圧が安定する
までの時間を短縮化できる。この動作は電源投入時のみ
であり、低消費電流化を行なっていても、それには全く
影響を与えない。
【図面の簡単な説明】
【図1】 本発明の第1の実施の実施の形態を示すバイ
アス発生回路の回路図である。
【図2】 図1の回路の動作波形を示す図である。
【図3】 本発明の第2の実施の実施の形態を示すバイ
アス発生回路の回路図である。
【図4】 本発明の第3の実施の実施の形態を示すバイ
アス発生回路の回路図である。
【図5】 本発明の第4の実施の実施の形態を示すバイ
アス発生回路の回路図である。
【図6】 本発明の第5の実施の実施の形態を示すレギ
ュレータ回路の回路図である。
【図7】 図6の回路の動作波形を示す図である。
【図8】 本発明の第6の実施の実施の形態を示すレギ
ュレータ回路の回路図である。
【図9】 本発明の第7の実施の実施の形態を示すレギ
ュレータ回路の回路図である。
【図10】 本発明の第8の実施の実施の形態を示すレ
ギュレータ回路の回路図である。
【図11】 従来のバイアス発生回路の回路図である。
【図12】 図11の回路の動作波形を示す図である。
【図13】 従来のレギュレータ回路の回路図である。
【図14】 図13の回路の動作波形を示す図である。
【符号の説明】
1、1’:バイアス発生回路、2、2’:カレントミラ
ー回路、3、3’:プリバッファ回路、4、4’:出力
端子、5、5’:レギュレータ回路、6、6’:演算増
幅器、7、7’:出力回路、8、8’:出力端子。
【手続補正書】
【提出日】平成8年7月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 バイアス発生回路およびレギュレー
タ回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】電源投入により出力ノードに所定の電圧を
    発生するカレントミラー回路と、該カレントミラー回路
    の該出力ノードに接続されたプリバッファ回路とからな
    るバイアス発生回路において、 前記出力ノードに、電源投入時に前記出力ノードの電位
    を接地電位方向に引っ張るためのキャパシタあるいはト
    ランジスタを接続したことを特徴とするバイアス発生回
    路。
  2. 【請求項2】バイアス発生回路と、該バイアス発生回路
    の出力により動作電流が決定される演算増幅器と、該演
    算増幅器の出力側に接続され出力電圧を検出して前記演
    算増幅器に帰還する出力回路とからなるレギュレータ回
    路において、 前記演算増幅器の動作電流を決めるトランジスタのゲー
    トに、電源投入時のみ該トランジスタを導通させるため
    のキャパシタあるいは別のトランジスタを接続したこと
    を特徴とするレギュレータ回路。
JP8095914A 1996-03-27 1996-03-27 バイアス発生回路およびレギュレータ回路 Pending JPH09265329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8095914A JPH09265329A (ja) 1996-03-27 1996-03-27 バイアス発生回路およびレギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8095914A JPH09265329A (ja) 1996-03-27 1996-03-27 バイアス発生回路およびレギュレータ回路

Publications (1)

Publication Number Publication Date
JPH09265329A true JPH09265329A (ja) 1997-10-07

Family

ID=14150558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8095914A Pending JPH09265329A (ja) 1996-03-27 1996-03-27 バイアス発生回路およびレギュレータ回路

Country Status (1)

Country Link
JP (1) JPH09265329A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
JP2003114728A (ja) * 2001-07-04 2003-04-18 Samsung Electronics Co Ltd 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路
WO2003029910A3 (de) * 2001-09-24 2003-12-04 Atmel Germany Gmbh Verfahren zur erzeugung einer ausgangsspannung
JP2007109034A (ja) * 2005-10-14 2007-04-26 New Japan Radio Co Ltd 定電流回路
US7560980B2 (en) 2004-09-30 2009-07-14 Citizen Holdings Co., Ltd. Constant voltage generating circuit
JP2010186360A (ja) * 2009-02-13 2010-08-26 New Japan Radio Co Ltd バイアス電流発生回路
CN115220516A (zh) * 2021-04-16 2022-10-21 中国科学院微电子研究所 一种电压基准电路、元器件及设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
JP2003114728A (ja) * 2001-07-04 2003-04-18 Samsung Electronics Co Ltd 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路
JP4574938B2 (ja) * 2001-07-04 2010-11-04 三星電子株式会社 半導体装置の内部基準電圧生成回路及びこれを備える内部供給電圧生成回路
WO2003029910A3 (de) * 2001-09-24 2003-12-04 Atmel Germany Gmbh Verfahren zur erzeugung einer ausgangsspannung
US7071672B2 (en) 2001-09-24 2006-07-04 Atmel Germany Gmbh Method and circuit arrangement for generating an output voltage
US7560980B2 (en) 2004-09-30 2009-07-14 Citizen Holdings Co., Ltd. Constant voltage generating circuit
JP2007109034A (ja) * 2005-10-14 2007-04-26 New Japan Radio Co Ltd 定電流回路
JP4694942B2 (ja) * 2005-10-14 2011-06-08 新日本無線株式会社 定電流回路
JP2010186360A (ja) * 2009-02-13 2010-08-26 New Japan Radio Co Ltd バイアス電流発生回路
CN115220516A (zh) * 2021-04-16 2022-10-21 中国科学院微电子研究所 一种电压基准电路、元器件及设备

Similar Documents

Publication Publication Date Title
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US7391276B2 (en) Oscillation apparatus capable of compensating for fluctuation of oscillation frequency
JP3575453B2 (ja) 基準電圧発生回路
CN108536206B (zh) 一种电压调节器及电压调节方法
US5990671A (en) Constant power voltage generator with current mirror amplifier optimized by level shifters
JP2000151291A (ja) 演算増幅器
KR100818105B1 (ko) 내부 전압 발생 회로
JPH08328671A (ja) 安定な負荷極を有する電圧調整器
JP3335183B2 (ja) バッファ回路
KR20040030274A (ko) 밴드 갭 회로
JP3625918B2 (ja) 電圧発生回路
US6975164B1 (en) Method and device for generating constant voltage
JPH06326528A (ja) 差動増幅器およびそれを備えたバンドギャップ電圧発生器
JP3357689B2 (ja) 定電圧出力回路
JPH09265329A (ja) バイアス発生回路およびレギュレータ回路
US10958267B2 (en) Power-on clear circuit and semiconductor device
JP2965141B2 (ja) 始動回路を有するバンドギャップリファレンス回路
US7053596B2 (en) Constant voltage generating circuit and reference voltage generating circuit
JPH0661801A (ja) 発振器
US11075626B2 (en) Power-on clear circuit and semiconductor device
JPH07120905B2 (ja) バイアス電圧発生器
KR970003777B1 (ko) 대수 증폭회로
JPH0983344A (ja) インバータ回路
JP2853469B2 (ja) 半導体集積装置
KR20010026709A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040601