DE102004041335A1

DE102004041335A1 - Datentreiberschaltung und zugehöriger Halbleiterbaustein

Info

Publication number: DE102004041335A1
Application number: DE102004041335A
Authority: DE
Inventors: Jin-Hyun Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Mosaid Technologies Inc
Priority date: 2003-08-26
Filing date: 2004-08-23
Publication date: 2005-04-07
Anticipated expiration: 2024-08-24
Also published as: US7088152B2; DE102004041335B4; TW200520372A; JP4339208B2; TWI252625B; JP2005073269A; KR100558488B1; US20050046472A1; KR20050021175A

Abstract

Die Erfindung bezieht sich auf eine Datentreiberschaltung mit einem Treiber (20, 22-1, 22-2), der ein Differenzeingabedatensignal (di, diB) empfängt und anhand eines Treiberstroms ein Differenzausgabedatensignal (do, doB) erzeugt, und auf einen zugehörigen Halbleiterbaustein. DOLLAR A Erfindungsgemäß ist ein Signalgenerator (26) zum Erzeugen und Speichern eines digitalen Steuersignals (con1) vorgesehen, und Treiberstrom wird in Reaktion auf vorbestimmte Bits des digitalen Steuersignals (con1) gesteuert. DOLLAR A Verwendung z. B. für Halbleiterspeicherbausteine.

Description

Die Erfindung betrifft eine Datentreiberschaltung nach dem Oberbegriff des Anspruchs 1 und einen zugehörigen Halbleiterbaustein.

Eine herkömmliche Datentreiberschaltung umfasst einen Vorspannungsgenerator, der eine Vorspannung erzeugt, und einen Treiber, welcher ein Difterenzeingabedatensignal empfängt, um ein Differenzausgabedatensignal zu erzeugen. Der Treiber umfasst einen Vortreiber und einen Haupttreiber. Der Vortreiber und der Haupttreiber empfangen das Differenzeingabedatensignal und erzeugen das Difterenzausgabedatensignal durch einen Strom, der von der Vorspannung gesteuert wird.

Die herkömmliche Treiberschaltung weist jedoch das Problem auf, dass keine Difterenzausgabedatensignale mit verschiedenen Pegeln und Amplituden erzeugt werden können, welche von einer Empfängerseite gewünscht werden.

1 zeigt ein Schaltbild einer herkömmlichen Datentreiberschaltung. Die Datentreiberschaltung aus 1 umfasst einen Haupttreiber 10, Vortreiber 12-1 und 12-2 und einen Vorspannungsgenerator 14. Der Haupttreiber 10 umfasst Widerstände R1 und R2, NMOS-Transistoren N1 und N2 und eine Stromquelle I1. Der Vortreiber 12-1 umfasst einen Widerstand R3, einen NMOS-Transistor N3 und eine Stromquelle I2 und der Vortreiber 12-2 umfasst einen Widerstand R4, einen NMOS-Transistor N4 und eine Stromquelle I3.

Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 1 beschrieben. Der Vorspannungsgenerator 14 empfängt eine Vorspannung Vb, um eine Vorspannung TVb zu erzeugen. Die Stromquellen I1 bis I3 werden von der Vorspannung TVb gesteuert, um einen konstanten Strom passieren zu lassen. Der NMOS-Transistor N3 wird in Reaktion auf ein Eingabedatensignal di leitend oder sperrend geschaltet und der NMOS-Transistor N4 wird in Reaktion auf ein invertiertes Eingabedatensignal diB leitend oder sperrend geschaltet. Die Vortreiber 12-1 und 12-2 senken eine Spannung an einem Knoten a ab und heben eine Spannung an einem Knoten b an, wenn die Differenzeingabedatensignale di und diB einen „hohen" bzw. einen „niedrigen" Pegel haben. Das heißt, eine Spannung am Knoten a entspricht einer Versorgungsspannung VDDQ vermindert um eine vom Widerstand R3 und von der Stromquelle I2 erzeugte Spannung, und eine Spannung am Knoten b ist gleich der Versorgungsspannung VDDQ. Haben die Differenzeingabedatensignale di und diB andererseits einen „niedrigen" bzw. einen „hohen" Pegel, dann erzeugen die Vortreiber 12-1 und 12-2 die Versorgungsspannung VDDQ am Knoten a, während am Knoten b eine Spannung anliegt, welche der Versorgungsspannung VDDQ vermindert um eine vom Widerstand R4 und von der Stromquelle I3 erzeugten Spannung entspricht. Die NMOS-Transistoren N1 und N2 steuern jeweils in Reaktion auf die Spannungen an den Knoten a und b ihren Stromfluss. Das bedeutet, dass der Haupttreiber 10 Differenzausgabedatensignale do und doB mit einem „hohen" bzw. einem „niedrigen" Pegel erzeugt, wenn am Knoten a eine niedrigere Spannung als am Knoten b anliegt, während der Haupt treiber 10 Differenzausgabedatensignale do und doB mit einem „niedrigen" bzw. einem „hohen" Pegel erzeugt, wenn am Knoten b eine niedrigere Spannung als am Knoten a anliegt.

2 zeigt ein detaillierteres Schaltbild der Datentreiberschaltung aus 1. Der Vorspannungsgenerator 14 umfasst einen Widerstand R5, NMOS-Transistoren N9 und N10 und einen Komparator COM. Die Stromquelle I1 umfasst NMOS-Transistoren N5 und N6. Die Stromquelle I2 umfasst einen NMOS-Transistor N7. Die Stromquelle I3 umfasst einen NMOS-Transistor N8. Die NMOS-Transistoren N7 und N8 sind mit einer sehr viel größeren Kanalbreite als die NMOS-Transistoren N5 und N6 ausgeführt.

Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 2 beschrieben. Der Vorspannungsgenerator 14 erzeugt eine konstante Vorspannung TVb, wozu er die Vorspannung TVb absenkt, wenn eine Spannung an einem Knoten c höher als die eingangsseitige Vorspannung Vb ist, und die Vorspannung TVb anhebt, wenn die Spannung am Knoten c niedriger als die Vorspannung Vb ist. Die NMOS-Transistoren N5 bis N8 lassen in Reaktion auf die Vorspannung TVb einen konstanten Strom passieren. Wird die Vorspannung TVb angehoben, dann wird der Stromfluss durch die NMOS-Transistoren N5 bis N8 erhöht, während der Stromfluss durch die NMOS-Transistoren N5 bis N8 verringert wird, wenn die Vorspannung TVb abgesenkt wird.

Wird der Stromfluss durch die NMOS-Transistoren N5 bis N8 in Reaktion auf die Difterenzeingabesignale di und diB mit einem hohen bzw. einem niedrigen Pegel angehoben, dann werden der NMOS-Transistor N3 leitend und der NMOS-Transistor N4 sperrend geschaltet. In diesem Fall wird die Spannung am Knoten a auf einen niedrigeren Wert als vor dem Ansteigen der Vorspannung TVb abgesenkt und die Spannung am Knoten b nimmt den gleichen Wert wie vor dem Ansteigen der Vorspannung TVb an. Daher wird ein Widerstand des NMOS-Transistors N1 größer als vor dem Ansteigen der Vorspannung TVb und ein Widerstand des NMOS-Transistors N2 behält den gleichen Wert wie vor dem Ansteigen der Vorspannung TVb. Als Konsequenz steigt ein Stromfluss durch den Widerstand R2 und den NMOS-Transistor N2 stärker an als ein Stromfluss durch den Widerstand R1 und den NMOS-Transistor N1. Somit werden ein Ausgabedatensignal do mit einem hohen Pegel, der fast gleich ist wie vor dem Ansteigen der Vorspannung TVb, und ein Ausgabedatensignal doB mit einem niedrigeren Pegel als vor dem Ansteigen der Vorspannung TVb erzeugt.

Andererseits werden, wenn die Differenzeingabedatensignale di und diB mit einem niedrigen bzw. hohen Pegel eingegeben werden, die Differenzdatenausgabesignale do und doB mit einem niedrigen bzw. hohen Pegel erzeugt. Das Difterenzausgabedatensignal do mit einem niedrigen Pegel wird dann niedriger als vor dem Ansteigen der Vorspannung TVb. Das bedeutet, dass mit ansteigender Vorspannung TVb das Difterenzausgabesignal mit einem niedrigen Pegel graduell niedriger wird und daher eine Amplitude der Differenzausgabedatensignale do und doB graduell größer wird.

Die oben beschriebene herkömmliche Datentreiberschaltung steuert somit einen Stromfluss über den Haupttreiber 10 und die Vortreiber 12-1 und 12-2 über die Vorspannung TVb, wobei eine Amplitude und ein Pegel der Differenzausgabedatensignale do und doB variiert werden. Die herkömmliche Datentreiberschaltung kann zwar eine Amplitude und einen Pegel der Differenzausgabedatensignale durch Anheben der Vorspannung TVb verändern, jedoch keine Pegel verschieben.

Zudem hat die herkömmliche Datentreiberschaltung die Schwierigkeit, dass ein Anheben des Pegels der Vorspannung TVb zu einem Abnehmen einer Sättigungsbereichsspanne der NMOS-Transistoren N5 bis N8 der Vortreiber 12-1 und 12-2 und des Haupttreibers 10 führt, wodurch die Differenzausgabedatensignale do und doB empfindlich auf Rauschen reagieren.

Es ist Aufgabe der Erfindung, eine Datentreiberschaltung der eingangs genannten Art anzugeben, welche Amplitude und Pegel von Differenzausgabedatensignale variieren und den Pegel der Differenzausgabedatensignale verschieben und stabile Difterenzausgabedatensignale erzeugen kann, welche relativ unempfindlich gegenüber Rauschen sind, sowie einen zugehörigen Halbleiterbaustein zur Verfügung zu stellen.

Die Erfindung löst diese Aufgabe durch eine Datentreiberschaltung mit den Merkmalen des Patentanspruchs 1 oder 16 und durch einen Halbleiterbaustein mit den Merkmalen des Patentanspruchs 20.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Schaltbild einer herkömmlichen Datentreiberschaltung,
2 ein detaillierteres Schaltbild der Datentreiberschaltung aus 1,
3 ein Schaltbild eines ersten Ausführungsbeispiels einer erfindungsgemäßen Datentreiberschaltung,
4 ein detaillierteres Schaltbild der Datentreiberschaltung aus 3,
5 ein schematisches Signalverlaufsdiagramm von Differenzausgabedatensignalen der Datentreiberschaltung aus 4,
6 ein Schaltbild eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Datentreiberschaltung,
7 ein detaillierteres Schaltbild der Datentreiberschaltung aus 6,
8 ein schematisches Signalverlaufsdiagramm von Differenzausgabedatensignalen der Datentreiberschaltung aus 7 und
9 ein Schaltbild eines dritten Ausführungsbeispiels einer erfindungsgemäßen Datentreiberschaltung,
3 zeigt eine erste erfindungsgemäße Datentreiberschaltung, wobei hier und in den weiteren Figuren der Übersichtlichkeit halber für identische oder funktionell äquivalente Elemente jeweils gleiche Bezugszeichen wie im Beispiel von 1 verwendet sind. Die Datentreiberschaltung aus 3 umfasst einen Haupttreiber 20, Vortreiber 22-1, 22-2, eine Vorspannungsgeneratorschaltung 24 und eine Ausgabepegelsteuerschaltung 26. Die Vortreiber 22-1 und 22-2 aus 3 sind die gleichen wie diejenigen aus 1 und der Haupttreiber 20 umfasst eine zusätzliche Stromquelle I4, die parallel zu der Stromquelle I1 des Haupttreibers 10 von 1 geschaltet ist. Die Stromquelle I4 wird, wie nachfolgend beschrieben ist, durch die Ausgabepegelsteuerschaltung 26 gesteuert.
Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 3 beschrieben. Der Vorspannungsgenerator 24 erzeugt eine konstante Vorspannung TVb. Die Stromquellen I1 bis I3 steuern in Reaktion auf die Vorspannung TVb jeweils einen Stromfluss. Die Ausgabepegelsteuerschaltung 26 benutzt die Vorspannung TVb als Versorgungsspannung, um vorbestimmte Bits eines digitalen Steuersignals con1 für die Stromquelle I4 zu erzeugen. Die Stromquelle I4 steuert den Stromfluss in Reaktion auf vorbestimmte Bits des digitalen Steuersignals con1, das von der Ausgabepegelsteuerschaltung 26 ausgegeben wird. Der Haupttreiber 20 erzeugt die Differenzausgabedatensignale do und doB mit einem „hohen" bzw. einem „niedrigen" Pegel, wenn am Knoten a des Vortreibers 22-1 eine niedrigere Spannung als am Knoten b des Vortreibers 22-2 anliegt und der Haupttreiber 20 erzeugt Differenzausgabedatensignale do und doB mit einem „niedrigen" bzw. einem „hohen" Pegel, wenn am Knoten a eine höhere Spannung als am Knoten b anliegt, was der Funktionsweise der Datentreiberschaltung aus 1 entspricht. Der Haupttreiber 20 variiert den Pegel der Difterenzausgabedatensignale do und doB, wenn ein Stromfluss von der Stromquelle I4 erhöht wird. Das bedeutet, dass die Differenzausgabedatensignale do und doB, wenn der Stromfluss der Stromquelle I4 erhöht wird, die gleiche Amplitude, aber einen verschobenen Pegel haben.
Die Datentreiberschaltung aus 3 variiert den Stromfluss der Stromquelle 14 durch Variieren der Vorspannung nicht, verschiebt aber den Pegel der Differenzausgabedatensignale do und doB durch Variieren eines digitalen Wertes von vorbestimmten Bits des digitalen Steuersignals con1.
4 zeigt ein detaillierteres Schaltbild der Datentreiberschaltung aus 3. Wie daraus ersichtlich, umfasst die Vorspannungsgeneratorschaltung 24 den Komparator COM, den Widerstand R5 und die NMOS-Transistoren N9 und N10. Die Stromquelle I1 umfasst die NMOS- Transistoren N5 und N6. Die Stromquelle I2 umfasst den NMOS-Transistor N7. Die Stromquelle I3 umfasst den NMOS-Transistor N8. Die Stromquelle I4 umfasst eine Anzahl von NMOS-Transistoren N11-1 bis N11-n. Die NMOS-Transistoren N11-1 bis N11-n können mit gleichen oder ungleichen Kanalbreiten ausgeführt sein. Die Ausgabepegelsteuerschaltung 26 umfasst ein Register 26-1 und eine Treiberschaltung 26-2.
Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 4 beschrieben. Wie die Vorspannungsgeneratorschaltung 14 aus 2 erzeugt die Vorspannungsgeneratorschaltung 24 eine konstante Vorspannung TVb. Es wird aber nicht die Vorspannung Vb, sondern die Versorgungsspannung VDDQ als Vergleichsspannung des Komparators COM an einen Engang desselben angelegt, wodurch eine stabilere Vorspannung TVb erzeugt werden kann, wobei die Spannungen Vb und VDDQ typischerweise unterschiedliche Pegel haben. Die NMOS-Transistoren N5 bis N8 lassen in Reaktion auf die Vorspannung TVb jeweils einen Strom passieren. Die NMOS-Transistoren N11-1 bis N11-n lassen in Reaktion auf ein digitales Steuersignal mit n Bits jeweils einen Strom passieren. Das Register 26-1 speichert ein digitales Signal. Hierbei kann das digitale Signal durch Empfangen eines Modussetzcodes während eines Modussetzvorgangs oder durch eine Programmierung mit einer allgemein bekannten Schmelzsicherungs-Programmierschaltung gesetzt werden.
Die Treiberschaltung 26-2 empfängt die Vorspannung TVb als Versorgungsspannung, um ein digitales Steuersignal zu erzeugen, welches in Reaktion auf ein vom Register 26-1 ausgegebenes digitales Signal den Pegel der Vorspannung TVb oder einen Massespannungspegel aufweist. Die NMOS-Transistoren N11-1 bis N11-n werden jeweils in Reaktion auf das digitale Steuersignal mit dem Pegel der Vorspannung TVb leitend geschaltet. Deshalb wird mit dem Ansteigen der Bitanzahl des digitalen Steuersignals mit dem Pegel der Vorspannung TVb die Anzahl der leitend geschalteten NMOS-Transistoren N11-1 bis N11-n erhöht, wodurch der Stromfluss der Stromquelle I4 erhöht wird. Das bedeutet, dass mit dem Ansteigen der Bitanzahl des digitalen Signals mit dem Pegel der Vorspannung TVb die effektiven Kanalbreiten der NMOS-Transistoren N11-1 bis N11-n größer werden, so dass der Stromfluss der Stromquelle I4 erhöht wird.
Die Funktionsweise der Vortreiber 22-1 und 22-2 ist die gleiche wie im Beispiel von 2. Das bedeutet, dass die Spannungen an den Knoten a und b die gleichen sind wie die Ausgabespannungen der Vortreiber aus 2. Ist die Spannung am Knoten a niedriger als am Knoten b, dann ist ein Stromfluss durch den NMOS-Transistor N1 kleiner als ein Stromfluss durch den NMOS-Transistor N2. Nimmt jedoch der Stromfluss der Stromquelle I4 zu, dann werden der Stromfluss durch den NMOS-Transistor N1 und durch den NMOS-Transistor N2 nahezu gleich erhöht. Deshalb werden die Differenzausgabedatensignale do und doB mit einem hohen bzw. niedrigen Pegel um fast den gleichen Pegel verschoben. Analog werden, wenn die Spannung am Knoten a höher als am Knoten b ist, die Differenzausgabedatensignale do und doB mit einem niedrigen bzw. hohen Pegel um fast den gleichen Pegel verschoben. Das bedeutet, dass die Pegel der Differenzausgabedatensignale do und doB, wenn der Stromfluss der Stromquelle I4 erhöht wird, graduell um den gleichen Wert verschoben werden.
5 zeigt schematisch in einem Signalverlaufsdiagramm der Differenzausgabedatensignale do und doB der Datentreiberschaltung aus 4, dass der Pegel der Differenzausgabedatensignale verschoben wird, wenn der Stromfluss der Stromquelle I4 erhöht wird. Speziell haben die im Pegel verschobenen Differenzausgabedatensignale gleiche Amplitudenwerte A, B, C, D. Somit variiert die erfindungsgemäße Datentreiberschaltung die Kanalbreiten der NMOS-Transistoren N11-1 bis N11-n, um den Stromfluss der Stromquelle I4 des Haupttreibers 20 in Reaktion auf das digitale Steuersignal con1 zu erhöhen, wodurch der Pegel der Differenzausgabedatensignale do und doB gesteuert wird.
Das bedeutet, dass die erfindungsgemäße Datentreiberschaltung einen Stromfluss der Stromquelle durch Erhöhen des Pegels der Vorspannung, welcher an Gateanschlüsse von NMOS-Transistoren angelegt wird, nicht mittels eines analogen Verfahrens steuert, sondern mittels Anlegen eines digitalen Steuersignals an die Gateanschlüsse der NMOS-Transistoren. Daher ist eine Sättigungsbereichsspanne der NMOS-Transistoren, welche die Stromquelle bilden, ausreichend gesichert, so dass stabile Differenzausgabedatensignale do und doB erzeugt werden, die unempfindlich gegen Rauscheinflüsse sind.
6 zeigt ein Schaltbild einer zweiten erfindungsgemäßen Datentreiberschaltung. Im Unterschied zu den Vortreibern 22-1 und 22-2 aus 3 ist eine zusätzliche Stromquelle I5 in einem Vortreiber 32-1 eingefügt, eine zusätzliche Stromquelle I6 ist in einem Vortreiber 32-2 eingefügt und die Ausgabepegelsteuerschaltung 26 aus 3 ist durch eine Ausgabepegel- und Amplitudensteuerschaltung 34 ersetzt.
Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 6 beschrieben. Die Ausgabepegel- und Amplitudensteuerschaltung 34 empfängt die Vorspannung TVb als Versorgungsspannung, um vorbestimmte Bits digitaler Steuersignale con1 bis con3 zu erzeugen. Die Stromquelle I5 steuert den Stromfluss in Reaktion auf vorbestimmte Bits des digitalen Steuersignals con2, das von der Ausgabepegel- und Amplitudensteuerschaltung 34 ausgegeben wird. Die Stromquelle I6 steuert den Stromfluss in Reaktion auf vorbestimmte Bits des digitalen Steuersignals con3, das von der Ausgabepegel- und Amplitudensteuerschaltung 34 ausgegeben wird.
Das bedeutet, dass die Datentreiberschaltung aus 6 nicht nur den Stromfluss der Stromquelle I4 des Haupttreibers 20 in Reaktion auf das digitale Steuersignal con1 steuert, sondern auch den Stromfluss der Stromquellen I5 und I6 der Vortreiber 32-1 bzw. 32-2 in Reaktion auf die digitalen Steuersignale con2 bzw. con3. Daher werden die Differenzausgabedatensignale do und doB sowohl in Bezug auf die Amplitude als auch in Bezug auf den Pegel gesteuert.
7 zeigt ein detaillierteres Schaltbild der Datentreiberschaltung aus 6. Die Stromquelle I5 umfasst eine Anzahl m von NMOS-Transistoren N12-1 bis N12-m. Die Stromquelle I6 umfasst eine Anzahl m von NMOS-Transistoren N13-1 bis N13-m. Die Ausgabepegel- und Amplitudensteuerschaltung 34 umfasst ein Register 34-1 und eine Treiberschaltung 34-2.
Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 7 beschrieben. Die Vorspannungsgeneratorschaltung 24 arbeitet auf die gleiche Weise wie die Vorspannungsgeneratorschaltung aus 4, um die konstante Vorspannung TVb zu erzeugen. Jeder der NMOS-Transistoren N5 bis N8 lässt in Reaktion auf die Vorspannung TVb einen Strom passieren. Jeder der NMOS-Transistoren N11-1 bis N11-n lässt in Reaktion auf das digitale Steuersignal con1 mit n Bits einen Strom passieren. Jeder der NMOS-Transistoren N12-1 bis N12-m lässt in Reaktion auf das digitale Steuersignal con2 mit m Bits einen Strom passieren. Jeder der NMOS-Transistoren N13-1 bis N13-m lässt in Reaktion auf das digitale Steuersignal con3 mit m Bits einen Strom passieren. Das Register 34-1 speichert wie das Register 26-1 aus 4 ein digitales Signal. Die Treiberschaltung 34-2 erzeugt, ähnlich wie die Treiberschaltung 26-2 aus 4, das jeweilige digitale Steuersignal con1 bis con3 mit dem Pegel der Vorspannung TVb oder mit dem Massespannungspegel in Reaktion auf ein digitales Steuersignal, welches vom Register 34-1 eingegeben wird. Jeder der NMOS-Transistoren N11-1 bis N11-n wird in Reaktion auf das digitale Steuersignal con1 mit dem Pegel der Vorspannung TVb leitend geschaltet, jeder der NMOS-Transistoren N12-1 bis N12-m wird in Reaktion auf das digitale Steuersignal con2 mit dem Pegel der Vorspannung TVb leitend geschaltet und jeder der NMOS-Transistoren N13-1 bis N13-m wird in Reaktion auf das digitale Steuersignal con3 mit dem Pegel der Vorspannung TVb leitend geschaltet. Deshalb wird mit dem Ansteigen der Bitanzahl von jedem der digitalen Steuersignale con1 bis con3 mit dem Pegel der Vorspannung TVb die Anzahl der leitend geschalteten NMOS-Transistoren N11-1 bis N11-n, N12-1 bis N12-m und N13-1 bis N13-m erhöht, wodurch der Stromfluss der Stromquellen I4 bis I6 erhöht wird. Das bedeutet, dass mit dem Ansteigen der Anzahl von digitalen Steuersignalen mit dem Pegel der Vorspannung TVb die Kanäle der NMOS-Transistoren N11-1 bis N11-n, N12-1 bis N12-m und N13-1 bis N13-m breiter werden, so dass der Stromfluss der Stromquellen I4 bis I6 erhöht wird.
Werden ein Stromfluss der Stromquellen I4 bis I6 erhöht und die Difterenzeingabedatensignale di und diB mit einem hohen bzw. einem niedrigen Pegel eingegeben, dann arbeitet die erfindungsgemäße Datentreiberschaltung wie die Datentreiberschaltung aus 2. Das bedeutet, dass, wenn die Differenzausgabedatensignale do und doB mit einem hohen bzw. niedrigen Pegel erzeugt werden, der hohe Pegel der Ausgabedaten do nahezu gleich bleibt, aber der niedrige Pegel der Ausgabedaten doB kleiner wird.
Die erfindungsgemäße Datentreiberschaltung steuert den Stromfluss der Stromquellen I4 bis I6 des Haupttreibers 20 und der Vortreiber 32-1 und 32-2 durch Steuern der Kanalbreiten der NMOS-Transistoren N11-1 bis N11-n, N12-1 bis N12-m und N13-1 bis N13-m von jeder der Stromquellen I4 bis I6 mit den digitalen Steuersignalen con1 bis con3. Dadurch ist eine Sättigungsbereichsspanne der NMOS-Transistoren der Stromquel len I4 bis I6 gesichert, wodurch das Rauschen verringert und stabile Differenzausgabedatensignale do und doB erzeugt werden.
8 zeigt schematisch als Signalverlaufsdiagramm der Differenzausgabedatensignale do und doB der Datentreiberschaltung aus 7, dass der Pegel der Differenzausgabedatensignale variiert wird, wenn der Stromfluss der Stromquellen I4 bis I6 erhöht wird. Speziell ist daraus ersichtlich, dass ein niedriger Pegel der Differenzausgabedatensignale abgesenkt und dadurch Amplitudenwerte E, F, G und H der ebenso bezeichneten Differenzausgabedatensignale erhöht werden.
Obwohl nicht dargestellt, kann die erfindungsgemäße Datentreiberschaltung so ausgeführt sein, dass sie den hohen Pegel der Differenzausgabedatensignale durch entsprechendes Steuern des Stromflusses des Haupttreibers und der Vortreiber graduell absenkt.
9 zeigt ein Schaltbild einer dritten erfindungsgemäßen Datentreiberschaltung. Der Haupttreiber 10 und die Vortreiber 12-1 und 12-2 sind gleich ausgeführt wie in 2. Eine Vorstromgeneratorschaltung 40 umfasst den Widerstand R5, eine Anzahl k von NMOS-Transistoren N9-1 bis N9-k, den NMOS-Transistor N10, den Komparator COM und ein Register 42.
Nachfolgend wird die Funktionsweise der Datentreiberschaltung aus 9 beschrieben. Das Register 42 erzeugt ähnlich wie das Register aus 4 oder 7 ein digitales Steuersignal con4 mit k Bits. Jeder der NMOS-Transistoren N9-1 bis N9-k wird in Reaktion auf das digitale Steuersignal con4 mit k Bits leitend geschaltet. Wird die Bitanzahl des digitalen Steuersignals con4 mit einem hohen Pegel erhöht, das vom Register 42 ausgegeben wird, dann werden so viele NMOS-Transistoren N9-1 bis N9-k leitend geschaltet wie Bits mit einem hohen Pegel im Steuersignal con4 vorhanden sind. Deshalb steigt mit dem Ansteigen der Bitanzahl mit einem hohen Pegel des digitalen Steuersignals con4 der Stromfluss durch den NMOS-Transistor N10 an. Dies führt zu einem Ansteigen des Stromflusses durch die NMOS-Transistoren N7 und N8. Das bedeutet, dass der NMOS-Transistor N10 und die NMOS-Transistoren N5 bis N8 als Stromspiegelschaltung ausgeführt sind, bei der die NMOS-Transistoren N5 bis N8 den Stromfluss durch den NMOS-Transistor N10 spiegeln. Sind die NMOS-Transistoren N5 bis N8 n-mal größer als der NMOS-Transistor N10 ausgeführt, dann passiert ein n-mal größerer Strom die NMOS-Transistoren N5 bis N8 als den NMOS-Transistor N10. Deshalb steuert diese erfindungsgemäße Datentreiberschaltung einen Stromfluss über die NMOS-Transistoren N9-1 bis N9-k mit dem digitalen Steuersignal con4, das vom Register 42 ausgegeben wird, um damit den Stromfluss durch die NMOS-Transistoren N5 bis N8 zu steuern.
Die Datentreiberschaltung aus 9 steuert foglich alle Ströme, welche durch die NMOS-Transistoren N5 bis N8 des Haupttreibers und der Vortreiber 12-1 und 12-2 fließen, um die Amplitude und den Pegel der Differenzausgabedatensignale do und doB zu variieren.
Obwohl nicht dargestellt, kann die Datentreiberschaltung so ausgeführt sein, dass sie ein Ausgabesignal der Vorstromgeneratorschaltung 40 an Gateanschlüsse der NMOS-Transistoren N5 und N6 anlegt und eine konstante Vorspannung TVb, die von der Vorspannungsgeneratorschaltung aus 4 oder 7 erzeugt wird, an die NMOS-Transistoren N7 und N8 anlegt. So ist es in diesem Fall möglich, den Pegel der Differenzausgabedatensignale do und doB zu verschieben.
Wie oben ausgeführt, kann die erfindungsgemäße Datentreiberschaltung bei Bedarf nicht nur die Amplitude und den Pegel variieren, sondern auch den Pegel verschieben. Zudem variiert die erfindungsgemäße Datentreiberschaltung den Strom der Stromquellen in Reaktion auf ein digitales Steuersignal so, dass eine Sättigungsbereichstoleranz der NMOS-Transistoren gesichert ist, welche die Stromquellen bilden, wodurch die Differenzausgabedatensignale unempfindlich in Bezug auf Rauschen erzeugt werden.
Die oben beschriebene Datentreiberschaltung der Erfindung kann z.B. für einen Datenausgabeanschluss eines Halbleiterbausteins, wie eines Halbleiterspeicherbausteins, verwendet werden, um Ausgabedaten mit verschiedenen gewünschten Pegeln zu erzeugen.

Claims

Datentreiberschaltung mit – einem Treiber (20, 22-1, 22-2), der ein Differenzeingabedatensignal (di, diB) empfängt und anhand eines Treiberstroms ein Differenzausgabedatensignal (do, doB) erzeugt, dadurch gekennzeichnet, dass – ein Signalgenerator (26) zum Erzeugen und Speichern eines digitalen Steuersignals (con1) vorgesehen ist und – der Treiberstrom in Reaktion auf vorbestimmte Bits des digitalen Steuersignals (con1) gesteuert wird.
Datentreiberschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Treiber folgende Komponenten umfasst: – einen Vortreiber, welcher in Reaktion auf eine Vorspannung (TVb) einen Vortreiberstrom passieren lässt und welcher das Differenzeingabedatensignal (di, diB) empfängt, um ein erstes und ein zweites Signal zu erzeugen, und – einen Haupttreiber (20), in welchem in Reaktion auf das digitale Steuersignal (con1) ein Haupttreiberstrom gesteuert wird und welcher in Reaktion auf das erste und zweite Signal das Difterenzausgabedatensignal (do, doB) erzeugt.
Datentreiberschaltung nach Anspruch 2, dadurch gekennzeichnet, dass der Vortreiber folgende Komponenten umfasst: – eine erste Vortreiberschaltung (22-1) mit einer ersten Last (R3), welche zwischen einer Versorgungsspannung (VDDQ) und einem ersten Knoten (a) eingeschleift ist, einem ersten Schalttransistor (N3), welcher mit dem ersten Knoten (a) verbunden ist und in Reaktion auf ein Eingabedatensignal (di) des Difterenzeingabedatensignals (di, diB), geschaltet wird, und einer ersten Vor treiberstromquelle (I2), welche zwischen dem ersten Schalttransistor (N3) und einer Massespannung eingeschleift ist und den Vorstrom in Reaktion auf die Vorspannung (TVb) passieren lässt, wobei die erste Vortreiberschaltung (22-1) über den ersten Knoten (a) das erste Signal erzeugt, und – eine zweite Vortreiberschaltung (22-2) mit einer zweiten Last (R4), welche zwischen der Versorgungsspannung (VDDQ) und einem zweiten Knoten (b) eingeschleift ist, einem zweiten Schalttransistor (N4), welcher mit dem zweiten Knoten (b) verbunden ist und in Reaktion auf ein invertiertes Eingabedatensignal (diB) des Differenzeingabedatensignals (di, diB) geschaltet wird, und einer zweiten Vortreiberstromquelle (I3), welche zwischen dem zweiten Schalttransistor (N4) und einer Massespannung eingeschleift ist und den Vorstrom in Reaktion auf die Vorspannung (TVb) passieren lässt, wobei die zweite Vortreiberschaltung (22-2) über den zweiten Knoten (b) das zweite Signal erzeugt.
Datentreiberschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Haupttreiber (20) folgende Komponenten umfasst: – eine dritte Last (R1), welche zwischen der Versorgungsspannung (VDDQ) und einem dritten Knoten eingeschleift ist, – eine vierte Last (R2), welche zwischen der Versorgungsspannung (VDDQ) und einem vierten Knoten eingeschleift ist, – einen ersten Transistor (N1), welcher zwischen dem dritten Knoten und einem fünften Knoten eingeschleift ist und dessen Gateanschluss das erste Signal empfängt, – einen zweiten Transistor (N2), welcher zwischen dem vierten Knoten und dem fünften Knoten eingeschleift ist und dessen Gateanschluss das zweite Signal empfängt, und – eine Haupttreiberstromquelle (I4), welche parallel zwischen dem fünften Knoten und der Massespannung eingeschleift ist und deren Haupttreiberstrom in Reaktion auf das digitale Steuersignal (con1) gesteuert wird, – wobei ein nicht invertiertes Datensignal (do) des Differenzausgabedatensignals (do, doB) über den dritten Knoten erzeugt wird und ein invertiertes Ausgabedatensignal (doB) des Differenzausgabedatensignals (do, doB) über den vierten Knoten erzeugt wird.
Datentreiberschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Haupttreiberstromquelle folgende Komponenten umfasst: – einen dritten Transistor (N5, N6), dessen Gateanschluss die Vorspannung empfängt, und – eine vorgegebene Anzahl von vierten Transistoren (N11-1 bis N11-n), deren Gateanschlüsse jeweils ein entsprechendes Bit-signal des digitalen Steuersignals (con1) empfangen und die parallel zum dritten Transistor geschaltet sind.
Datentreiberschaltung nach Anspruch 5, dadurch gekennzeichnet, dass sich die vierten Transistoren (N11-1 bis N11-n) jeweils in ihrer Kanalbreite unterscheiden.
Datentreiberschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der Treiber folgende Komponenten umfasst: – einen Vortreiber, in welchem ein Vortreiberstrom in Reaktion auf einen Teil von vorbestimmten Bits des digitalen Steuersignals (con2, con3) gesteuert wird und welcher das Differenzeingabedatensignal (di, diB) empfängt, um ein erstes und ein zweites Signal zu erzeugen, und – einen Haupttreiber, in welchem in Reaktion auf einen anderen Teil von vorbestimmten Bits (con1) des digitalen Steuersignals ein Haupttreiberstrom gesteuert wird und welcher in Reaktion auf das erste und zweite Signal das Differenzausgabedatensignal (do, doB) erzeugt.
Datentreiberschaltung nach Anspruch 7, dadurch gekennzeichnet, dass der Vortreiber folgende Komponenten umfasst: – eine erste Vortreiberschaltung (32-1) mit einer ersten Last (R3), welche zwischen der Versorgungsspannung (VDDQ) und dem ersten Knoten (a) eingeschleift ist, einem ersten Schalttransistor (N3), welcher mit dem ersten Knoten (a) verbunden ist und in Reaktion auf ein Eingabedatensignal (di) des Differenzeingabedatensignals (di, diB) geschaltet wird, und einer ersten Vortreiberstromquelle (I5), welche zwischen dem ersten Schalttransistor (N3) und der Massespannung eingeschleift ist und in welcher der Vortreiberstrom in Reaktion auf den Teil der Bits (con2) des digitalen Steuersignals gesteuert wird, wobei die erste Vortreiberschaltung (32-1) über den ersten Knoten (a) das erste Signal erzeugt, und – eine zweite Vortreiberschaltung (32-2) mit einer zweiten Last (R4), welche zwischen der Versorgungsspannung (VDDQ) und einem zweiten Knoten (b) eingeschleift ist, einem zweiten Schalttransistor (N4), welcher mit dem zweiten Knoten (b) verbunden ist und in Reaktion auf ein invertiertes Eingabedatensignal (diB) des Difterenzeingabedatensignals (di, diB) geschaltet wird, und einer zweiten Vortreiberstromquelle (I6), welche zwischen dem zweiten Schalttransistor (N4) und der Massespannung eingeschleift ist und in welcher der Vortreiberstrom in Reaktion auf den anderen Teil der Bits (con3) des digitalen Steuersignals gesteuert wird, wobei die zweite Vortreiberschaltung (32-2) über den zweiten Knoten (b) das zweite Signal erzeugt.
Datentreiberschaltung nach Anspruch 8, dadurch gekennzeichnet, dass die erste Vortreiberschaltung (32-1) folgende Komponenten umfasst: – einen ersten Transistor (N7), dessen Gateanschluss die Vorspannung (TVb) empfängt, und – eine vorgegebene Anzahl von zweiten Transistoren (N12-1 bis N12-m), deren Gateanschlüsse jeweils ein entsprechendes Bitsignal des einen Teils (con2) von vorbestimmten Bits des digitalen Steuersignals empfangen und die parallel zum ersten Transistor (N7) geschaltet sind.
Datentreiberschaltung nach Anspruch 9, dadurch gekennzeichnet, dass sich die zweiten Transistoren (N12-1 bis N12-m) jeweils in ihrer Kanalbreite unterscheiden.
Datentreiberschaltung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die zweite Vortreiberschaltung (32-2) folgende Komponenten umfasst: – einen dritten Transistor (N8), dessen Gateanschluss die Vorspannung (TVb) empfängt, und – eine vorgegebene Anzahl von vierten Transistoren (N13-1 bis N13-m), deren Gateanschlüsse jeweils ein entsprechendes Bitsignal des anderen Teils von Bits (con3) des digitalen Steuersignals empfangen und die parallel zum dritten Transistor (N8) geschaltet sind.
Datentreiberschaltung nach Anspruch 11, dadurch gekennzeichnet, dass sich die vierten Transistoren (N13-1 bis N13-m) jeweils in ihrer Kanalbreite unterscheiden.
Datentreiberschaltung nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass der Haupttreiber folgende Komponenten umfasst: – eine dritte Last (R1), welche zwischen der Versorgungsspannung (VDDQ) und dem dritten Knoten eingeschleift ist, – eine vierte Last (R2), welche zwischen der Versorgungsspannung (VDDQ) und dem vierten Knoten eingeschleift ist, – einen ersten Transistor (N1), welcher zwischen dem dritten Knoten und dem fünften Knoten eingeschleift ist und dessen Gateanschluss das erste Signal empfängt, – einen zweiten Transistor (N2), welcher zwischen dem vierten Knoten und dem fünften Knoten eingeschleift ist und dessen Gateanschluss das zweite Signal empfängt, und – eine Haupttreiberstromquelle (I4), welche parallel zwischen dem fünften Knoten und der Massespannung eingeschleift ist und deren Haupttreiberstrom in Reaktion auf die anderen Bits der vorbestimmten Bits (con1) des digitalen Steuersignals gesteuert wird, – wobei ein nicht invertiertes Datensignal (do) des Differenzausgabedatensignals (do, doB) über den dritten Knoten erzeugt wird und ein invertiertes Ausgabedatensignal (doB) des Differenzausgabedatensignals (do, doB) über den vierten Knoten erzeugt wird.
Datentreiberschaltung nach Anspruch 13, dadurch gekennzeichnet, dass die Haupttreiberstromquelle folgende Komponenten umfasst: – einen fünften Transistor (N5, N6), dessen Gateanschluss die Vorspannung empfängt, und – eine vorgegebene Anzahl von sechsten Transistoren (N11-1 bis N11-n), deren Gateanschlüsse jeweils ein entsprechendes Bitsignal der anderen Bits (con1) des digitalen Steuersignals emp fangen und die parallel zum fünften Transistor (N5, N6) geschaltet sind.
Datentreiberschaltung nach Anspruch 5, dadurch gekennzeichnet, dass sich die sechsten Transistoren (N11-1 bis N11-n) jeweils in ihrer Kanalbreite unterscheiden.
Datentreiberschaltung mit – einem Treiber (10, 12-1, 12-2), der ein Differenzeingabedatensignal (di, diB) empfängt und anhand eines Treiberstroms ein Differenzausgabedatensignal (do, doB) erzeugt, dadurch gekennzeichnet, dass – eine Generatorschaltung (40) zum Erzeugen eines Vorstroms in Reaktion auf vorbestimmte Bits (con4) eines digitalen Steuersignals vorgesehen ist und – der Treiber den Vorstrom spiegelt, um den Treiberstrom zu erzeugen.
Datentreiberschaltung nach Anspruch 16, dadurch gekennzeichnet, dass die Vorstromgeneratorschaltung (40) folgende Komponenten umfasst: – eine Signalgeneratorschaltung (42) zum Erzeugen und Speichern des digitalen Steuersignals (con4), – eine erste Last (R5), welche zwischen einer Versorgungsspannung (VDDQ) und einem ersten Knoten (d) eingeschleift ist, – eine vorgegebene Anzahl von ersten Transistoren (N9-1 bis N9-k), welche zwischen dem ersten Knoten (d) und einem zweiten Knoten eingeschleift sind und deren Gateanschlüsse jeweils die vorbestimmten Bits des digitalen Steuersignals (con4) empfangen und den Vorstrom erzeugen, – einen Komparator (COM), welcher eine Spannung am ersten Knoten (d) mit einer vorbestimmten Spannung (VDDQ) ver gleicht, um eine Ausgabespannung für den zweiten Knoten zu erzeugen, und – einen zweiten Transistor (N10), welcher zwischen dem zweiten Knoten und einer Massespannung eingeschleift ist und dessen Gateanschluss mit dem zweiten Knoten verbunden ist und der den Vorstrom passieren lässt.
Datentreiberschaltung nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass der Treiber folgende Komponenten umfasst: – einen Vortreiber zum Spiegeln des Vorstroms, um einen Vortreiberstrom passieren zu lassen, und zum Empfangen des Differenzeingabedatensignals (di, diB), um ein erstes und ein zweites Signal zu erzeugen, und – einen Haupttreiber (10) zum Spiegeln des Vorstroms, um einen Haupttreiberstrom passieren zu lassen, und zum Empfangen des ersten und zweiten Signals, um das Differenzausgabedatensignal (do, doB) zu erzeugen.
Datentreiberschaltung nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass der Treiber folgende Komponenten umfasst: – einen Vortreiber, welcher in Reaktion auf eine Vorspannung einen Vortreiberstrom passieren lässt und welcher das Differenzeingabedatensignal (di, diB) empfängt, um ein erstes und ein zweites Signal zu erzeugen, und – einen Haupttreiber (10) zum Spiegeln des Vorstroms, um einen Haupttreiberstrom passieren zu lassen, und zum Empfangen des ersten und zweiten Signals, um das Differenzausgabedatensignals (do, doB) zu erzeugen.
Halbleiterbaustein mit einer Mehrzahl von Datentreiberschaltungen, dadurch gekennzeichnet, dass wenigstens eine der mehreren Datentreiberschaltungen eine solche nach einem der Ansprüche 1 bis 19 ist.