KR100558488B1 - 데이터 구동회로 및 이를 이용한 반도체 장치 - Google Patents

데이터 구동회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR100558488B1
KR100558488B1 KR1020030059298A KR20030059298A KR100558488B1 KR 100558488 B1 KR100558488 B1 KR 100558488B1 KR 1020030059298 A KR1020030059298 A KR 1020030059298A KR 20030059298 A KR20030059298 A KR 20030059298A KR 100558488 B1 KR100558488 B1 KR 100558488B1
Authority
KR
South Korea
Prior art keywords
node
control signal
digital control
response
driver
Prior art date
Application number
KR1020030059298A
Other languages
English (en)
Other versions
KR20050021175A (ko
Inventor
김진현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030059298A priority Critical patent/KR100558488B1/ko
Priority to US10/848,913 priority patent/US7088152B2/en
Priority to TW093122745A priority patent/TWI252625B/zh
Priority to DE102004041335A priority patent/DE102004041335B4/de
Priority to JP2004244202A priority patent/JP4339208B2/ja
Publication of KR20050021175A publication Critical patent/KR20050021175A/ko
Application granted granted Critical
Publication of KR100558488B1 publication Critical patent/KR100558488B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 데이터 구동회로 및 이를 이용한 반도체 장치를 공개한다. 이 회로는 소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기, 및 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기로 구성되어 있다. 그리고, 구동기는 바이어스 전압에 응답하여 선 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기, 및 디지털 제어신호에 응답하여 주 구동 전류가 조절되고, 제1 및 제2신호에 응답하여 차동 출력 데이터를 발생하는 주 구동기로 구성되어 있다. 따라서, 진폭 및 레벨을 변화할 수 있을 뿐만아니라, 레벨을 쉬프트할 수 있으며, 디지털 제어신호에 응답하여 전류원들의 전류를 변화함으로써 전류원들을 구성하는 트랜지스터들의 포화 영역에서의 마아진이 확보되어 노이즈에 둔감한 안정적인 차동 출력 데이터를 발생할 수 있다.

Description

데이터 구동회로 및 이를 이용한 반도체 장치{Data driving circuit and semiconductor memory device using the same}
도1은 종래의 데이터 구동회로의 일예의 구성을 나타내는 것이다.
도2는 도1에 나타낸 데이터 구동회로의 회로도이다.
도3은 본 발명의 데이터 구동회로의 일실시예의 구성을 나타내는 것이다.
도4는 도3에 나타낸 데이터 구동회로의 실시예의 회로도이다.
도5는 도4에 나타낸 데이터 구동회로로부터 출력되는 차동 출력 데이터의 파형을 나타내는 것이다.
도6은 본 발명의 데이터 구동회로의 다른 실시예의 구성을 나타내는 것이다.
도7은 도6에 나타낸 데이터 구동회로의 실시예의 회로도이다.
도8은 도7에 나타낸 데이터 구동회로로부터 출력되는 차동 출력 데이터의 파형을 나타내는 것이다.
도9는 본 발명의 또 다른 실시예의 데이터 구동회로의 구성을 나타내는 회로도이다.
본 발명은 데이터 구동회로에 관한 것으로, 특히 다양한 레벨과 진폭의 출력신호를 발생할 수 있는 데이터 구동회로 및 이를 이용한 반도체 장치에 관한 것이다.
종래의 데이터 구동회로는 바이어스 전압을 발생하는 바이어스 전압 발생기와 차동 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기로 구성되어 있다. 그리고, 구동기는 선 구동기와 주 구동기로 구성되며, 선 구동기와 주 구동기는 차동 입력 데이터를 입력하고 바이어스 전압에 의해서 전류가 제어되어 차동 출력 데이터를 발생한다.
그런데, 종래의 데이터 구동회로는 수신측에서 원하는 다양한 레벨과 진폭을 가지는 차동 출력 데이터를 발생하는 것이 불가능하다는 문제점이 있었다.
도1은 종래의 데이터 구동회로의 일예의 구성을 나타내는 것으로, 주 구동기(10), 선 구동기들(12-1, 12-2), 및 바이어스 전압 발생기(14)로 구성되고, 주 구동기(10)는 저항들(R1, R2), NMOS트랜지스터들(N1, N2), 및 전류원(I1)로 구성되고, 선 구동기(12-1)는 저항(R2), NMOS트랜지스터(N3), 및 전류원(I2)로 구성되고, 선 구동기(12-2)는 저항(R4), NMOS트랜지스터(N4), 및 전류원(I3)로 구성되어 있다.
도1에 나타낸 데이터 구동회로의 기능을 설명하면 다음과 같다.
바이어스 전압 발생회로(14)는 바이어스 전압(Vb)을 입력하여 바이어스 전압(TVb)을 발생한다. 전류원들(I1, I2, I3)은 바이어스 전압(TVb)에 의해서 제어되어 일정한 전류를 흐르게 한다. NMOS트랜지스터(N3)는 입력 데이터(di)에 응답하 여 온, 오프되고, NMOS트랜지스터(N4)는 반전 입력 데이터(diB)에 응답하여 온, 오프된다. 선 구동기들(12-1, 12-2) 각각은 차동 입력 데이터(di, diB)가 "하이"레벨, "로우"레벨이면 노드(a)의 전압을 낮추고, 노드(b)의 전압을 높인다. 즉, 노드(a)에는 전압(VDDQ)에서 저항(R3)과 전류원(I2)에 의해서 발생되는 전압을 뺀 전압이 발생되고, 노드(b)에는 전압(VDDQ)이 발생된다. 반면에, 선 구동기들(12-1, 12-2) 각각은 차동 입력 데이터(di, diB)가 "로우"레벨, "하이"레벨이면 노드(a)에는 전압(VDDQ)이 발생되고, 노드(b)에는 전압(VDDQ)에서 저항(R4)과 전류원(I3)에 의해서 발생되는 전압을 뺀 전압이 발생된다. NMOS트랜지스터들(N1, N2) 각각은 노드들(a, b) 각각의 전압에 응답하여 흐르는 전류가 제어된다. 주 구동기(10)는 노드(a)의 전압이 노드(b)의 전압보다 낮으면 "하이"레벨과 "로우"레벨의 차동 출력 데이터(do, doB)를 발생하고, 반대로, 노드(a)의 전압이 노드(b)의 전압보다 높으면 "로우"레벨과 "하이"레벨의 차동 출력 데이터(do, doB)를 발생한다.
도2는 도1에 나타낸 데이터 구동회로의 회로도로서, 바이어스 전압 발생회로(14)가 저항(R5), NMOS트랜지스터들(N9, N10), 및 비교기(COM)로 구성되고, 도1의 전류원(I1)이 NMOS트랜지스터들(N5, N6)로 구성되고, 전류원(I2)이 NMOS트랜지스터(N7)로 구성되고, 전류원(I3)이 NMOS트랜지스터(N8)로 구성되어 있다.
도2에서, NMOS트랜지스터들(N7, N8)의 채널 폭보다 NMOS트랜지스터들(N5, N6)의 채널 폭이 훨씬 크게 설계되어있다.
도2에 나타낸 회로의 동작을 설명하면 다음과 같다.
바이어스 전압 발생회로(14)는 노드(c)의 전압이 바이어스 전압(Vb)보다 높 으면 바이어스 전압(TVb)을 낮추고, 노드(c)의 전압이 바이어스 전압(Vb)보다 낮으면 바이어스 전압(TVb)을 높여서, 일정한 바이어스 전압(TVb)을 발생한다. NMOS트랜지스터들(N5 ~ N8)은 바이어스 전압(TVb)에 응답하여 일정한 전류가 흐르게 한다. 바이어스 전압(TVb)이 높아지면 NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르는 전류가 많아지게 되고, 바이어스 전압(TVb)이 낮아지면 NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르는 전류가 줄어들게 된다. NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르는 전류가 많아지게 되는 경우에, "하이"레벨과 "로우"레벨의 차동 입력 데이터(di, diB)가 입력되면 NMOS트랜지스터(N3)가 온되고, NMOS트랜지스터(N4)가 오프된다. 그러면, 노드(a)의 전압은 바이어스 전압(TVb)이 높아지기 전의 경우보다 더 낮아지고, 노드(b)의 전압은 바이어스 전압(TVb)이 높아지기 전의 경우와 동일하게 된다. 따라서, NMOS트랜지스터(N1)에 의한 저항이 바이어스 전압(TVb)이 높아지기 전의 경우보다 커지게 되고, NMOS트랜지스터(N2)에 의한 저항은 바이어스 전압(TVb)이 높아지기 전의 경우와 동일하게 된다. 결과적으로, 저항(R1)과 NMOS트랜지스터들(N1)을 통하여 흐르는 전류의 증가에 비해서 저항(R2)과 NMOS트랜지스터(N2)를 통하여 흐르는 전류의 증가가 커지게 된다. 바이어스 전압(TVb)가 높아지기 전과 거의 동일한 "하이"레벨의 출력 데이터(do)와 바이어스 전압(TVb)가 높아지기 전보다 낮은 "로우"레벨의 출력 데이터(doB)를 발생하게 된다. 반면에, "로우"레벨과 "하이"레벨의 차동 입력 데이터(di, diB)가 입력되는 경우에는 "로우"레벨의 "하이"레벨의 차동 출력 데이터(do, doB)를 발생하게 되고, 이때 발생되는 "로우"레벨의 출력 데이터(do)의 레벨은 바이어스 전압(TVb)이 높아 지기 전의 "로우"레벨의 출력 데이터(do)의 레벨보다 더 낮아지게 된다. 즉, 바이어스 전압(TVb)이 높아짐에 따라 차동 출력 데이터의 "로우"레벨은 점차적으로 낮아지게 되고, 이에 따라, 차동 출력 데이터(do, doB)의 진폭이 점차적으로 커지게 된다.
그런데, 상술한 바와 같은 종래의 데이터 구동회로는 상술한 바와 같이 종래의 데이터 구동회로는 바이어스 전압(TVb)에 의해서 주 구동기(10)와 선 구동기들(12-1, 12-2)을 통하여 흐르는 전류를 제어함으로써 차동 출력 데이터(do, doB)의 진폭과 레벨을 변화시킬 수 있다.
그러나, 종래의 데이터 구동회로는 바이어스 전압(TVb)을 증가함에 의해서 차동 출력 데이터의 진폭과 레벨을 변화시킬 수는 있으나, 레벨을 쉬프트시킬 수는 없다.
그리고, 종래의 데이터 구동회로는 바이어스 전압(TVb)의 레벨을 증가함에 따라 선 구동기들(12-1, 12-2)과 주 구동기(10)의 NMOS트랜지스터들(N5 ~ N8)의 포화 영역에서의 마아진이 줄어들게 되어 노이즈에 민감한 차동 출력 데이터(do, doB)를 발생하게 된다는 문제점이 있다.
본 발명의 목적은 진폭과 레벨을 변화하는 것은 물론 레벨을 쉬프트하는 것이 가능하고 노이즈에 민감하지 않으면서 안정된 차동 출력 데이터를 발생할 수 있는 데이터 구동회로를 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 데이터 구동회로를 이용 한 반도체 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 데이터 구동회로의 제1형태는 소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기, 및 상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하는 것을 특징으로 한다.
상기 구동기는 바이어스 전압에 응답하여 선 구동 전류를 흐르게 하고, 상기 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기, 및 상기 디지털 제어신호에 응답하여 주 구동 전류가 조절되고, 상기 제1 및 제2신호에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하거나, 상기 디지털 제어신호중 일부 비트에 응답하여 선 구동 전류가 조절되고, 상기 차동 입력 데이터를 각각 입력하여 상기 제1 및 제2신호들을 발생하는 선 구동기, 및 상기 디지털 제어신호중 다른 일부 비트에 응답하여 주 구동 전류가 조절되고, 상기 제1 및 제2신호들에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 한다.
삭제
상기 선 구동기는 전원전압과 제1노드사이에 연결된 제1부하, 상기 제1노드에 연결되고 상기 차동 입력 데이터중 입력 데이터에 응답하여 스위칭되는 제1스위칭 트랜지스터, 상기 제1스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 바이어스 전압(상기 디지털 제어신호중 일부 비트)에 응답하여 상기 선 구동 전류를 흐르게 하는 제1 선 구동 전류원을 구비하고, 상기 제1노드를 통하여 상기 제1신호를 발생하는 제1 선 구동회로, 및 전원전압과 제2노드사이에 연결된 제2부하, 상기 제2노드에 연결되고 상기 차동 입력 데이터중 반전 입력 데이터에 응답하여 스위칭되는 제2스위칭 트랜지스터, 상기 제2스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 바이어스 전압(상기 디지털 제어신호중 일부 비트)에 응답하여 상기 선 구동 전류를 흐르게 하는 제2 선 구동 전류원을 구비하고, 상기 제2노드를 통하여 상기 제2신호를 발생하는 제2 선 구동회로를 구비하는 것을 특징으로 한다.
상기 주 구동기는 전원전압과 제3노드사이에 연결된 제3부하, 전원전압과 제4노드사이에 연결된 제4부하, 상기 제3노드와 제5노드사이에 연결되고, 상기 제1신호가 인가되는 게이트를 가진 제1트랜지스터, 상기 제4노드와 상기 제5노드사이에 연결되고, 상기 제2신호가 인가되는 게이트를 가진 제2트랜지스터, 및 상기 제5노드와 접지전압사이에 병렬 연결되고, 상기 디지털 제어신호(상기 디지털 제어신호중 다른 비트)에 응답하여 상기 주 구동 전류가 조절되는 주 구동 전류원을 구비하고, 상기 제3노드를 통하여 상기 차동 출력 데이터중 출력 데이터를 발생하고, 상기 제4노드를 통하여 상기 차동 출력 데이터중 반전 출력 데이터를 발생하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 데이터 구동회로의 제2형태는 소정 비트의 디지털 제어신호에 응답하여 바이어스 전류를 발생하는 바이어스 전류 발생회로, 및 상기 바이어스 전류를 미러하여 구동 전류를 발생하고, 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기를 구비하는 것을 특징으로 한다.
상기 바이어스 전류 발생회로는 상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생회로, 전원전압과 제1노드사이에 연결된 제1부하, 상기 제1노드와 제2노드사이에 병렬 연결되고, 상기 소정 비트의 디지털 제어신호가 인가되는 게이트를 가지고 바이어스 전류를 발생하는 소정 개수의 제1트랜지스터들, 상기 제1노드의 전압과 소정 전압을 비교하여 상기 제2노드로 출력 전압을 발생하는 비교기, 및 상기 제2노드와 접지전압사이에 연결되고, 상기 제2노드에 연결된 게이트를 가지고 상기 바이어스 전류를 흐르게 하는 제2트랜지스터를 구비하는 것을 특징으로 한다.
상기 구동기는 상기 바이어스 전류를 미러하여 선 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기, 및 상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하거나, 바이어스 전압에 응답하여 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기, 및 상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 한다.
삭제
상기 다른 목적을 달성하기 위한 본 발명의 데이터 구동회로를 구비한 반도체 장치의 제1형태는 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서, 상기 데이터 구동회로들 각각이 소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동 기, 및 상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 데이터 구동회로를 구비한 반도체 장치의 제2형태는 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서, 상기 복수개의 데이터 구동회로들 각각이 소정 비트의 디지털 제어신호에 응답하여 바이어스 전류를 발생하는 바이어스 전류 발생회로, 및 상기 바이어스 전류를 미러하여 구동 전류를 발생하고, 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면을 참고로 하면 본 발명의 데이터 구동회로 및 이를 이용한 반도체 장치를 설명하면 다음과 같다.
도3은 본 발명의 데이터 구동회로의 일실시예의 구성을 나타내는 것으로, 주 구동기(20), 선 구동기들(22-1, 22-2), 바이어스 전압 발생회로(24), 및 출력 레벨 제어회로(26)로 구성되어 있다.
도3에서, 선 구동기들(22-1, 22-2)은 도1에 나타낸 선 구동기들(12-1, 12-2)과 동일하.게 구성되고, 주 구동기(20)는 도1에 나타낸 주 구동기(10)의 구성에 전류원(I4)을 추가하여 구성되어 있다.
도3에 나타낸 데이터 구동회로의 기능을 설명하면 다음과 같다.
바이어스 전압 발생회로(24)는 일정한 바이어스 전압(TVb)을 발생한다. 전류원들(I1 ~ I3)은 바이어스 전압(TVb)에 응답하여 전류가 제어된다. 출력 레벨 제어 회로(26)는 바이어스 전압(TVb)을 전원전압으로 하여 소정 비트의 디지털 제어신호(con1)를 발생한다. 전류원(I4)은 출력 레벨 제어회로(26)로부터 출력되는 소정 비트의 디지털 제어신호(con1)에 응답하여 전류가 제어된다. 주 구동기(20)는 노드(a)의 전압이 노드(b)의 전압보다 낮으면, "하이"레벨과 "로우"레벨의 차동 출력 데이터(do, doB)를 발생하고, 높으면 "로우"레벨과 "하이"레벨의 차동 출력 데이터(do, doB)를 발생한다. 즉, 도1에 나타낸 데이터 구동회로와 동일한 기능을 수행한다. 그런데, 주 구동기(20)는 전류원(I4)에 의해서 전류가 증가하게 되면 차동 출력 데이터(do, doB)의 레벨이 변화하게 된다. 즉, 전류원(I4)의 전류가 증가함에 따라 진폭은 동일하고 레벨이 쉬프트된 차동 출력 데이터(do, doB)를 발생한다.
도3에 나타낸 본 발명의 데이터 구동회로는 전류원(I4)의 전류를 바이어스 전압을 변화함에 의해서 변화하는 것이 아니라, 소정 비트의 디지털 제어신호(con1)의 디지털 값을 변화함에 의해서 차동 출력 데이터(do, doB)의 레벨을 쉬프트한다.
도4는 도3에 나타낸 데이터 구동회로의 실시예의 회로도로서, 바이어스 전압 발생회로(24)는 비교기(COM), 저항(R5), NMOS트랜지스터들(N9, N10)로 구성되고, 도3의 전류원(I4)이 NMOS트랜지스터들(N5, N6)로 구성되고, 전류원(I5)이 NMOS트랜지스터(N7)로 구성되고, 전류원(I6)이 NMOS트랜지스터(N8)로 구성되고, 전류원(I7)이 NMOS트랜지스터들(N11-1 ~ N11-n)로 구성되어 있다. 그리고, 출력 레벨 제어회로(26)는 레지스터(26-1) 및 구동회로(26-2)로 구성되어 있다.
도4에서, NMOS트랜지스터들(N11-1 ~ N11-n) 각각의 채널 폭은 서로 동일하게 설계되거나 서로 다르게 설계되어 있다.
도4에 나타낸 데이터 구동회로의 동작을 설명하면 다음과 같다.
바이어스 전압 발생회로(24)는 도2에 나타낸 바이어스 전압 발생회로와 마찬가지로 일정한 바이어스 전압(TVb)을 발생한다. 비교기(COM)의 비교 전압으로 도2에 나타낸 것처럼 바이어스 전압(Vb)을 사용하지 않고 전원전압(VDDQ)을 사용함으로써 보다 안정된 바이어스 전압(TVb)을 발생할 수 있다. NMOS트랜지스터들(N5 ~ N8) 각각은 바이어스 전압(TVb)에 응답하여 전류를 흐르게 한다. NMOS트랜지스터들(N11-1 ~ N11-n) 각각은 n비트의 디지털 제어신호(con1)에 응답하여 전류를 흐르게 한다. 레지스터(26-1)는 디지털 신호를 저장한다. 이때, 디지털 신호는 모드 설정 동작시에 모드 설정 코드를 입력함에 의해서 설정하거나, 일반적으로 알려진 퓨즈 프로그램 회로를 이용하여 프로그램함에 의해서 설정하는 것이 가능하다. 구동회로(26-2)는 전원전압으로 바이어스 전압(TVb)을 입력하여 레지스터(26-1)로부터 출력되는 디지털 신호에 응답하여, 바이어스 전압(TVb) 레벨을 가지는 디지털 제어신호 또는 접지전압 레벨을 가지는 디지털 제어신호를 발생한다. 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호에 응답하여 NMOS트랜지스터들(N11-1 ~ N11-n) 각각은 온된다. 따라서, 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호의 비트수가 증가하게 되면 온되는 NMOS트랜지스터(N11-1 ~ N11-n)의 수가 증가하여 전류원(I4)의 전류가 증가하게 된다. 즉, 바이어스 전압(TVb) 레벨을 가지는 디지털 제어신호의 비트수가 증가하게 되면 NMOS트랜지스터들(N11-1 ~ N11-n)의 채널 폭이 더 많이 열리게 되어 전류원(I7)의 전류가 증가하 게 된다. 선 구동기들(22-1, 22-2)의 동작은 도2에 나타낸 선 구동기들의 동작과 동일하다. 즉, 노드들(a, b)의 전압은 도2에 나타낸 선 구동기들의 출력 전압과 동일하다. 노드(a)의 전압이 노드(b)의 전압보다 낮으면, NMOS트랜지스터(N1)를 통하여 흐르는 전류가 NMOS트랜지스터들(N2)을 통하여 흐르는 전류보다 작아지게 된다. 그런데, 전류원(I4)의 전류가 증가하게 되면 NMOS트랜지스터들(N1, N2)를 통하여 흐르는 전류가 거의 동일하게 증가하게 된다. 이에 따라, "하이"레벨과 "로우"레벨의 차동 출력 데이터(do, doB)가 거의 동일한 레벨만큼 떨어지게 된다. 마찬가지로, 노드(a)의 전압이 노드(b)의 전압보다 높은 경우에도, "로우"레벨과 "하이"레벨의 차동 출력 데이터(do, doB)가 거의 동일한 레벨만큼 떨어지게 된다. 즉, 전류원(I4)의 전류가 증가함에 따라 차동 출력 데이터(do, doB)의 레벨이 점차적으로 동일한 레벨만큼 떨어지게 된다.
도5는 도4에 나타낸 데이터 구동회로로부터 출력되는 차동 출력 데이터의 파형을 나타내는 것으로, 도4에 나타낸 전류원(I4)의 전류가 증가함에 따라 차동 출력 데이터의 레벨이 쉬프트되어 A, B, C, D로 나타낸 바와 같이 떨어지게 된다. 그러나, A, B, C, D로 나타낸 차동 출력 데이터의 진폭은 동일하다.
따라서, 본 발명의 데이터 구동회로는 주 구동기(20)의 전류원(I4)의 전류를 디지털 제어신호(con1)에 응답하여 NMOS트랜지스터들(N11-1 ~ N11-n)의 채널 폭을 변화시켜 차동 출력 데이터(do, doB)의 레벨을 조절하는 것이 가능하다.
즉, 본 발명의 데이터 구동회로는 전류원을 구성하는 NMOS트랜지스들의 게이트로 인가되는 바이어스 전압의 레벨을 아날로그적으로 증가함에 의해서 전류원의 전류를 조절하는 것이 아니라, NMOS트랜지스터들의 게이트로 디지털 제어신호를 인가함에 의해서 전류를 조절한다. 따라서, 전류원을 구성하는 NMOS트랜지스터들의 포화 영역에서의 마아진이 충분하게 확보되어, 노이즈에 둔감하고 안정된 차동 출력 데이터(do, doB)를 발생하는 것이 가능하다.
도6은 본 발명의 데이터 구동회로의 다른 실시예의 구성을 나타내는 것으로, 도3에 나타낸 선 구동기(32-1)에 전류원(I5)을 추가하고, 선 구동기(32-2)에 전류원(I6)을 추가하여 구성되고, 도3에 나타낸 출력 레벨 제어회로(26)를 출력 레벨 및 진폭 제어회로(34)로 대체하여 구성되어 있다.
도6에 나타낸 데이터 구동회로의 기능을 설명하면 다음과 같다.
도3에 나타낸 블록들과 동일한 블록들의 기능은 도3의 설명을 참고로 하면 쉽게 이해될 것이다.
출력 레벨 및 진폭 제어회로(34)는 전원전압으로 바이어스 전압(TVb)을 입력하여 소정 비트의 디지털 제어신호들(con1 ~ con3)을 발생한다.
전류원(I5)은 출력 레벨 및 진폭 제어회로(34)로부터 출력되는 소정 비트의 디지털 제어신호(con2)에 응답하여 전류가 제어된다. 전류원(I6)은 출력 레벨 및 진폭 제어회로(34)로부터 출력되는 소정 비트의 디지털 제어신호(con3)에 응답하여 전류가 제어된다.
즉, 도6에 나타낸 데이터 구동회로는 디지털 제어신호(con1)에 응답하여 주 구동기(20)의 전류원(I4)의 전류 뿐만아니라 디지털 제어신호들(con2, con3) 각각에 응답하여 선 구동기들(32-1, 32-2) 각각의 전류원들(I5, I6)의 전류도 제어된 다. 따라서, 차동 출력 데이터(do, doB)의 레벨 뿐만아니라 진폭 또한 제어된다.
도7은 도6에 나타낸 데이터 구동회로의 실시예의 회로도로서, 전류원(I5)은 NMOS트랜지스터들(N12-1 ~ N12-m)로 구성되고, 전류원(I6)은 NMOS트랜지스터들(N13-1 ~ N13-m)로 구성되고, 출력 레벨 및 진폭 제어회로(34)는 레지스터(34-1) 및 구동회로(34-2)로 구성되어 있다.
도7에 나타낸 데이터 구동회로의 동작을 설명하면 다음과 같다.
바이어스 전압 발생회로(24)는 도4에 나타낸 바이어스 전압 발생회로와 동일하게 동작하여 일정한 바이어스 전압(TVb)을 발생한다. NMOS트랜지스터들(N5 ~ N8) 각각은 바이어스 전압(TVb)에 응답하여 전류를 흐르게 한다. NMOS트랜지스터들(N11-1 ~ N11-n) 각각은 n비트의 디지털 제어신호(con1)에 응답하여 전류를 흐르게 한다. NMOS트랜지스터들(N12-1 ~ N12-m) 각각은 m비트의 디지털 제어신호(con2)에 응답하여 전류를 흐르게 한다. NMOS트랜지스터들(N13-1 ~ N13-m) 각각은 m비트의 디지털 제어신호(con3)에 응답하여 전류를 흐르게 한다. 레지스터(34-1)는 도4에 나타낸 레지스터(26-1)와 마찬가지로 디지털 신호를 저장한다. 구동회로(34-2)는 도4에 나타낸 구동회로(26-2)와 마찬가지로 레지스터(34-1)로부터 입력되는 디지털 신호에 응답하여 바이어스 전압(TVb) 레벨을 가지는 디지털 제어신호 또는 접지전압 레벨을 가지는 디지털 제어신호들(con1 ~ con3)를 발생한다. 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호(con1)에 응답하여 NMOS트랜지스터들(N11-1 ~ N11-n) 각각이 온되고, 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호(con2)에 응답하여 NMOS트랜지스터들(N12-1 ~ N12-m) 각각이 온된다. 그리고, 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호(con3)에 응답하여 NMOS트랜지스터들(N13-1 ~ N13-m) 각각이 온된다. 따라서, 바이어스 전압(TVb) 레벨을 가진 디지털 제어신호들(con1 ~ con3)의 각각의 비트수가 증가하게 되면 온되는 NMOS트랜지스터(N11-1 ~ N11-n, N12-1 ~ N12-m, N13-1 ~ N13-m)의 수가 증가하여 전류원들(I7 ~ I9)의 전류가 증가하게 된다. 즉, 바이어스 전압(TVb) 레벨을 가지는 디지털 제어신호의 비트수가 증가하게 되면 NMOS트랜지스터들(N11-1 ~ N11-n, N12-1 ~ N12-m, N13-1 ~ N13-m)의 채널 폭이 더 많이 열리게 되어 전류원들(I4 ~ I6)의 전류가 증가하게 된다.
전류원들(I4 ~ I6)의 전류가 증가되고, "하이"레벨과 "로우"레벨의 차동 입력 데이터(di, diB)가 입력되면, 도2에 나타낸 종래의 데이터 구동회로와 마찬가지로 동작하게 된다. 즉, "하이"레벨과 "로우"레벨의 차동 출력 데이터(do, doB)가 발생되는데, 이때 발생되는 "하이"레벨의 출력 데이터(do)의 레벨은 거의 동일하나, "로우"레벨의 출력 데이터(doB)의 레벨은 낮아지게 된다.
본 발명의 데이터 구동회로는 주 구동기(20)와 선 구동기들(32-1, 32-2)의 전류원들(I4 ~ I6)의 전류가 디지털 제어신호들(con1 ~ con3)에 의해서 전류원들(I4 ~ I6) 각각의 NMOS트랜지스터들(N11-1 ~ N11-n, N12-1 ~ N12-m, N13-1 ~ N13-m)의 채널 폭을 제어함에 의해서 조절된다. 따라서, 전류원들(I4 ~ I6)을 구성하는 NMOS트랜지스터들의 포화 영역에서의 마아진이 확보되게 되고, 이에 따라, 노이즈에 둔감하고 안정된 차동 출력 데이터(do, doB)를 발생할 수 있다.
도8은 도7에 나타낸 데이터 구동회로로부터 출력되는 차동 출력 데이터의 파 형을 나타내는 것으로, 도7에 나타낸 전류원들(I4 ~ I6)의 전류가 증가함에 따라 차동 출력 데이터의 레벨이 변화되어 E, F, G, H로 나타낸 바와 같이 "로우"레벨이 점차적으로 떨어지게 된다. 그래서, E, F, G, H로 나타낸 차동 출력 데이터의 진폭이 증가된다.
도시하지는 않았지만, 본 발명의 데이터 구동회로는 주 구동기와 선 구동기들의 전류를 적절하게 조절함에 의해서 차동 출력 데이터의 "하이"레벨을 점차적으로 떨어지게 할 수도 있다.
도9는 본 발명의 또 다른 실시예의 데이터 구동회로의 구성을 나타내는 회로도로서, 주 구동기(10) 및 선 구동기들(12-1, 12-2)은 도2에 나타낸 구성과 동일하며, 바이어스 전류 발생회로(40)가 저항(R5), NMOS트랜지스터들(N9-1 ~ N9-k, N10), 비교기(COM), 및 레지스터(42)로 구성되어 있다.
도9에 나타낸 데이터 구동회로의 동작을 설명하면 다음과 같다.
레지스터(42)는 도4 또는 도7에 나타낸 레지스터들과 마찬가지로 k비트의 디지털 제어신호(con4)를 발생한다. NMOS트랜지스터들(N9-1 ~ N9-k) 각각은 k비트의 디지털 제어신호(con4)에 응답하여 온된다. 만일 레지스터(42)로부터 출력되는 디지털 제어신호(con4)의 "하이"레벨의 비트수가 많아지게 되면 "하이"레벨의 디지털 제어신호(con4)의 비트수만큼의 NMOS트랜지스터들(N9-1 ~ N9-k)이 온된다. 따라서, "하이"레벨의 디지털 제어신호(con4)의 비트수가 많아질수록 NMOS트랜지스터(N10)를 통하여 흐르는 전류가 증가하게 된다. NMOS트랜지스터(N10)를 통하여 흐르는 전류가 증가하게 되면 NMOS트랜지스터들(N7 ~ N8)을 통하여 흐르는 전류가 증가된다. 즉, NMOS트랜지스터(N10)와 NMOS트랜지스터들(N5 ~ N8)이 전류 미러 회로로 구성되어, NMOS트랜지스터(N10)을 통하여 흐르는 전류를 NMOS트랜지스터들(N5 ~ N8)이 미러하게 된다. 만일 NMOS트랜지스터들(N5 ~ N8)의 크기가 NMOS트랜지스터들(N10)의 크기보다 n배 크게 설계되어 있다면, NMOS트랜지스터(N10)를 통하여 흐르는 전류의 n배의 전류가 NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르게 된다.
따라서, 본 발명의 데이터 구동회로는 레지스터(42)로부터 출력되는 디지털 제어신호(con4)에 따라 NMOS트랜지스터들(N9-1 ~ N9-k)을 통하여 흐르는 전류가 제어되어 NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르는 전류가 제어된다.
도9에 나타낸 데이터 구동회로는 주 구동기(10)와 선 구동기들(12-1, 12-2)의 NMOS트랜지스터들(N5 ~ N8)을 통하여 흐르는 전류가 모두 제어되어, 차동 출력 데이터(do, doB)의 진폭 및 레벨을 변화한다.
도시하지는 않았지만, NMOS트랜지스터들(N5, N6)의 게이트로는 바이어스 전류 발생회로(40)의 출력 신호가 인가되도록 구성하고, NMOS트랜지스터들(N7, N8)로는 도4 또는 도7의 바이어스 전압 발생회로에 의해서 발생되는 일정한 바이어스 전압(TVb)이 인가되도록 구성하게 되면, 차동 출력 데이터(do, doB)의 레벨을 쉬프트하는 것이 가능하다.
상술한 바와 같은 본 발명의 데이터 구동회로는 반도체 메모리 장치와 같은 반도체 장치의 데이터 출력단에 적용되어 수신 장치에서 원하는 다양한 레벨의 데이터로 변환하여 송신하는 것이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 데이터 구동회로는 진폭 및 레벨을 변화할 수 있을 뿐만아니라, 레벨을 쉬프트할 수 있다.
또한, 본 발명의 데이터 구동회로는 디지털 제어신호에 응답하여 전류원들의 전류를 변화함으로써 전류원들을 구성하는 트랜지스터들의 포화 영역에서의 마아진이 확보되어 노이즈에 둔감한 안정적인 차동 출력 데이터를 발생할 수 있다.
그리고, 본 발명의 데이터 구동회로를 이용한 반도체 장치는 수신 장치에서 원하는 다양한 레벨의 출력 데이터를 발생할 수 있다.

Claims (26)

  1. 소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기; 및
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하고,
    상기 구동기는
    바이어스 전압에 응답하여 선 구동 전류를 흐르게 하고, 상기 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 디지털 제어신호에 응답하여 주 구동 전류가 조절되고, 상기 제1 및 제2신호에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 데이터 구동회로.
  2. 삭제
  3. 제1항에 있어서, 상기 선 구동기는
    전원전압과 제1노드사이에 연결된 제1부하;
    상기 제1노드에 연결되고 상기 차동 입력 데이터중 입력 데이터에 응답하여 스위칭되는 제1스위칭 트랜지스터;
    상기 제1스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 바이어스 전압에 응답하여 상기 선 구동 전류를 흐르게 하는 제1 선 구동 전류원을 구비하고, 상기 제1노드를 통하여 상기 제1신호를 발생하는 제1 선 구동회로; 및
    전원전압과 제2노드사이에 연결된 제2부하;
    상기 제2노드에 연결되고 상기 차동 입력 데이터중 반전 입력 데이터에 응답하여 스위칭되는 제2스위칭 트랜지스터;
    상기 제2스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 바이어스 전압에 응답하여 상기 선 구동 전류를 흐르게 하는 제2 선 구동 전류원을 구비하고, 상기 제2노드를 통하여 상기 제2신호를 발생하는 제2 선 구동회로를 구비하는 것을 특징으로 하는 데이터 구동회로.
  4. 제1항에 있어서, 상기 주 구동기는
    전원전압과 제3노드사이에 연결된 제3부하;
    전원전압과 제4노드사이에 연결된 제4부하;
    상기 제3노드와 제5노드사이에 연결되고, 상기 제1신호가 인가되는 게이트를 가진 제1트랜지스터;
    상기 제4노드와 상기 제5노드사이에 연결되고, 상기 제2신호가 인가되는 게이트를 가진 제2트랜지스터; 및
    상기 제5노드와 접지전압사이에 병렬 연결되고, 상기 디지털 제어신호에 응답하여 상기 주 구동 전류가 조절되는 주 구동 전류원을 구비하고,
    상기 제3노드를 통하여 상기 차동 출력 데이터중 출력 데이터를 발생하고, 상기 제4노드를 통하여 상기 차동 출력 데이터중 반전 출력 데이터를 발생하는 것을 특징으로 하는 데이터 구동회로.
  5. 제4항에 있어서, 상기 주 구동 전류원은
    상기 바이어스 전압이 인가되는 게이트를 가진 제3트랜지스터; 및
    상기 디지털 제어신호의 각 비트 신호가 인가되는 게이트를 가진 상기 제3트랜지스터에 병렬 연결된 소정 개수의 제4트랜지스터들을 구비하는 것을 특징으로 하는 데이터 구동회로.
  6. 제7항에 있어서, 상기 소정 개수의 제4트랜지스터들 각각은
    채널 폭이 서로 다른 것을 특징으로 하는 데이터 구동회로.
  7. 소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기; 및
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하고,
    상기 구동기는
    상기 디지털 제어신호중 일부 비트에 응답하여 선 구동 전류가 조절되고, 상기 차동 입력 데이터를 각각 입력하여 상기 제1 및 제2신호들을 발생하는 선 구동기; 및
    상기 디지털 제어신호중 다른 일부 비트에 응답하여 주 구동 전류가 조절되고, 상기 제1 및 제2신호들에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 데이터 구동회로.
  8. 제7항에 있어서, 상기 선 구동기는
    전원전압과 제1노드사이에 연결된 제1부하;
    상기 제1노드에 연결되고 상기 차동 입력 데이터중 입력 데이터에 응답하여 스위칭되는 제1스위칭 트랜지스터;
    상기 제1스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 디지털 제어신호중 일부 비트에 응답하여 상기 선 구동 전류가 조절되는 제1 선 구동 전류원을 구비하고, 상기 제1노드를 통하여 상기 제1신호를 발생하는 제1 선 구동회로; 및
    전원전압과 제2노드사이에 연결된 제2부하;
    상기 제2노드에 연결되고 상기 차동 입력 데이터중 반전 입력 데이터에 응답하여 스위칭되는 제2스위칭 트랜지스터;
    상기 제2스위칭 트랜지스터와 접지전압사이에 연결되고, 상기 디지털 제어신호중 다른 일부 비트에 응답하여 상기 선 구동 전류가 조절되는 제2 선 구동 전류원을 구비하고, 상기 제2노드를 통하여 상기 제2신호를 발생하는 제2 선 구동회로를 구비하는 것을 특징으로 하는 데이터 구동회로.
  9. 제8항에 있어서, 상기 제1 선 구동 전류원은
    상기 바이어스 전압이 인가되는 게이트를 가진 제1트랜지스터; 및
    상기 디지털 제어신호중 일부 비트의 각 비트 신호가 인가되는 게이트를 가진 상기 제1트랜지스터에 병렬 연결된 소정 개수의 제2트랜지스터들을 구비하는 것을 특징으로 하는 데이터 구동회로.
  10. 제9항에 있어서, 상기 소정 개수의 제2트랜지스터들 각각은
    채널 폭이 다른 것을 특징으로 하는 데이터 구동회로.
  11. 제8항에 있어서, 상기 제2 선 구동 전류원은
    상기 바이어스 전압이 인가되는 게이트를 가진 제3트랜지스터; 및
    상기 디지털 제어신호중 일부 비트의 각 비트 신호가 인가되는 게이트를 가진 상기 제3트랜지스터에 병렬 연결된 소정 개수의 제4트랜지스터들을 구비하는 것을 특징으로 하는 데이터 구동회로.
  12. 제11항에 있어서, 상기 소정 개수의 제4트랜지스터들 각각은
    채널 폭이 다른 것을 특징으로 하는 데이터 구동회로.
  13. 제7항에 있어서, 상기 주 구동기는
    전원전압과 제3노드사이에 연결된 제3부하;
    전원전압과 제4노드사이에 연결된 제4부하;
    상기 제3노드와 제5노드사이에 연결되고, 상기 제1신호가 인가되는 게이트를 가진 제1트랜지스터;
    상기 제4노드와 상기 제5노드사이에 연결되고, 상기 제2신호가 인가되는 게이트를 가진 제2트랜지스터; 및
    상기 제5노드와 접지전압사이에 병렬 연결되고, 소정 비트의 상기 제2디지털 제어신호중 다른 비트에 응답하여 상기 주 구동 전류를 조절하는 주 구동 전류원을 구비하고,
    상기 제3노드를 통하여 상기 차동 출력 데이터중 출력 데이터를 발생하고, 상기 제4노드를 통하여 상기 차동 출력 데이터중 반전 출력 데이터를 발생하는 것을 특징으로 하는 데이터 구동회로.
  14. 제13항에 있어서, 상기 주 구동 전류원은
    상기 바이어스 전압이 인가되는 게이트를 가진 제5트랜지스터; 및
    상기 디지털 제어신호중 다른 비트의 각 비트가 인가되는 게이트를 가진 상기 제5트랜지스터에 병렬 연결된 소정 개수의 제6트랜지스터들을 구비하는 것을 특징으로 하는 데이터 구동회로.
  15. 제14항에 있어서, 상기 소정 개수의 제6트랜지스터들 각각은
    채널 폭이 다른 것을 특징으로 하는 데이터 구동회로.
  16. 소정 비트의 디지털 제어신호에 응답하여 바이어스 전류를 발생하는 바이어스 전류 발생회로; 및
    상기 바이어스 전류를 미러하여 구동 전류를 발생하고, 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기를 구비하고,
    상기 구동기는
    상기 바이어스 전류를 미러하여 선 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 데이터 구동회로.
  17. 제16항에 있어서, 상기 바이어스 전류 발생회로는
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생회로;
    전원전압과 제1노드사이에 연결된 제1부하;
    상기 제1노드와 제2노드사이에 병렬 연결되고, 상기 소정 비트의 디지털 제어신호가 인가되는 게이트를 가지고 바이어스 전류를 발생하는 소정 개수의 제1트랜지스터들;
    상기 제1노드의 전압과 소정 전압을 비교하여 상기 제2노드로 출력 전압을 발생하는 비교기; 및
    상기 제2노드와 접지전압사이에 연결되고, 상기 제2노드에 연결된 게이트를 가지고 상기 바이어스 전류를 흐르게 하는 제2트랜지스터를 구비하는 것을 특징으로 하는 데이터 구동회로.
  18. 삭제
  19. 제16항에 있어서, 상기 구동기는
    바이어스 전압에 응답하여 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 데이터 구동회로.
  20. 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서,
    상기 데이터 구동회로들 각각이
    소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기; 및
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하고,
    상기 구동기는
    바이어스 전압에 응답하여 선 구동 전류를 흐르게 하고, 상기 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 디지털 제어신호에 응답하여 주 구동 전류가 조절되고, 상기 제1 및 제2신호에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 반도체 장치.
  21. 삭제
  22. 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서,
    상기 데이터 구동회로들 각각이
    소정 비트의 디지털 제어신호에 응답하여 구동 전류가 조절되고 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기; 및
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생기를 구비하고,
    상기 구동기는
    상기 디지털 제어신호중 일부 비트에 응답하여 상기 선 구동 전류가 조절되어, 상기 차동 입력 데이터를 각각 입력하여 상기 제1 및 제2신호들을 발생하는 선 구동기; 및
    상기 디지털 제어신호중 다른 비트에 응답하여 상기 주 구동 전류가 조절되어, 상기 제1 및 제2신호들에 응답하여 상기 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 반도체 장치.
  23. 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서,
    상기 복수개의 데이터 구동회로들 각각이
    소정 비트의 디지털 제어신호에 응답하여 바이어스 전류를 발생하는 바이어스 전류 발생회로; 및
    상기 바이어스 전류를 미러하여 구동 전류를 발생하고, 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기를 구비하고,
    상기 구동기는
    상기 바이어스 전류를 미러하여 선 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 반도체 장치.
  24. 제23항에 있어서, 상기 바이어스 전류 발생회로는
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생회로;
    전원전압과 제1노드사이에 연결된 제1부하;
    상기 제1노드와 제2노드사이에 병렬 연결되고, 상기 디지털 제어신호의 각 비트 신호가 인가되는 게이트를 가지고 바이어스 전류를 발생하는 소정 개수의 제1트랜지스터들;
    상기 제1노드의 전압과 소정 전압을 비교하여 상기 제2노드로 출력 전압을 발생하는 비교기; 및
    상기 제2노드와 접지전압사이에 연결되고, 상기 제2노드에 연결된 게이트를 가지고 상기 바이어스 전류를 흐르게 하는 제2트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
  25. 복수개의 데이터 구동회로들을 구비하는 반도체 장치에 있어서,
    상기 복수개의 데이터 구동회로들 각각이
    소정 비트의 디지털 제어신호에 응답하여 바이어스 전류를 발생하는 바이어스 전류 발생회로; 및
    상기 바이어스 전류를 미러하여 구동 전류를 발생하고, 차동 입력 데이터를 입력하여 차동 출력 데이터를 발생하는 구동기를 구비하고,
    상기 구동기는
    바이어스 전압에 응답하여 구동 전류를 흐르게 하고, 차동 입력 데이터를 입력하여 제1 및 제2신호를 발생하는 선 구동기; 및
    상기 바이어스 전류를 미러하여 주 구동 전류를 흐르게 하고, 상기 제1 및 제2신호를 입력하여 차동 출력 데이터를 발생하는 주 구동기를 구비하는 것을 특징으로 하는 반도체 장치.
  26. 제25항에 있어서, 상기 바이어스 전류 발생회로는
    상기 디지털 제어신호를 저장하고 발생하는 디지털 제어신호 발생회로;
    전원전압과 제1노드사이에 연결된 제1부하;
    상기 제1노드와 제2노드사이에 병렬 연결되고, 상기 디지털 제어신호의 각 비트 신호가 인가되는 게이트를 가지고 바이어스 전류를 발생하는 소정 개수의 제1트랜지스터들;
    상기 제1노드의 전압과 소정 전압을 비교하여 상기 제2노드로 출력 전압을 발생하는 비교기; 및
    상기 제2노드와 접지전압사이에 연결되고, 상기 제2노드에 연결된 게이트를 가지고 상기 바이어스 전류를 흐르게 하는 제2트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
KR1020030059298A 2003-08-26 2003-08-26 데이터 구동회로 및 이를 이용한 반도체 장치 KR100558488B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030059298A KR100558488B1 (ko) 2003-08-26 2003-08-26 데이터 구동회로 및 이를 이용한 반도체 장치
US10/848,913 US7088152B2 (en) 2003-08-26 2004-05-18 Data driving circuit and semiconductor memory device having the same
TW093122745A TWI252625B (en) 2003-08-26 2004-07-29 Data driving circuit and semiconductor memory device having the same
DE102004041335A DE102004041335B4 (de) 2003-08-26 2004-08-23 Datentreiberschaltung und zugehöriger Halbleiterbaustein
JP2004244202A JP4339208B2 (ja) 2003-08-26 2004-08-24 データ駆動回路及びこれを利用した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030059298A KR100558488B1 (ko) 2003-08-26 2003-08-26 데이터 구동회로 및 이를 이용한 반도체 장치

Publications (2)

Publication Number Publication Date
KR20050021175A KR20050021175A (ko) 2005-03-07
KR100558488B1 true KR100558488B1 (ko) 2006-03-07

Family

ID=34214711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059298A KR100558488B1 (ko) 2003-08-26 2003-08-26 데이터 구동회로 및 이를 이용한 반도체 장치

Country Status (5)

Country Link
US (1) US7088152B2 (ko)
JP (1) JP4339208B2 (ko)
KR (1) KR100558488B1 (ko)
DE (1) DE102004041335B4 (ko)
TW (1) TWI252625B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295059B2 (en) * 2004-10-29 2007-11-13 Broadcom Corporation System and method for common mode bias for high frequency buffers
KR100668499B1 (ko) 2006-02-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로 및 방법
KR100782323B1 (ko) * 2006-10-16 2007-12-06 삼성전자주식회사 출력 드라이버의 노이즈를 감소시킬 수 있는 반도체 장치및 방법
JP4998020B2 (ja) * 2007-03-07 2012-08-15 日本電気株式会社 出力レベル安定化回路及びそれを用いたｃｍｌ回路
KR100863518B1 (ko) * 2007-03-29 2008-10-15 주식회사 하이닉스반도체 반도체 장치
US7961007B2 (en) * 2009-04-30 2011-06-14 Apple Inc. Receiver to match delay for single ended and differential signals
KR101726429B1 (ko) * 2009-09-28 2017-04-12 삼성전자주식회사 신호 입력 회로 및 그것을 포함하는 반도체 장치
TW201218627A (en) * 2010-10-20 2012-05-01 Fitipower Integrated Tech Inc capable of reducing the current consumption of a level shifter during logic transition and downsizing the circuit area of a level shifter
US8378740B2 (en) * 2010-12-29 2013-02-19 Stmicroelectronics International N.V. Technique to minimize VDS mismatch driven voltage swing variation in open drain transmitter
US8432185B2 (en) 2011-05-25 2013-04-30 Apple Inc. Receiver circuits for differential and single-ended signals
US8410814B2 (en) 2011-06-16 2013-04-02 Apple Inc. Receiver circuits for differential and single-ended signals

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656952A (en) * 1995-11-13 1997-08-12 Analog Devices, Inc. All-MOS differential high speed output driver for providing positive-ECL levels into a variable load impedance
JP3507621B2 (ja) * 1996-05-28 2004-03-15 株式会社東芝 半導体集積回路
US5841296A (en) * 1997-01-21 1998-11-24 Xilinx, Inc. Programmable delay element
JPH10269768A (ja) * 1997-03-26 1998-10-09 Mitsubishi Electric Corp 半導体集積回路
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
DE19804804A1 (de) * 1998-02-06 1999-08-12 Siemens Ag Treiberstufe
US5942922A (en) * 1998-04-07 1999-08-24 Credence Systems Corporation Inhibitable, continuously-terminated differential drive circuit for an integrated circuit tester
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
JP3344404B2 (ja) * 2000-03-14 2002-11-11 日本電気株式会社 ドライバ回路
JP3498042B2 (ja) * 2000-06-05 2004-02-16 Ｎｅｃエレクトロニクス株式会社 電子機器及びそれを備えた電子機器システム
US6522174B2 (en) * 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
JP2002344304A (ja) * 2001-05-15 2002-11-29 Fujitsu Ltd 差動アンプ回路および半導体集積回路装置
US6922091B2 (en) * 2002-09-03 2005-07-26 Rambus Inc. Locked loop circuit with clock hold function

Also Published As

Publication number Publication date
TWI252625B (en) 2006-04-01
TW200520372A (en) 2005-06-16
JP4339208B2 (ja) 2009-10-07
US20050046472A1 (en) 2005-03-03
KR20050021175A (ko) 2005-03-07
DE102004041335A1 (de) 2005-04-07
DE102004041335B4 (de) 2013-05-23
US7088152B2 (en) 2006-08-08
JP2005073269A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US7656225B2 (en) Voltage generation circuit and semiconductor memory device including the same
JP4878243B2 (ja) 定電流回路
KR100558488B1 (ko) 데이터 구동회로 및 이를 이용한 반도체 장치
US7952388B1 (en) Semiconductor device
KR100725994B1 (ko) 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치
JP4008459B2 (ja) 制御信号供給回路及び信号出力回路
JP5085233B2 (ja) 基準電圧発生回路及びタイマ回路
US6531914B2 (en) Internal voltage generation circuit
US6686779B2 (en) Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI
KR20050120369A (ko) 반도체 메모리 장치의 파워 업 리셋 회로
KR100410987B1 (ko) 내부 전원전압 발생회로
US20050206466A1 (en) Refresh oscillator
KR100799120B1 (ko) 지연회로
US20050225363A1 (en) Output driver circuit
US6815998B1 (en) Adjustable-ratio global read-back voltage generator
KR100996193B1 (ko) 출력 드라이빙장치
KR20080017444A (ko) 출력 레벨 전압 조정
KR100764428B1 (ko) 반도체 메모리 소자의 전압발생장치
US20070182479A1 (en) Semiconductor memory device including circuit for blocking operation of bias circuit, and method of generating bias voltage
JPH05129922A (ja) 半導体集積回路装置
KR100598017B1 (ko) 기준 전압 변화에 따른 출력 특성 보정이 가능한 입력버퍼 및 출력 특성 보정이 가능한 입력 버퍼링 방법
JP2005102007A (ja) 発振回路
JP3142450B2 (ja) 駆動回路
KR100574910B1 (ko) 전류보상기능을갖는비교기
US7027318B2 (en) Method and system for adjusting offset voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee