DE102005007579A1 - Empfängerschaltung - Google Patents

Empfängerschaltung Download PDF

Info

Publication number
DE102005007579A1
DE102005007579A1 DE102005007579A DE102005007579A DE102005007579A1 DE 102005007579 A1 DE102005007579 A1 DE 102005007579A1 DE 102005007579 A DE102005007579 A DE 102005007579A DE 102005007579 A DE102005007579 A DE 102005007579A DE 102005007579 A1 DE102005007579 A1 DE 102005007579A1
Authority
DE
Germany
Prior art keywords
circuit
amplifier stage
input
amplifier
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005007579A
Other languages
English (en)
Inventor
Ullrich Menczigar
Andreas TÄUBER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005007579A priority Critical patent/DE102005007579A1/de
Priority to CN200610009013.0A priority patent/CN1822502A/zh
Priority to US11/357,905 priority patent/US7372331B2/en
Publication of DE102005007579A1 publication Critical patent/DE102005007579A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018514Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft eine Empfängerschaltung zur Aufnahme und zum Weiterleiten von Datensignalen, mit zumindest einem ersten und zweiten Eingang, über die ein externes digitales Datensignal und ein Referenzsignal in die Empfängerschaltung einkoppelbar sind, mit einer mehrstufigen Eingangsverstärkerschaltung, enthaltend eine erste und eine dieser nachgeschaltete zweite Verstärkerstufe, die das Datensignal verstärkt an einem Ausgang bereitstellt, mit einer Einrichtung zur aktiven Einstellung des Arbeitspunktes der Eingangsverstärkerschaltung, die abhängig von der Schaltungstopographie der Eingangsverstärkerschaltung ein Biaspotenzial zur Ansteuerung der Eingangsverstärkerschaltung erzeugt, mit welchem der Arbeitspunkt der ersten Verstärkerstufe so einstellbar ist, dass dessen Ausgangssignal in einem vorgegebenen Arbeitspunkt der zweiten Verstärkerstufe liegt.

Description

  • Die Erfindung betrifft eine Empfängerschaltung zur Aufnahme und zum Weiterleiten von Datensignalen.
  • Empfängerschaltung mit integrierten Eingangsverstärkern sind seit längerem allgemein bekannt und werden für die vielfältigsten Schaltungszwecke und Anwendungen eingesetzt. Lediglich zum allgemeinen Hintergrund sei auf die Europäischen Patente EP 869 615 B1 und EP 869 614 B1 verwiesen, die jeweils einstufige Eingangsverstärker beschreiben. Obwohl auf beliebige Empfängerschaltung mit Eingangsverstärkern anwendbar, werden die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik nachfolgend mit Bezug auf Eingangsverstärker für Halbleiterspeicher erläutert.
  • Bei modernen Computer- und Software-Anwendungen besteht zunehmend der Bedarf, immer größere Datenmengen in immer kürzerer Zeit zu verarbeiten. Zur Speicherung der Daten werden hochintegrierte Speicher, wie zum Beispiel DRAM-Speicher, verwendet. Um nun dem Bedarf einer immer höheren Geschwindigkeit bei der Verarbeitung von Daten gerecht zu werden, müssen bei einem solchen Halbleiterspeicher die Daten entsprechend schnell in den Speicher geschrieben werden bzw. wieder herausgelesen werden.
  • Mit der fortschreitenden Entwicklung auf dem Gebiet integrierter Schaltungen steigt auch deren Betriebsfrequenz, so dass sich die Daten entsprechend schnell verarbeiten lassen. Darüber hinaus existieren auch speziell für hohe Datenraten ausgelegte Halbleiterspeicher. Ein Vertreter eines solchen Halbleiterspeichers ist der so genannte DDR-DRAM-Speicher, wobei DDR für "Double Data Rate" steht. Während bei herkömmlichen Halbleiterspeichern Schreib- und Leseoperationen nur bei der ansteigenden oder der abfallenden Flanke eines Takt signals vorgenommen werden, werden bei DDR-Halbleiterspeichern Daten sowohl bei der ansteigenden Flanke als auch bei der abfallenden Flanke des Taktsignals aus dem Halbleiterspeicher ausgelesen und wieder in den Halbleiterspeicher geschrieben: Es wird damit eine doppelte Datenrate realisiert.
  • Das Auslesen der Daten aus dem Halbleiterspeicher bzw. das Schreiben der Daten in den Halbleiterspeicher erfolgt über eine externe Schnittstelle, die typischerweise ein oder mehrere Eingangsverstärker enthält. Da über diese Schnittstelle insbesondere auf Grund der hohen Frequenz eine sehr große Datenmenge ausgelesen bzw. geschrieben wird, besteht der besondere Bedarf, diese Datenmengen möglichst effektiv, das heißt, in den zur Verfügung stehenden Zeitfenstern möglichst optimal zu verschieben. Wesentlich dabei ist die Einhaltung der so genannten Setup- und Hold-Zeiten, die unter anderem die maximal mögliche Auslesegeschwindigkeit und damit die Leistungsfähigkeit des Datentransfers aus bzw. in den Halbleiterspeicher festgelegt.
  • DDR-Halbleiterspeicher wie auch andere Anwendungen nutzen Signale, bei denen zusammen mit dem Datensignal gleichzeitig auch ein Referenzpotenzial übertragen und in den Eingangsverstärker eingekoppelt wird. 1 zeigt das Timing für das Einlesen von Daten in einen bekannten Eingangsverstärker, wie er zum Beispiel zum Einlesen von Daten aus einem DDR-Halbleiterspeicher verwendet wird.
  • Das an den DDR-Halbleiterspeicher übergebene Datensignal ist hier mit V_EXT bezeichnet, wobei das Spannungsniveau dieses externen Datensignals V_EXT jeweils bezogen auf das gleichzeitig mit übertragene Referenzpotenzial V_REF ist. Die beiden Signale V_EXT, V_REF repräsentieren das Eingangsdatum. Das externe Datensignal V_EXT wird von der Eingangsverstärkerschaltung aufgenommen, verstärkt und weitergeleitet. Der externe Schaltpunkt ES ist hier definiert als der Schnitt punkt des extern eingekoppelten Datensignals V_EXT mit dem Referenzpotenzial V_REF, wobei definitionsgemäß der externe Schaltpunkt ES für eine ansteigende Flanke, wie auch für eine abfallende Flanke des externen Datensignals V_EXT gleich ist. Durch Weiterleiten und Verstärkten des externen Datensignals V_EXT ergibt sich das interne Datensignal V_INT, wobei der interne Schaltpunkt IS1, IS2 sich aus dem Schnittpunkt des internen Datensignals V_INT und einer internen Schaltschwelle V_IX, die typischerweise von der dem Eingangsverstärker nachgeschalteten Schaltung festgelegt wird, ergibt.
  • Problematisch daran ist, dass bei herkömmlichen Eingangsverstärkerschaltungen, wie dem eingangs beschriebenen Eingangsverstärker, die Durchlaufszeit für abfallende Flanken (tpf) und ansteigende Flanken (tpr) des Datensignals V_OUT unter anderem eine Funktion der Referenzspannung V_REF und des Arbeitspunktes des Eingangsverstärkers ist. Die Referenzspannung V_REF unterliegt aber typischerweise externen Schwankungen, wie zum Beispiel Schwankungen der Versorgungsspannung und der Temperatur. Die Verstärkung Av hängt neben externen Parametern, wie der Versorgungsspannung und der Temperatur, unter anderem auch von internen Parametern, wie zum Beispiel Technologie-bedingten Prozess-Schwankungen bei der Herstellung der integrierten Eingangsverstärkerschaltung, ab. Ohne weitere Maßnahmen ergeben sich dadurch bedingt unterschiedliche Durchlaufzeiten tpf, tpr, die zur Folge haben, dass jeweils für eine abfallende bzw. ansteigende Flanke des internen Datensignals V_INT unterschiedliche interne Schaltschwellen IS1, IS2 vorhanden sind. Diese starke Abhängigkeit verschlechtert die Setup und Hold-Zeit für das Schreiben von Daten.
  • Dieses Auslesen erfolgt durch Latchen der Daten, wobei die in dem Datensignal codierten Daten durch eine Veränderung des logischen Pegels von 0 auf 1 und umgekehrt, das heißt durch eine abfallende bzw. ansteigende Flanke, bestimmt sind. Indem für eine abfallende und ansteigende Flanke unterschiedliche Signallaufzeiten (Durchlaufzeiten) tpf, tpr vorhanden sind, ergibt sich damit insgesamt auch eine längere Setup- und Hold-Zeit, was unmittelbar dazu führt, dass die Geschwindigkeit zum Schreiben der Daten abnimmt, sofern sämtliche übertragenen Daten sicher eingelesen werden sollen. Dies führt in der Praxis zu einer signifikanten Verschlechterung der Leistungsfähigkeit der gesamten Datenverarbeitung, da zum sicheren Einlesen bzw. Schreiben von Daten ein Worst Case für die Setup-und Hold-Zeit berücksichtigt werden muss, was insgesamt allerdings zu Lasten der Leistungsfähigkeit geht.
  • Vor diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein besseres Timing und insbesondere ein Bit-unabhängiges Timing für die Verarbeitung von Datensignalen in einem Eingangsverstärker bereitzustellen.
  • Erfindungsgemäß wird diese Aufgabe durch eine Schaltung mit den Merkmalen des Anspruchs 1 gelöst.
  • Demgemäß ist eine Empfängerschaltung zur Aufnahme und zum Weiterleiten von Datensignalen vorgesehen, mit zumindest einem ersten und zweiten Eingang, über die ein externes digitales Datensignal und ein Referenzsignal in die Empfängerschaltung einkoppelbar sind, mit einer mehrstufigen Eingangsverstärkerschaltung enthaltend eine erste und eine dieser nachgeschalteten zweite Verstärkerstufe, die das Datensignal verstärkt an einem Ausgang bereitstellt, mit einer Einrichtung zur aktiven Einstellung des Arbeitspunktes der Eingangsverstärkerschaltung, die abhängig von der Schaltungstopographie der Eingangsverstärkerschaltung ein Biaspotenzial zur Ansteuerung der Eingangsverstärkerschaltung erzeugt, mit welchem der Arbeitspunkt der ersten Verstärkerstufe so einstellbar ist, dass dessen Ausgangssignal in einem vorgegebenen Arbeitspunkt der zweiten Verstärkerstufe liegt.
  • Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, den Arbeitspunkt der ersten Verstärkerstufe über eine eigens dafür vorgesehene Vorrichtung so einzustellen, dass bei einer Übereinstimmung des externen Datensignals mit dem Referenzpotenzial, das heißt zum Zeitpunkt des externen Schaltzeitpunktes, die zweite Verstärkerstufe eine nachgeschaltete Schaltungsanordnung in deren optimalem Arbeitspunkt ansteuert. Mittels dieser Einrichtung wird der Arbeitspunkt der zweistufigen Eingangsverstärkerschaltung so eingestellt, dass die Durchlaufzeiten sowohl für abfallende wie auch für ansteigende Flanken gleich sind, was letztendlich dazu führt, dass sowohl für abfallende Flanken wie auch für ansteigende Flanken des internen Datensignals ein gleicher interner Schaltpunkt gewährleistet ist. Die Durchlaufzeiten und damit auch der interne Schaltpunkt weisen somit keine bzw. nur eine minimale Abhängigkeit von dem Referenzpotenzial auf. Die sich dadurch ergebenden Setup- und Hold-Zeiten sind somit optimal, was insgesamt zu einer sehr effektiven Datenübergabe und Datenverarbeitung führt, was letztendlich die Leistungsfähigkeit optimiert.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindungen ergeben sich aus den weiteren Unteransprüchen sowie aus der Beschreibung in Zusammenschau mit der Zeichnung.
  • In einer vorteilhaften Ausgestaltung erzeugt die erste Verstärkerstufe durch Vergleich des Datensignals mit dem Referenzsignal ausgangsseitig ein internes Datensignal, welches der zweiten Verstärkerstufe zuführbar ist.
  • In einer besonders bevorzugten Ausgestaltung ist die erste Verstärkerstufe als Pegelwandler ausgebildet, dessen Verstärkung über das Biaspotenzial veränderbar ist und insbesondere einstellbar ist. Der Pegelwandler kann beispielsweise als Differenzverstärker ausgebildet sein, der ein differentielles Paar mit vorzugsweise passiver Last aufweist.
  • In einer vorteilhaften Ausgestaltung ist die zweite Verstärkerstufe als Inverter ausgebildet, jedoch kann die zweite Verstärkerstufe je nach Anwendung auch beliebig anders ausgebildet sein, beispielsweise als analoger Verstärker.
  • In einer bevorzugten Weiterbildung weist die Einrichtung zur Arbeitspunkteinstellung eine Regelungsschaltung auf, die eine Vergleicherschaltung enthält, die ein vorgegebenes Ausgangspotenzial der im Arbeitspunkt betriebenen zweiten Verstärkerstufe mit einem vorgegebenen Bezugspotenzial, welches durch die Schaltungstopographie der Eingangsverstärkerschaltung bestimmt ist, vergleicht und abhängig davon das Biaspotenzial erzeugt. Die Vergleicherschaltung ist bevorzugt als Differenzverstärker ausgebildet.
  • In einer bevorzugten Implementierung, bei der die zweite Verstärkerstufe als Inverter ausgebildet ist, entspricht das Bezugspotenzial der halben Versorgungsspannung (V_IX = VDD/2). Dieses Arbeitspunktpotenzial lässt sich auf einfache Weise beispielsweise über einen zwei gleich groß dimensionierte Widerstände aufweisenden Spannungsteiler erzeugen. Die Höhe bzw. der Wert dieses Arbeitspunktpotenzials wird als Referenz festgelegt und hängt vor allem von der Struktur und Schaltungstopographie der der Empfängerschaltung nachgeschalteten Schaltungsteile ab. Insbesondere wird dieses Arbeitspunktpotenzial so gewählt, wie der Schaltungspunkt der nachgeschalteten Schaltungselemente sein soll.
  • In einer bevorzugten Weiterbildung weist die Regelungsschaltung einen Rückkopplungspfad auf, in dem ein Abbild der zweiten Verstärkerstufe angeordnet ist, der eingangsseitig ein Gleichspannungs-Potenzial zugeführt wird, dessen Wert ein Maß für den Schaltpunkt der zweiten Verstärkerstufe ist. Dieser Schaltpunkt bezeichnet den internen Schaltpunkt, bei dem die Schaltelemente der zweiten Verstärkerstufe bezogen auf das von der ersten Verstärkerstufe bereitgestellte interne Datensignal schalten.
  • In einer bevorzugten Weiterbildung ist im Rückkopplungspfad der Regelungsschaltung zur Erzeugung des Gleichspannungs-Potenzials ein Abbild der ersten Verstärkerstufe vorgesehen.
  • In einer bevorzugten Weiterbildung weist die erste Verstärkerstufe und/oder das Abbild der ersten Verstärkerstufe jeweils einen steuerbaren Schalter auf, der über das Biaspotenzial ansteuerbar ist und der mit seiner gesteuerten Strecke in Reihe zu dem Eingangskreis und dem Ausgangskreis der jeweiligen Verstärkerstufe angeordnet ist.
  • In einer bevorzugten Weiterbildung ist ein Mittelwertbilder vorgesehen, der aus einem differenziellen Eingangssignal das Referenzsignal erzeugt, mit welchem das Abbild der ersten Verstärkerstufe ansteuerbar ist. Zusätzlich oder alternativ kann vorgesehen sein, dass an dem ersten und zweiten Eingang der ersten Verstärkerstufe ein Eingangssignal und ein dazu komplementäres Eingangssignal anliegt.
  • In einer bevorzugten Weiterbildung ist die Vergleicherschaltung eingangsseitig mit einem Ausgang des Abbild der ersten Verstärkerstufe verbunden.
  • Die Erfindung wird nachfolgend anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher beschrieben. Es zeigt dabei:
  • 1 das Timing für das Einlesen von Daten in einem bekannten Eingangsverstärker;
  • 2 das Schaltbild einer erfindungsgemäßen Empfängerschaltung;
  • 3 das Timing für die erfindungsgemäße Empfängerschaltung aus 3;
  • 4 ein Blockschaltbild zur Darstellung eines besonders bevorzugten Ausführungsbeispiels einer erfindungsgemäßen Empfängerschaltung.
  • In den Figuren der Zeichnung sind gleiche und funktionsgleiche Elemente und Signale – sofern nichts Anderes angegeben ist – mit denselben Bezugszeichen versehen worden.
  • 2 zeigt das Schaltbild einer mit Bezugszeichen 10 bezeichneten erfindungsgemäßen Empfängerschaltung. Die Empfängerschaltung 10 weist einen Dateneingang 11, einen Referenzeingang 12 sowie einen Datenausgang 13 auf.
  • Über den Dateneingang 11 ist ein externes Datensignal V_EXT in die Empfängerschaltung 10 einkoppelbar. Bei diesem Datensignal V_EXT kann es sich um ein beliebiges Datensignal enthaltend ein binäres, digitales Datum von irgendeiner Datenquelle handeln. Beispielsweise kann dieses Datensignal V_EXT von einem Prozessor erzeugt oder aus einem Speicher ausgelesen worden sein.
  • Über den Referenzeingang 12 ist ein Referenzpotenzial V_REF in die Empfängerschaltung 10 einkoppelbar. Dieses Referenzpotenzial V_REF kann von einer eigens dafür vorgesehenen externen Spannungsquelle bereitgestellt werden oder innerhalb eines Halbleiterspeichers erzeugt werden. Das Referenzpotenzial V_REF stellt somit ein Vergleichspotenzial dar, zu dessen Referenz die in dem Datensignal V_EXT enthaltenen Daten übergeben werden und zu dessen Referenz das Timing für die Datenübergabe angegeben wird. Typischerweise wird dieses Referenzpotenzial V_REF und damit einhergehend das Timing für die Datenübergabe in einer Spezifikation eines Halbleiterspeichers bzw. eines beliebigen Datenübertragungssystems vorgegeben. Das Referenzpotenzial V_REF ist im Unterschied zu dem Datensignal V_EXT mehr oder weniger konstant, unterliegt aber typischerweise externen Schwankungen, wie zum Beispiel Schwankungen der Versorgungsspannung VDD, GND und der Temperatur.
  • Am Datenausgang 13 liegt ein aus dem externen Datensignal V_EXT abgeleitetes verstärktes Ausgangssignal V_OUT zur weiteren Verarbeitung durch nachgeschaltete Schaltungsteile an.
  • Die Empfängerschaltung 10 weist zwei Versorgungsanschlüsse 14, 15 auf, über die die Empfängerschaltung 10 mit Energie versorgt wird. An dem ersten Versorgungseingang 14 liegt dabei ein erstes Versorgungspotenzial VDD, beispielsweise ein positives Potenzial VDD, an, während an dem zweiten Versorgungseingang 15 ein zweites Versorgungspotenzial GND, beispielsweise das Potenzial der Bezugsmasse GND, anliegt.
  • Die Empfängerschaltung 10 umfasst eine Eingangsverstärkerschaltung 16 und eine Einrichtung 17 zur Arbeitspunkteinstellung, die dem Eingangsverstärker 16 vorgeschaltet ist und der aktiven Einstellung des Arbeitspunktes dient.
  • Die Eingangsverstärkerschaltung 16 ist im vorliegenden Ausführungsbeispiel zweistufig ausgebildet und enthält eine erste und zweite Verstärkerstufe 18, 19. Die erste Verstärkerstufe 18 ist im vorliegenden Ausführungsbeispiel als Pegelwandler ausgebildet. Die der ersten Verstärkerstufe 18 nachgeschaltete zweite Verstärkerstufe 19 ist als Inverter ausgebildet. Der Pegelwandler der ersten Verstärkerstufe 18 wird durch einen Differenzverstärker 20 mit passiver Last gebildet. Dieser Differenzverstärker 20 enthält somit zwei Transistoren 21, 22, die jeweils mit ihren gesteuerten Strecken mit jeweils einem Widerstand 23, 24 in Reihe angeordnet sind, wobei die so gebildeten Reihenschaltungen zueinander parallel angeordnet sind. Ferner ist ein weiterer Transistor 25 vorgesehen, der mit seiner gesteuerten Strecke zwischen dem zweiten Versorgungsanschluss 15 und dem Differenzver stärker 20 angeordnet ist. Der Transistor 25 wird dabei über ein Biaspotenzial V_BIAS angesteuert.
  • Der erste Transistor 21 des Differenzverstärkers wird über das Referenzpotenzial V_REF gesteuert, wohingegen der zweite Transistor 22 über das externe Datensignal V_EXT gesteuert wird. Der Mittelabgriff zwischen dem zweiten Transistor 22 und dem entsprechenden Widerstand 24 bildet den Ausgang 26 der ersten Verstärkerstufe 18, an dem somit das intern verstärkte Datensignal V_INT anliegt. Das intern verstärkte Datensignal V_INT entspricht somit dem Spannungsabfall über dem Widerstand 24.
  • Dieses intern verstärkte Datensignal V_INT wird dem Inverter der zweiten Verstärkerstufe 19 zugeführt. Der Inverter weist in bekannter Weise zwei Transistoren 28, 29 auf, die mit ihren gesteuerten Strecken zueinander in Reihe und zwischen dem ersten und zweiten Versorgungsanschluss 14, 15 angeordnet sind. Steuerseitig sind diese Transistoren 28, 29 mit dem Eingang 27 des Inverters verbunden, sodass die Transistoren 28, 29 über das intern verstärkte Datensignal V_INT gesteuert werden. Ein Abgriff zwischen den gesteuerten Strecken der Transistoren 28, 29 bildet den Ausgang des Inverters und gleichsam den Datenausgang 13 des Empfängers 10.
  • Im vorliegenden Ausführungsbeispiel sind sämtliche Transistoren 21, 22, 25, 28, 29 als MOSFETs ausgebildet.
  • Die Einrichtung 17 zur Arbeitspunkteinstellung enthält eine als Differenzverstärker ausgebildete Vergleicherschaltung 30. Der Differenzverstärker 30 weist differenzielle Eingänge 31, 32 sowie einen Ausgang 33 auf. Über den Eingang 31 ist ein Regelsignal V_COMP, über den Eingang 32 ist ein Arbeitspunkt-Signal V_IX zur Festlegung eines definierten Arbeitspunktes in den Differenzverstärker 30 einkoppelbar. Durch Vergleich dieser beiden Signale V_COMP, V_IX ergibt sich ein Differenzsignal, welches als Biaspotenzial V_BIAS am Ausgang 33 bereitgestellt wird. Über dieses Biaspotenzial V_BIAS ist der Transistor 25 der ersten Verstärkerstufe 18 steuerbar.
  • Zur Gewinnung des Biaspotenzials V_BIAS weist die Einrichtung 17 eine Regelschaltung auf. Diese Regelschaltung umfasst neben dem Differenzverstärker 30 einen Rückkopplungspfad, in dem jeweils ein Abbild 34, 35 – so genannte Replika – der ersten und zweiten Verstärkerstufe 18, 19 der Eingangsverstärkerschaltung 16 angeordnet sind. Diese Schaltungsteile 34, 35 wurden unter nahezu denselben Prozess- und Technologieparametern hergestellt, wie die Schaltungsteile 18, 19, sodass diese auch identische Eigenschaften bei Schwankungen der externen Parameter, wie der Temperatur oder der Versorgungsspannung, zeigen. Die erfinderische Idee besteht nun darin, zu simulieren, wie diese Schaltungsteile 34, 35 unter Betriebsbedingungen arbeiten, und aus diesen Erkenntnissen einen optimalen Arbeitspunkt für die eigentlichen Verstärkerstufen 18, 19 ableiten.
  • Nachfolgend werden diejenigen Elemente der Schaltungen 34, 35, die den entsprechenden Elementen der ersten und zweiten Verstärkerstufe 18, 19 entsprechen, neben der entsprechenden Zahl zusätzlich mit dem Buchstaben "a" bezeichnet.
  • Das Abbild 34 der ersten Verstärkerstufe 18 umfasst somit in gleicher Weise einen Differenzverstärker 20a sowie einen dazu in Reihe angeordneten Transistor 25a, der über das Biaspotenzial V_BIAS angesteuert wird. Im Unterschied zu der ersten Verstärkerstufe 18 werden allerdings beide Transistoren 21a, 22a des Differenzverstärkers 20a mit demselben Referenzpotenzial V_REF angesteuert. Im konkreten Fall gilt hier stets: V_EXT = V_REF. Die die erste Verstärkerstufe 18 repräsentierende Schaltung 34 wird somit so betrieben, als wenn die die zweite Verstärkerstufe 19 repräsentierende Schaltung 35 gerade schalten würde. Auf diese Weise wird am Ausgang des Inverters ein Vergleichssignal V_COMP generiert und als Regelsignal dem Differenzverstärker 30 zugeführt wird.
  • Mittels der Regelungsschaltung wird also ein Biaspotenzial V_BIAS erzeugt, welches bereits eine Information über den optimalen Schaltzeitpunkt der zweiten Verstärkerstufe 19 enthält. Wird dieses Biaspotenzial V_BIAS in den Transistor 25 der ersten Verstärkerstufe 18 eingekoppelt, dann kann, da die Schaltungsteile 34, 35 nahezu exakt den entsprechenden Verstärkerstufen 18, 19 entsprechen, sichergestellt werden, dass die zweite Verstärkerstufe 19 in ihrem optimalen Arbeitspunkt und damit bei dem gewünschten Schaltpunkt betrieben wird. Am Ausgang 13 der zweiten Verstärkerstufe 19 wird somit ein Datenausgangssignal V_OUT bereitgestellt, welches sicherstellt, dass nachgeschaltete ebenfalls in ihrem optimalen Schaltpunkt betrieben werden. Insbesondere wird dadurch gewährleistet, dass die Durchlaufzeiten tpr, tpf gleich sind, sodass die Schnittpunkte IS der abfallenden und der ansteigenden Flanke des intern verstärkten Datensignals V_INT mit dem vorgegebenen Potenzial V_IX zur Festlegung des Arbeitspunktes zusammenfallen (siehe 3).
  • In einer zusätzlichen Funktionalität kann dieses Potenzial V_IX, welches der Arbeitspunkteinstellung der zweiten Verstärkerstufe 19 dient, jeweils an die Schaltungstopographien der unterschiedlichen Schaltungsteile angepasst werden. Insbesondere ist es damit möglich, die erfindungsgemäße Empfängerschaltung 10 an beliebige nachgeschaltete Schaltungsanordnungen anzupassen und dennoch zu gewährleisten, dass das diesen zugeführte intern verstärkte Datensignal V_OUT bereits einen optimalen Arbeitspunkt aufweist, also die Durchlaufzeiten tpr, tpf weitestgehend identisch sind.
  • In einer Weiterbildung zu 2 (nicht dargestellt) wird das Signal V_REF für das Abbild 34 des Differenzverstärkers 20a der ersten Verstärkerstufe 18 mittels eines Mittelwertbilders aus einem differenziellen Eingangssignal erzeugt.
  • Gleichzeitig wird ein Eingangssignal über den Eingang 11 an Transistor 22 und ein dazu komplementäres Eingangssignal an Transistor 21 des Differenzverstärkers 20 angeschlossen.
  • Bei dieser Ausgestaltung kann es sinnvoll sein, dass der positive Eingang 32 des Differenzverstärkers 30, an dem im Beispiel in 2 das Bezugspotenzial V_IX anliegt, nun mit dem Ausgang des mit dem Ausgang des Abbildes 34 des Differenzverstärkers 20a verbunden ist, so dass dem positiven Eingang 32 des Differenzverstärkers 30 das Potenzial V_INTa zugeführt wird.
  • 4 zeigt lediglich schematisch ein Blockschaltbild zur Darstellung eines besonders bevorzugten Ausführungsbeispiels einer erfindungsgemäßen Empfängerschaltung, die hier als Anwendung für eine hochintegrierte Halbleiterschaltung ausgebildet ist. Im Unterschied zu der allgemeinen Darstellung der Empfängerschaltung in 2 weist die Empfängerschaltung 10 in 4 mehrere, vorzugsweise identisch aufgebaute Eingangsverstärker 16 auf, die über ihre Eingänge und Ausgänge parallel zueinander angeordnet sind. Der besondere Vorteil dieser Empfängerschaltung 10 besteht nun darin, dass lediglich eine einzige Einrichtung 17 zur Arbeitspunkteinstellung vorgesehen ist, die allen n-Eingangsverstärkern 16 zugeordnet ist und bei der somit lediglich ein einziges Biaspotenzial V_BIAS zur Ansteuerung sämtlicher Eingangsverstärkerschaltungen 16 erforderlich ist. Im konkreten Fall eines sehr komplexen Halbleiterspeichers kann dieser eine Vielzahl von Eingangsverstärkern 16, beispielsweise 10 bis 100, aufweisen, denen allerdings lediglich eine einzige Einrichtung 17 zur Arbeitspunkteinstellung vorgeschaltet ist. Auf diese Weise lässt sich die erfindungsgemäße Funktionalität auf schaltungstechnisch sehr einfache, jedoch nichtsdestotrotz sehr effektive Weise implementieren.
  • Im vorliegenden Fall wurden sämtliche Eingangsverstärkern mit demselben Bezugszeichen 16 bezeichnet, was andeuten soll, dass diese weitestgehend identisch sind, jedoch könnten diese selbstverständlich auch unterschiedlich ausgestaltet sein.
  • Im Beispiel in 4 wurde lediglich eine Leitung zwischen dem Eingängen 11 und den verschiedenen Eingangsverstärkern 16 dargestellt. Es versteht sich von selbst, dass jedem Eingangsverstärker 16 jeweils ein einzelner Eingang, an dem jeweils ein unterschiedliches Signal V_EXT1 – V_EXTn anlegbar ist, und eine dazwischen angeordnete Verbindungsleitung zugeordnet ist, was in der 4 mit dem Bezugszeichen N verdeutlicht wurde.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels näher beschrieben wurde, sei sie nicht darauf beschränkt, sondern lässt sich auf mannigfaltige Art und Weise modifizieren. So sei die Erfindung nicht notwendigerweise auf einen zweistufigen Eingangsverstärker beschränkt, sondern lässt sich selbstverständlich auch auf mehr als zweistufige Verstärkerschaltungen anwenden. Des weiteren sei die Erfindung auch nicht für die Anwendung in einem Halbleiterspeicher festgelegt.
  • Insbesondere ist die Erfindung auch nicht auf die konkret an Hand der 2 und 4 dargelegten Schaltungsanordnungen beschränkt. Vielmehr seien dort lediglich bevorzugte Ausführungsbeispiele dargestellt, welche selbstverständlich durch Variation der Schaltungsteile und Schaltungselemente beliebig modifiziert werden können, ohne vom grundsätzlichen Prinzip der Erfindung abzuweichen. Insbesondere lassen sich zum Beispiel die passiven Elemente (Widerstände) auch als induktive, kapazitive oder auch als aktive Elemente realisieren. Die Transistoren müssen ferner nicht notwendigerweise als MOSFETs ausgebildet sein, sondern lassen sich auch in Bipolar-Technologie realisieren. Der die zweite Verstärkerstufe repräsentierende Inverter sei ferner lediglich ein konkretes Anwendungsbeispiel, lässt sich jedoch durch belie bige andere Schaltungsteile entsprechend den nachgeschalteten Schaltungsanordnungen abändern.
  • 10
    Empfängerschaltung
    11
    Dateneingang
    12
    Referenzeingang
    13
    Datenausgang
    14
    Versorgungseingang
    15
    Versorgungseingang
    16
    Eingangsverstärkerschaltung
    17
    Einrichtung zur Arbeitspunkteinstellung
    18
    erste Verstärkerstufe, Pegelwandler
    19
    zweite Verstärkerstufe, Inverter
    20,20a
    Differenzverstärker
    21,21a
    Transistoren, MOSFET
    22,22a
    Transistoren, MOSFET
    23,23a,
    passive Last, Widerstände
    24,24a
    passive Last, Widerstände
    25,25a
    Transistoren
    26
    Ausgang der ersten Verstärkerstufe
    27
    Eingang der zweiten Verstärkerstufe
    28
    Transistor/MOSFET des Inverters
    29
    Transistor/MOSFET des Inverters
    30
    Differenzverstärker
    31
    Eingang des Differenzverstärkers
    32
    Eingang des Differenzverstärkers
    33
    Ausgang des Differenzverstärkers
    34
    Abbild/Replika der ersten Verstärkerstufe
    35
    Abbild/Replika der zweiten Verstärkerstufe
    V_BIAS
    Biaspotenzial
    V_IX
    Potenzial zur Voreinstellung des Arbeitspunktes
    V_COMP
    Vergleichspotenzial
    V_REF
    Referenzpotenzial
    V_EXT
    (extern eingekoppeltes) Datensignal
    V_EXTn
    (extern eingekoppelte) Datensignale
    V_INT
    (intern verstärktes) Datensignal
    V_INTa
    Gleichspannungspotenzial
    V_OUT
    extern ausgekoppeltes Datensignal
    V_OUTn
    extern ausgekoppelte Datensignale
    VDD
    erstes/positives Versorgungspotenzial
    GND
    zweites Versorgungspotenzial, Potenzial der Be
    zugsmasse
    tpr
    Durchlauf zeit für eine ansteigende Flanke
    tpf
    Durchlaufzeit für eine abfallende Flanke
    ES
    externer Schaltpunkt, Schnittpunkt
    IS
    externer Schaltpunkt, Schnittpunkt
    N
    Anzahl der Leitungen

Claims (12)

  1. Empfängerschaltung (10) zur Aufnahme und zum Weiterleiten von Datensignalen (V_EXT), mit zumindest einem ersten und zweiten Eingang (11, 12), über die ein externes digitales Datensignal (V_EXT) und ein Referenzsignal (V_REF) in die Empfängerschaltung (10) einkoppelbar sind, mit einer mehrstufigen Eingangsverstärkerschaltung (16) enthaltend eine erste und eine dieser nachgeschalteten zweite Verstärkerstufe, die das Datensignal (V_EXT) verstärkt an einem Ausgang bereitstellt, mit einer Einrichtung (17) zur aktiven Einstellung des Arbeitspunktes der Eingangsverstärkerschaltung (16), die abhängig von der Schaltungstopographie der Eingangsverstärkerschaltung (16) ein Biaspotenzial (V_BIAS) zur Ansteuerung der Eingangsverstärkerschaltung (16) erzeugt, mit welchem der Arbeitspunkt der ersten Verstärkerstufe (18) so einstellbar ist, dass dessen Ausgangssignal (V_OUT) in einem vorgegebenen Arbeitspunkt der zweiten Verstärkerstufe (19) liegt.
  2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Verstärkerstufe (18) durch Vergleich des Datensignals (V_EXT) mit dem Referenzsignal (V_REF) ausgangsseitig ein internes Datensignal (V_INT) erzeugt, welches der zweiten Verstärkerstufe (19) zuführbar ist.
  3. Schaltung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Verstärkerstufe (18) als Pegelwandler (18) ausgebildet ist, dessen Verstärkung über das Biaspotenzial (V_BIAS) einstellbar ist.
  4. Schaltung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Verstärkerstufe (19) als Inverter (19) ausgebildet ist.
  5. Schaltung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Einrichtung (17) zur Arbeitspunkteinstellung eine Regelungsschaltung (30, 34, 35) aufweist, die eine Vergleicherschaltung (30) enthält, die ein vorgegebenes Ausgangspotenzial (V_COMP) der im Arbeitspunkt betriebenen zweiten Verstärkerstufe (19) mit einem vorgegebenen Bezugspotenzial (V_IX), welches durch die Schaltungstopographie der Eingangsverstärkerschaltung (16) bestimmt ist, vergleicht und abhängig davon das Biaspotenzial (V_BIAS) erzeugt.
  6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Vergleicherschaltung (30) als Differenzverstärker (30) ausgebildet ist.
  7. Schaltung nach wenigstens einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass im Fall einer als Inverter (19) ausgebildeten zweiten Verstärkerstufe (19) das Bezugspotenzial (V_IX) einer halben Versorgungsspannung (VDD/2) entspricht.
  8. Schaltung nach wenigstens einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Regelungsschaltung (30, 34, 35) einen Rückkopplungspfad (34, 35) aufweist, in welchem ein Abbild (35) der zweiten Verstärkerstufe (19) angeordnet ist, der eingangsseitig ein Gleichspannungs-Potenzial (V_INTa) zugeführt wird, dessen Wert ein Maß für den Schaltzeitpunkt der zweiten Verstärkerstufe (19) ist.
  9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass im Rückkopplungspfad (34, 35) zur Erzeugung des Gleichspannungs-Potenzials (V_INTa) ein Abbild (35) der ersten Verstärkerstufe (18) vorgesehen ist.
  10. Schaltung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Verstärkerstufe (18) und/oder das Abbild (34) der ersten Verstärkerstufe (18) jeweils einen steuerbaren Schalter (25, 25a) aufweisen, der über das Biaspotenzial (V_BIAS) ansteuerbar ist und der mit seiner gesteuerten Strecke in Reihe zu einem Eingangskreis und einem Ausgangskreis der jeweiligen Verstärkerstufe (18, 34) angeordnet ist.
  11. Schaltung nach wenigstens einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass ein Mittelwertbilder vorgesehen ist, der aus einem differenziellen Eingangssignal das Referenzsignal (V_REF) erzeugt, mit welchem das Abbild (35) der ersten Verstärkerstufe (18) ansteuerbar ist, und/oder dass an dem ersten und zweiten Eingang (11, 12) der ersten Verstärkerstufe (18) ein Eingangssignal und ein dazu komplementäres Eingangssignal anliegt.
  12. Schaltung nach wenigstens einem der Ansprüche 5–11, dadurch gekennzeichnet, dass die Vergleicherschaltung (30) eingangsseitig mit einem Ausgang des Abbild (35) der ersten Verstärkerstufe (18) verbunden ist.
DE102005007579A 2005-02-18 2005-02-18 Empfängerschaltung Withdrawn DE102005007579A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005007579A DE102005007579A1 (de) 2005-02-18 2005-02-18 Empfängerschaltung
CN200610009013.0A CN1822502A (zh) 2005-02-18 2006-02-16 接收器电路
US11/357,905 US7372331B2 (en) 2005-02-18 2006-02-17 Receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005007579A DE102005007579A1 (de) 2005-02-18 2005-02-18 Empfängerschaltung

Publications (1)

Publication Number Publication Date
DE102005007579A1 true DE102005007579A1 (de) 2006-08-24

Family

ID=36776187

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005007579A Withdrawn DE102005007579A1 (de) 2005-02-18 2005-02-18 Empfängerschaltung

Country Status (3)

Country Link
US (1) US7372331B2 (de)
CN (1) CN1822502A (de)
DE (1) DE102005007579A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425847B2 (en) * 2006-02-03 2008-09-16 Micron Technology, Inc. Input buffer with optimal biasing and method thereof
KR100718044B1 (ko) * 2006-05-26 2007-05-14 주식회사 하이닉스반도체 반도체 장치의 입력회로
DE102007046729B4 (de) * 2007-09-28 2013-11-28 Qimonda Ag Integrierte Schaltung
TWI748231B (zh) 2019-08-21 2021-12-01 崛智科技有限公司 接收電路以及運作方法
US11821935B2 (en) * 2021-12-01 2023-11-21 Infineon Technologies Ag Differential aging monitor circuits and techniques for assessing aging effects in semiconductor circuits
US11733288B2 (en) 2021-12-01 2023-08-22 Infineon Technologies Ag Circuits and techniques for assessing aging effects in semiconductor circuits
CN116072165B (zh) * 2023-03-07 2023-06-23 长鑫存储技术有限公司 一种信号采样电路和存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283482A (en) * 1992-07-06 1994-02-01 Ncr Corporation CMOS circuit for receiving ECL signals
US5736871A (en) * 1995-02-28 1998-04-07 Nec Corporation Differential pair input buffer circuit with a variable current source
GB2340685A (en) * 1998-08-10 2000-02-23 Sgs Thomson Microelectronics A bias voltage generator for CMOS input buffers
EP1011196A1 (de) * 1998-12-07 2000-06-21 Nec Corporation Eingangsschaltung , Ausgangsschaltung ,Eingangs- Ausgangsschaltung und Verfahren zur Bearbeitung von Eingangssignalen
EP0869614B1 (de) * 1997-04-03 2001-08-08 Infineon Technologies AG Eingangsverstärker für Eingangssignale mit steilen Flanken
EP0869615B1 (de) * 1997-04-03 2002-02-20 Infineon Technologies AG Eingangsverstärker mit einseitiger Versorgungsstromabschaltung für Eingangssignale mit steilen Flanken
EP1248371A1 (de) * 2001-04-06 2002-10-09 STMicroelectronics S.r.l. Wandler zur Pegelwandlung von differentiellen Signalen
EP1548943A1 (de) * 2003-11-28 2005-06-29 Alcatel ECL-CMOS-Pegelwandler

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429700B1 (en) * 2001-04-17 2002-08-06 International Business Machines Corporation Driver circuit with output common mode voltage control
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
JP3976665B2 (ja) * 2002-11-20 2007-09-19 富士通株式会社 バッファ回路装置
US7202714B2 (en) * 2003-05-12 2007-04-10 Samsung Electronics Co., Ltd. Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283482A (en) * 1992-07-06 1994-02-01 Ncr Corporation CMOS circuit for receiving ECL signals
US5736871A (en) * 1995-02-28 1998-04-07 Nec Corporation Differential pair input buffer circuit with a variable current source
EP0869614B1 (de) * 1997-04-03 2001-08-08 Infineon Technologies AG Eingangsverstärker für Eingangssignale mit steilen Flanken
EP0869615B1 (de) * 1997-04-03 2002-02-20 Infineon Technologies AG Eingangsverstärker mit einseitiger Versorgungsstromabschaltung für Eingangssignale mit steilen Flanken
GB2340685A (en) * 1998-08-10 2000-02-23 Sgs Thomson Microelectronics A bias voltage generator for CMOS input buffers
EP1011196A1 (de) * 1998-12-07 2000-06-21 Nec Corporation Eingangsschaltung , Ausgangsschaltung ,Eingangs- Ausgangsschaltung und Verfahren zur Bearbeitung von Eingangssignalen
EP1248371A1 (de) * 2001-04-06 2002-10-09 STMicroelectronics S.r.l. Wandler zur Pegelwandlung von differentiellen Signalen
EP1548943A1 (de) * 2003-11-28 2005-06-29 Alcatel ECL-CMOS-Pegelwandler

Also Published As

Publication number Publication date
CN1822502A (zh) 2006-08-23
US7372331B2 (en) 2008-05-13
US20060209607A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
DE69429223T2 (de) Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens
DE19735982C2 (de) Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz
DE69328348T2 (de) Stromerfassungsschaltung
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE69420447T2 (de) Verstärker
DE60315631T2 (de) Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang
DE60131375T2 (de) Operationsverstärkeranordnung mit Ruhestromeinstellungschaltung
DE102005007579A1 (de) Empfängerschaltung
DE102004002007B4 (de) Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE10136503B4 (de) Abtastverstärkerschaltung und Ausgabedatenverstärker eines Halbleiterbauelementes
DE2103256A1 (de) Geschwindigkeits MOS Leseverstärker
DE69428045T2 (de) Programmierbarer cmos bus- und übertragungsleitungstreiber
DE69403776T2 (de) Cmos-operationsverstärker mit verbesserter leistung über den gesamten speisespannungsbereich
DE69620323T2 (de) Eingangspufferschaltung
DE19818021A1 (de) Eingangspuffer mit einer Hysteresecharakteristik
DE19717331C2 (de) Treiberschaltung
DE19952698A1 (de) Leseverstärker
DE68921136T2 (de) Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen.
DE10005044B4 (de) Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren
DE19938054A1 (de) Stromvergleichseinrichtung
DE112004002311T5 (de) Stromübertragungslogikschaltung
DE10393755T5 (de) Schaltung zur aktiven Self-Bias-Kompensation für einen Hochfrequenzleistungsverstärker
EP0763916B1 (de) Empfängerschaltung mit konstantem Eingangswiderstand
DE10346945A1 (de) "Verfahren und System zur Steuerung der Anstiegsgeschwindigkeit" von Ausgangsdaten"
DE69934551T2 (de) Sende-Empfangstreiber mit programmierbarer Flankensteilheit unabhängig vom Herstellungsverfahren , der Speisespannung und der Temperatur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8130 Withdrawal