DE19952698A1 - Leseverstärker - Google Patents

Leseverstärker

Info

Publication number
DE19952698A1
DE19952698A1 DE19952698A DE19952698A DE19952698A1 DE 19952698 A1 DE19952698 A1 DE 19952698A1 DE 19952698 A DE19952698 A DE 19952698A DE 19952698 A DE19952698 A DE 19952698A DE 19952698 A1 DE19952698 A1 DE 19952698A1
Authority
DE
Germany
Prior art keywords
pmosfet
nmosfet
input
voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19952698A
Other languages
English (en)
Inventor
Kurd A Nasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE19952698A1 publication Critical patent/DE19952698A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

Eine Verstärkerschaltung für einen Leseverstärker umfaßt einen ersten und einen zweiten CMOS-Inverter (518, 520; 552, 524), einen pMOS-Stromspiegel (502, 504), einen nMOS-Stromspiegel (506, 508), einen pMOSFET (510) als Stromquelle und einen nMOSFET (512) als Stromsenke. Die Gate-Spannung ds ersten CMOS-Inverters (518, 520) ist die Eingangsspannung (V¶in¶) und die Gate-Spannung des zweiten CMOS-Inverters (522, 524) ist eine Referenzspannung (V¶ref¶). Die Ausgangsspannung wird an einem Knoten (516) abgegriffen, der mit den Drain-Anschlüssen des ersten CMOS-Inverters (518, 520) gekoppelt ist. Die pMOS- und nMOS-Stromspiegel bilde aktive Lasten für den ersten und zweiten CMOS-Inverter. Der Leseverstärker (500) ist selbst-vorspannend, da das Gate des Quellen-pMOSFET (510) mit den Gates des pMOS-Stromspiegels (502, 504) und das Gate des Senken-nMOSFET (512) mit den Gates des nMOS-Stromspiegels (506, 508) verbunden ist.

Description

Die Erfindung betrifft eine Verstärkerschaltung, insbe­ sondere einen Leseverstärker.
Eine schnelle und robuste Datenkommunikation zwischen Komponenten eines Computersystems oder zwischen Ausführungs­ einheiten eines oder mehrerer Prozessoren wird in dem Maße zunehmend wichtiger, wie sich die Taktgeschwindigkeiten er­ höhen und die Prozessorkernspannungen verringern.
Fig. 1 ist ein Prinzipschaltbild einer Anordnung, bei der ein Treiber 102 Daten zu einem Empfänger (oder Differen­ tialkomparator) 104 über eine Übertragungsleitung 106 über­ mittelt. Der Empfänger 104 kann einen Leseverstärker aufwei­ sen, dem ein Inverter oder Puffer folgt, um eine logische Ausgangsspannung zur Verfügung zu stellen. Die Übertragungs­ leitung 106 gehört zur physikalischen Schicht eines Busses. Die Begriffe Bus und Übertragungsleitung werden oftmals aus­ tauschbar verwendet. Der Bus 106 kann beispielsweise ein GTL (Gunning Transceiver Logic)-Bus oder ein CTC (Center Ter­ minated CMOS)-Bus sein. Die Ausgangsspannung am Anschluß 108 des Empfängers 104 ist üblicherweise eine logische Spannung, die eines von zwei Booleschen Elementen 1 und 0 darstellt. Implizit ist in Fig. 1 eine Referenzspannungsquelle ge­ zeigt, die eine Referenzspannung Vref zur Verfügung stellt, wobei üblicherweise Vref < Vcc ist. Die Spannung am Ein­ gangsanschluß 110 des Empfängers 104 wird als Vin bezeich­ net. Die Ausgangsspannung des Empfängers 104 stellt eine Anzeige der Differenz Vin-Vref dar, wobei die Ausgangs­ spannung eines der beiden Booleschen Elemente darstellt, wenn Vin < Vref ist, und daß andere der beiden Booleschen Elemente, wenn Vin < als Vref ist.
Es ist oftmals erwünscht, daß sich die Charakteristika des Leseverstärkers bei Gleichtaktspannungsänderungen von Vin und Vref nicht merklich ändern sollen. Beispielsweise kann es wünschenswert sein, daß die Ausgangsspannungsverzö­ gerung des Leseverstärkers gegenüber Gleichtaktspannungsän­ derungen unempfindlich ist. Ein solches Merkmal ist um so wünschenswerter, wenn es eine Mehrzahl von Leseverstärkern gibt, die mit einem Bus verbunden sind, weil es damit leich­ ter ist, die zeitlichen Anforderungen zu erfüllen. Darüber hinaus sind Leseverstärker mit verringerter Empfindlichkeit gegenüber Gleichtaktspannungsänderungen weniger empfindlich gegenüber Änderungen der Signalintegrität (Sauberkeit des Signals), die durch Rauschen auf dem Bus verursacht werden, und es können größere zeitliche Spielräume toleriert werden.
Fig. 2 ist eine Prinzipdarstellung eines bekannten Leseverstärkers 200, der auch pMOS (p-Metall-Oxid-Halblei­ ter)-Verstärker genannt wird, da die Spannungen Vref und Vin die Gate-Spannungen von pMOSFETs 202 bzw. 204 sind. Die Transistoren 206 und 208 bilden ein Stromspiegelpaar. Tran­ sistor 210 stellt eine Stromquelle dar. In Fig. 2 ist das Gate des pMOSFET 210 mit den Gates der Transistoren 206 und 208 gekoppelt, so daß der pMOS-Verstärker 200 selbst-vor­ spannend ist. Das Gate des pMOSFET 210 kann auch mit einer externen Vorspannungsschaltung verbunden sein, aber die Art der Verbindung, die in Fig. 2 gezeigt ist, ist vorzuziehen, da sie die Notwendigkeit einer externen Vorspannung besei­ tigt und eine Rückkopplung zum Kompensieren von Prozeß-, Temperatur- und Spannungsänderungen zur Verfügung stellt. Das Ausgangssignal am Knoten 216 kann mit einem CMOS-Inver­ ter verbunden sein, um eine CMOS-Pegelausgangsspannung be­ reitzustellen.
Die Betriebsweise des pMOS-Verstärkers 200 kann wie folgt beschrieben werden. Da der Drain-Source-Strom der Transistoren 204 und 208 im wesentlichen gleich ist (wobei die Last am Knoten 216 ignoriert wird), stellt sich die Aus­ gangsspannung am Knoten 216, welche die Drain-Spannung des nMOSFET 208 ist, so ein, daß der nMOSFET 208 den gleichen Strom zieht wie der pMOSFET 204. Jedoch wird der nMOSFET 208 von dem pMOSFET 204 vorgespannt, um eine nahezu konstante Stromsenke zur Verfügung zu stellen, wenn sich beide in Sät­ tigung befinden. Daß heißt, der nMOSFET 208 stellt eine sehr hohe dynamische Impedanz oder aktive Last für den pMOSFET 204 zur Verfügung. Wenn Vin < Vref ist, dann zieht der pMOSFET 204 weniger Strom. Damit der nMOSFET 208 weniger Strom zieht, muß seine Drain-Spannung (die Ausgangsspannung am Knoten 216) fallen, so daß der nMOSFET 208 weniger Strom abzieht. Wenn Vin < Vref ist, dann erhöht sich der Source- Drain-Strom des pMOSFET 204, und die Drain-Spannung des nMOSFET 208 erhöht sich, so daß der nMOSFET 208 mehr Strom abzieht.
Fig. 3 ist eine Prinzipdarstellung eines bekannten Leseverstärkers 300, der auch nMOS-Verstärker genannt wird, da die Spannungen Vin und Vref die Gate-Spannungen der nMOSFETs 302 bzw. 304 sind. Die Transistoren 306 und 308 stellen einen Stromspiegel dar. Transistor 310 zieht einen Strom (Stromsenke), und sein Gate ist mit dem Gate des pMOSFET 306 verbunden, so daß der nMOS-Verstärker 300 selbstvorspannend ist, wodurch wiederum die Notwendigkeit einer externen Vorspannung beseitigt und eine Rückkopplung zum Kompensieren von Prozeß-, Temperatur- und Spannungsände­ rungen bereitgestellt wird.
Die Betriebsweise des Leseverstärkers 300 ist ähnlich der des Leseverstärkers 200 und wird im folgenden beschrie­ ben. Die Transistoren 306 und 308 sind als Stromspiegelpaar konfiguriert, so daß der pMOSFET 308 eine aktive Last für den nMOSFET 302 zur Verfügung stellt. Wenn man die Belastung am Ausgangsknoten 312 ignoriert, haben die Transistoren 308 und 302 den gleichen Source-Drain-Strom. Wenn Vin < Vref ist, erhöht sich der Source-Drain-Strom des nMOSFET 302, und die Drain-Spannung des pMOSFET 308 (welche die Ausgangsspan­ nung am Knoten 312 ist) verringert sich, so daß der pMOSFET 308 mehr Strom bereitstellen kann. Wenn Vin < Vref ist, so verringert sich der Source-Drain-Strom des nMOSFET 302, und die Drain-Spannung des pMOSFET 308 erhöht sich, so daß der pMOSFET 308 weniger Strom bereitstellt.
Fig. 4 ist eine Prinzipdarstellung für einen bekannten Leseverstärker 400, der auch CMOS-Verstärker genannt wird, da die Spannungen Vin und Vref die Gate-Spannungen der CMOS- Inverter 402 bzw. 404 sind. Die Transistoren 406 bzw. 408 stellen Stromquelle bzw. -senke dar, und ihre Gate-An­ schlüsse sind miteinander und mit dem Knoten 410 des CMOS- Inverters 404 verbunden, so daß der CMOS-Verstärker 400 selbst-vorspannend ist. Wenn Vin über Vref ansteigt, erhöht sich die Gate-Source-Spannung des nMOSFET 416 und sein Source-Drain-Strom erhöht sich. Da die Transistoren 402 und 416 den gleichen Source-Drain-Strom führen (wobei die Be­ lastung am Ausgangsknoten 412 ignoriert wird), verringert sich die Drain-Spannung des pMOSFET 402, welches die Aus­ gangsspannung am Knoten 412 ist, so daß der pMOSFET 402 mehr Strom bereitstellen kann. Aus vergleichbaren Gründen erhöht sich die Ausgangsspannung, wenn Vin unter Vref abfällt.
Bei einigen Bustopologien kann es sein, daß die logi­ schen Spannungen nicht symmetrisch um Vcc/2 verteilt sind. Bei einem GTL-Bus (Gunning Transceiver Logic Bus) beispiels­ weise ist Vref = (2/3)Vcc. So kann die Referenzspannung Vref infolge unterschiedlicher Bustopologien variieren. Darüber hinaus kann es in dem Maße, wie sich die Datenraten erhöhen, mehr Rauschen auf den Eingangsspannungen geben. Somit kann es, wie oben erörtert wurde, wünschenswert sein, einen Lese­ verstärker bereitzustellen, der einen relativ breiten Gleichtakteingangsspannungsbereich aufweist.
Wie an späterer Stelle, wenn Simulationsergebnisse prä­ sentiert werden, erörtert werden wird, kann der pMOS-Lese­ verstärker gemäß Fig. 2 eine Ausgangssignalverzögerung bei einem ansteigenden Ausgangssignal aufweisen, daß etwa 1000 ps (Picosekunden) bei einem Gleichtaktspannungsbereich von 0,1 Volt beträgt, wohingegen die Ausgangssignalverzögerung bei einem fallenden Ausgangssignal bei der gleichen Gleichtaktspannung weniger als 200 ps sein kann. Diese Ände­ rung der Ausgangssignalverzögerungen für ansteigende und abfallende Ausgangssignale kann Zeitgabeprobleme verur­ sachen. Darüber hinaus kann es sein, daß der pMOS-Lesever­ stärker nicht mehr für Gleichtaktspannungen über 0,1 Volt arbeitet.
Im Falle des nMOS-Leseverstärkers gemäß Fig. 3 zeigten Simulationen, daß die Ausgangsspannungsverzögerung für ein fallendes Ausgangssignal etwa 450 ps und die Ausgangssignal­ verzögerung für ein ansteigendes Ausgangssignal < 150 ps bei einer Gleichtaktspannung von 0,4 Volt sein kann.
Bei dem CMOS-Leseverstärker ist seine Verstärkung am höchsten bei Vref ≈ Vcc/2. Änderungen von Vref oder Ein­ gangsspannungsschwankungen können unerwünschte Änderungen der Zeitgabe verursachen, und der Gleichtakteingangssignal­ bereich des CMOS-Leseverstärkers ist relativ begrenzt. Simu­ lationen haben gezeigt, daß der CMOS-Leseverstärker eine Ausgangssignalverzögerung für ein fallendes Ausgangssignal von etwa 500 ps und eine Ausgangssignalverzögerung für ein ansteigendes Ausgangssignal von weniger als 150 ps bei einer Gleichtaktspannung von 0,2 Volt aufweist.
Demzufolge ist es eine Aufgabe der Erfindung, einen Ver­ stärker bereitzustellen, der sich als Hochgeschwindigkeits­ leseverstärker eignet, indem er relativ geringe Änderungen der Ausgangssignalverzögerungen für einen breiteren Gleichtaktspannungsbereich zur Verfügung stellt.
Diese Aufgabe wird erfindungsgemäß durch einen Verstär­ ker mit den Merkmalen des Patentanspruchs 1 bzw. einen Ver­ stärker mit den Merkmalen des Patentanspruchs 3, des Patent­ anspruchs 8 oder des Patentanspruchs 15 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Im folgenden wird die Erfindung anhand eines in den Zeichnungen dargestellten bevorzugten Ausführungsbeispiels beschrieben.
Fig. 1 ist ein Prinzipschaltbild, daß einen Empfänger in Kommunikation mit einem Sender oder Bustreiber veranschau­ licht.
Fig. 2 ist ein bekannter pMOS-Leseverstärker.
Fig. 3 ist ein bekannter nMOS-Leseverstärker.
Fig. 4 ist ein bekannter CMOS-Leseverstärker.
Fig. 5 zeigt ein Ausführungsbeispiel eines erfindungsge­ mäßen Leseverstärkers.
Fig. 6 ist ein Diagramm, das die Verzögerungen bei an­ steigender und abfallender Flanke bei einem Ausführungsbei­ spiel eines erfindungsgemäßen Leseverstärkers zeigt.
Fig. 7 ist ein Diagramm, das die Verzögerungen der an­ steigenden und abfallenden Flanke eines bekannten pMOS-Lese­ verstärkers zeigt.
Fig. 8 ist ein Diagramm, das die Verzögerungen der an­ steigenden und fallenden Flanke eines bekannten nMOS-Lese­ verstärkers zeigt.
Fig. 9 ist ein Diagramm, das die Verzögerungen der an­ steigenden und abfallenden Flanke eines bekannten CMOS-Lese­ verstärkers zeigt.
Fig. 5 ist ein Prinzipschaltbild eines Ausführungsbei­ spiels eines erfindungsgemäßen Leseverstärkers. Die Tran­ sistoren 502 und 504 bilden einen Stromspiegel und die Tran­ sistoren 506 und 508 bilden einen weiteren Stromspiegel. Bei dem Ausführungsbeispiel gemäß Fig. 5 sind die Transistoren 502, 504, 506 und 508 so dimensioniert, daß sie gleiche Werte des Parameters β aufweisen. Ebenso sind die Transisto­ ren 510 und 512 einerseits und die Transistoren 518, 520, 522 und 524 so demissioniert, daß sie gleiche β-Werte auf­ weisen. Der Transistor 510 bildet eine Stromquelle und der Transistor 512 eine Stromsenke. Die Gates der Transistoren 510 und 512 sind miteinander und mit den Gates der Tran­ sistoren 502, 504, 506 und 508 verbunden, um einen selbst-vorspannenden Arbeitspunkt einzustellen. Die Transistoren 518 und 520 bilden eine CMOS-Inverter und weisen den glei­ chen β-Wert auf, und die Transistoren 522 und 524 bilden einen weiteren CMOS-Inverter, wobei sie die gleichen β-Werte wie die Transistoren 518 und 520 aufweisen.
Es sei die Betriebsweise des Leseverstärkers 500 für Vref = Vcc/2 betrachtet. Wenn Vin sich über Vref erhöht, dann muß die Spannung am Knoten 516 fallen, damit der von dem pMOSFET 518 gelieferte Strom mit dem von dem nMOSFET 520 gezogenen Strom übereinstimmt. In ähnlicher Weise muß sich dann, wenn Vin sich unter Vref verringert, die Spannung am Knoten 516 erhöhen. Wegen der Strom-Spannungs-Verhältnisse der Transistoren 518 und 520 hat der Leseverstärker 500 eine große Verstärkung für Betriebsspannungen nahe Vcc/2.
Für Betriebsspannungen unter Vcc/2 (d. h. Vref < Vcc/2) bringen die pMOSFETs 518 und 522 mehr Strom hervor, als von den nMOSFETs 520 bzw. 524 gezogen wird. In diesem Fall dient der nMOSFET 508 als aktive Last für den pMOSFET 518 und weist wegen seiner Verbindung mit dem nMOSFET 506 zur Bil­ dung eines Stromspiegelpaars eine hohe dynamische Impedanz auf. Somit hat der CMOS-Leseverstärker 500 noch eine hohe Verstärkung für geringe Änderungen von Vin gegenüber Vref. In ähnlicher Weise werden bei Betriebsspannungen < Vcc/2 die nMOSFETs 520 und 524 mehr Strom ziehen, als von den pMOSFETs 518 bzw. 522 zur Verfügung gestellt wird. In diesem Fall dient der pMOSFET 502 als aktive Last für den nMOSFET 520 und weist wegen seiner Verbindung mit dem pMOSFET 504 zur Bildung eines Stromspiegelpaares eine hohe dynamische Impe­ danz auf. So hat wiederum der CMOS-Leseverstärker 500 eine hohe Verstärkung für geringe Änderungen von Vin gegenüber Vref.
Fig. 6 zeigt die Ausgangssignalverzögerung bei dem Aus­ führungsbeispiel gemäß Fig. 5 für verschiedene Spannungspe­ gel, wie es durch eine Simulation gewonnen wurde. Die x-Achse in Fig. 6 zeigt das Gleichtaktspannungsoffset an, wobei das Spannungsoffset für Vref = (2/3)Vcc Null ist. Die y-Achse bezeichnet die Verzögerung in Picosekunden. Die Ein­ gangsspannung Vin liegt symmetrisch zur Referenzspannung und hat einen Spitze-zu-Spitze-Spannungshub von 500 Millivolt. Ein Gleichtaktspannungsoffset von x zeigt an, daß die Span­ nung x sowohl zu dem Signalverlauf von Vref als auch dem von Vin addiert wird. Die Eingangsspannung Vin hat eine Flanken­ anstiegsrate von 4 V/ns (Volt/Nanosekunde). Für die Zwecke der Fig. 6 wird der Ausgangs des Leseverstärkers durch einen CMOS-Inverter mit einem Verhältnis der Kanalbreite zur Länge des pMOSFET des Inverters zu der des nMOSFETs des In­ verters von etwa 2 belastet. Für die durchgeführten Simula­ tionen beträgt Vcc ≈ 1,06 Volt.
In Fig. 6 zeigt die Kurve 610 die Verzögerung bei der ansteigenden Flanke des Leseverstärkerausgangssignals an. Kurve 620 zeigt die Verzögerung bei der abfallenden Flanke des Leseverstärkerausgangssignals an, wohingegen die Kurve 630 die Differenz zwischen den Verzögerungen der ansteigen­ den und denen der abfallenden Flanke anzeigt. Die Fig. 7, 8 und 9 gegeben die Verzögerungen der ansteigenden und der abfallenden Flanke bei den bekannten pMOS-, nMOS- und CMOS- Leseverstärkern an. Wie aus den Fig. 6 bis 9 zu entnehmen ist, ändern sich die Verzögerungen bei der ansteigenden und bei der abfallenden Flanke bei dem Ausführungsbeispiel gemäß Fig. 5 für einen relativ großen Bereich des Spannungs­ offsets im Vergleich zu den bekannten Leseverstärker nicht wesentlich.
Es können verschiedene alternative Ausführungsbeispiele gegenüber dem Ausführungsbeispiel gemäß Fig. 5 realisiert werden. Bei einem alternativen Ausführungsbeispiel brauchen die Gates der Transistoren 510 und 512 nicht auf dem glei­ chen Potential vorgespannt zu werden. Bei einem weiteren Ausführungsbeispiel könnte der die Transistoren 506 und 508 aufweisende Stromspiegel beseitigt werden, wobei aber das sich ergebende Ausführungsbeispiel nicht so robust gegenüber Betriebsspannungen wäre, die beträchtlich unter Vcc/2 lie­ gen. Eine ähnliche Betrachtung gilt für den die Transistoren 502 und 504 aufweisenden Stromspiegel. Bei einem anderen Ausführungsbeispiel könnte eine externe Vorspannungsschal­ tung anstelle der selbstvorspannenden Verbindungen gemäß Fig. 5 verwendet werden.
Es können viele Modifikationen an den oben beschriebenen Ausführungsbeispielen vorgenommen werden, ohne vom Umfang der Erfindung abzuweichen. Beispielsweise können zusätzliche Bauelemente zwischen verschiedenen Knoten, Anschlüssen und Bauelementen des obigen Ausführungsbeispiels eingefügt wer­ den, ohne deren Gesamtfunktion zu ändern. Beispielsweise könnten Spannungsabfälle durch Dioden oder als Dioden konfi­ gurierte Transistoren eingeführt werden, um verschiedene Spannungspegel zu ändern, oder es könnten Puffer zwischen verschiedenen Knoten, Anschlüssen und Bauelementen eingefügt werden.
Aus diesen Gründen soll eine genaue Definition für Ver­ bindungen angegeben werden. Für zwei beliebige Objekte A und B, in welchen eine Spannung definiert ist, sagen wir, daß ein Objekt A mit einem Objekt B "verbunden" ist, wenn diese über eine Übertragungsleitung oder in äquivalenter Weise über eine Wellenleitung miteinander verbunden sind. Eine Übertragungsleitung oder Wellenleitung stellt eine beliebige Struktur zum Weiterleiten elektromagnetischer Wellen dar. Die Übertragungs- oder Wellenleitung kann vollständig oder zum Teil metallischer Art sein, oder aus einem Halbleiter, wie beispielsweise Polysilizium, bestehen.
Wenn Objekte A und B miteinander "gekoppelt" werden, können sie miteinander in der oben genannten Weise verbunden sein oder sie können durch andere Mittel gekoppelt werden, um die Spannungen der Objekte A und B in eine vorgegebene Relation zu bringen, beispielsweise durch Dioden, Puffer oder andere aktive oder passive Schaltungselemente. Für die Zwecke dieses Patents soll eine Relation zwischen den Span­ nungen wie folgt definiert werden. Eine Spannung eines Ob­ jekts A soll zu einer Spannung eines Objekts B durch eine monoton ansteigende Funktion in Beziehung stehen, sofern das folgende gilt: Es gibt ein Spannungsintervall (a, b), das nicht Null ist, und eine Funktion f, die im Intervall (a, b) monoton ansteigt, wobei VA(t2) = f(VB(t1)), wobei VA(t2) die Spannung des Objekts A zum Zeitpunkt t2 ist und wobei VB(t1) die Spannung des Objekts B zum Zeitpunkt t1 ist, wobei t2 < t1 und VB(t1) ∈ (a, b). Die Zeitdifferenz t2-t1 kann eine Funk­ tion von VB(t1) sein. In der Praxis ist f in Wirklichkeit eine Funktion von mehr als einer Variablen, aber wir nehmen hier an, daß diese anderen Variablen bei der oben genannten Definition konstant gehalten werden.

Claims (17)

1. Verstärkerschaltung (500), aufweisend:
einen Eingangs-CMOS-Inverter mit einem Eingangs-pMOSFET (518) und einem Eingangs-nMOSFET (520), wobei die Gates des Eingangs-pMOSFET (518) und des Eingangs-nMOSFET (520) auf einer Eingangsspannung (Vin) liegen; und
einen ersten pMOSFET (502), der mit dem Eingangs-CMOS- Inverter gekoppelt ist, um eine aktive Last für den Ein­ gangs-nMOSFET (520) bereitzustellen.
2. Verstärkerschaltung nach Anspruch 1, gekennzeichnet durch:
einen zweiten pMOSFET (504), der mit dem ersten pMOSFET (502) gekoppelt ist, um einen pMOS-Stromspiegel zu bilden; und
einen Referenz-CMOS-Inverter mit einem Referenz-pMOSFET (522) und einem Referenz-nMOSFET (524), wobei die Gates des Referenz-pMOSFET (522) und des Referenz-nMOSFET (524) auf einer Referenzspannung (Vref) liegen, wobei der zweite pMOSFET (504) derart mit dem Referenz-CMOS-Inverter gekop­ pelt ist, daß er eine aktive Last für den Referenz-nMOSFET (524) bildet.
3. Verstärkerschaltung (500), aufweisend:
einen Eingangs-CMOS-Inverter mit einem Eingangs-pMOSFET (518) und einem Eingangs-nMOSFET (520), wobei die Gates des Eingangs-pMOSFET (518) und des Eingangs-nMOSFET (520) auf einer Eingangsspannung (Vin) liegen; und
einen mit dem Eingangs-CMOS-Inverter gekoppelten ersten nMOSFET (508) zum Bereitstellen einer aktiven Last für den Eingangs-pMOSFET (518).
4. Verstärkerschaltung nach Anspruch 3, gekennzeichnet durch:
einen zweiten nMOSFET (506), der mit dem ersten nMOSFET (508) gekoppelt ist, um einen nMOS-Stromspiegel zu bilden; und
einen Referenz-CMOS-Inverter mit einem Referenz-pMOSFET (522) und einem Referenz-nMOSFET (524), wobei die Gates des Referenz-pMOSFET (522) und des Referenz-nMOSFET (524) auf einer Referenzspannung (Vref) liegen, wobei der zweite nMOSFET (506) derart mit dem Referenz-CMOS-Inverter gekop­ pelt ist, daß er eine aktive Last für den Referenz-pMOSFET (522) bereitstellt.
5. Verstärkerschaltung nach Anspruch 4, gekennzeichnet durch:
einen ersten pMOSFET (502), der mit dem Eingangs-CMOS- Inverter gekoppelt ist, um eine aktive Last für den Ein­ gangs-nMOSFET (520) bereitzustellen.
6. Verstärkerschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß ein zweiter pMOSFET (504) mit dem ersten pMOSFET (502) gekoppelt ist, um einen pMOS-Stromspiegel zu bilden, und mit dem Referenz-CMOS-Inverter gekoppelt ist, um eine aktive Last für den Referenz-nMOSFET (524) bereitzu­ stellen.
7. Verstärkerschaltung nach Anspruch 6, gekennzeichnet durch:
einen Quellen-pMOSFET (510), dessen Source mit den Source-Anschlüssen des ersten und des zweiten pMOSFET (502, 504) verbunden ist, dessen Drain mit den Source-Anschlüssen des Eingangs- und des Referenz-pMOSFET (518, 522) verbunden ist, und dessen Gate mit den Gates des ersten und des zwei­ ten pMOSFET (502, 504) verbunden ist; und
einen Senken-nMOSFET (512), dessen Source mit den Source-Anschlüssen des ersten und des zweiten nMOSFET (506, 508) verbunden ist, dessen Drain mit den Source-Anschlüssen des Eingangs- und des Referenz-nMOSFET (520, 524) verbunden ist, und dessen Gate mit den Gates des ersten und des zwei­ ten nMOSFET (506, 508) verbunden ist.
8. Eine Verstärkerschaltung (500), aufweisend:
einen Eingangs-CMOS-Inverter mit einem Eingangs-pMOSFET (518) und einem Eingangs-nMOSFET (520); und
einem pMOS-Stromspiegel mit einem ersten und einem zwei­ ten pMOSFET (502, 504), wobei die Gates des ersten und des zweiten pMOSFET (502, 504) miteinander verbunden sind, die Source-Anschlüsse des ersten und des zweiten pMOSFET (502, 504) miteinander verbunden sind, und wobei das Gate des zweiten pMOSFET (504) mit seinem Drain verbunden ist, wobei das Drain des ersten pMOSFET (502) mit den Drain-Anschlüssen des Eingangs-nMOSFET (520) und des Eingangs-pMOSFET (518) verbunden ist.
9. Die Verstärkerschaltung nach Anspruch 8, gekennzeich­ net durch:
einen nMOS-Stromspiegel mit einem ersten und einem zwei­ ten nMOSFET (506, 508), wobei die Gates des ersten und des zweiten nMOSFET (506, 508) miteinander verbunden sind, die Source-Anschlüsse des ersten und des zweiten nMOSFET mitein­ ander verbunden sind, und das Gate des zweiten nMOSFET (506) mit seinem Drain verbunden ist, wobei das Drain des ersten nMOSFET (508) mit den Drain-Anschlüssen des Eingangs-nMOSFET (520) und des Eingangs-pMOSFET (518) verbunden ist.
10. Verstärkerschaltung nach Anspruch 9, gekennzeichnet durch:
einen Referenz-CMOS-Inverter mit einem Referenz-pMOSFET (522) und einem Referenz-nMOSFET (524), wobei die Drain-An­ schlüsse des Referenz-pMOSFET (522) und des Referenz-nMOSFET (524) mit den Drains des zweiten pMOSFET (504) und des zwei­ ten nMOSFET (506) verbunden sind.
11. Verstärkerschaltung nach Anspruch 10, gekennzeichnet durch:
einen Quellen-pMOSFET (510), dessen Gate mit den Gates des ersten und zweiten pMOSFET (502, 504) und dessen Drain mit den Source-Anschlüssen des Eingangs-pMOSFET (518) und des Referenz-pMOSFET (522) verbunden ist; und
einen Senken-nMOSFET, dessen Gate mit den Gates des ersten und des zweiten nMOSFET (506, 508) und dessen Drain mit den Source-Anschlüssen des Eingangs-nMOSFET (520) und des Referenz-nMOSFET (524) verbunden ist.
12. Leseverstärker nach Anspruch 10 oder 11, wobei die Gates des Eingangs-nMOSFET (520) und des Eingangs-pMOSFET (518) auf einer Eingangsspannung (Vin) liegen, wobei die Gates des Referenz-nMOSFET (524) und des Referenz-pMOSFET (522) auf einer Referenzspannung (Vref) liegen, wobei die Verstärkerschaltung dazu dient, eine Spannungsverstärkung an den Drains des Eingangs-pMOSFET (518) und des Eingangs­ nMOSFET (520) in Bezug auf geringe Änderungen der Eingangs­ spannung (Vin) über die Referenzspannung (Vref) zur Ver­ fügung zu stellen.
13. Verstärkerschaltung nach Anspruch 11, dadurch ge­ kennzeichnet, daß die Source-Anschlüsse des ersten und des zweiten pMOSFET (502, 504) mit der Source des Quellen- pMOSFET (510) und wobei die Source-Anschlüsse des ersten und des zweiten nMOSFET (506, 508) mit der Source des Senken- nMOSFET (512) verbunden sind.
14. Verstärkerschaltung nach Anspruch 13, dadurch ge­ kennzeichnet, daß die Gates des Eingangs-nMOSFET (520) und des Eingangs-pMOSFET (518) auf einer Eingangsspannung (Vin) liegen, wobei die Gates des Referenz-nMOSFET (524) und des Referenz-pMOSFET (522) auf einer Referenzspannung (Vref) liegen, wobei die Verstärkerschaltung dazu dient, eine Span­ nungsverstärkung an den Drain-Anschlüssen des Eingangs- pMOSFET (518) und des Eingangs-nMOSFET (520) in Bezug auf geringe Änderungen der Eingangsspannung (Vin) gegenüber der Referenzspannung (Vref) zur Verfügung zu stellen.
15. Verstärkerschaltung (500), aufweisend:
einen Eingangs-CMOS-Inverter mit einem Eingangs-pMOSFET (518) und einem Eingangs-nMOSFET (520), wobei die Gates des Eingangs-pMOSFET (518) und des Eingangs-nMOSFET (520) auf einer Eingangsspannung (Vin) liegen und die Drains des Ein­ gangs-pMOSFET (518) und des Eingangs-nMOSFET (520) eine Aus­ gangsspannung bereitstellen;
einen pMOS-Stromspiegel mit einem ersten pMOSFET (502) und einem zweiten pMOSFET (504), wobei die Ausgangsspannung über eine monoton ansteigende Funktion in einer Beziehung zur Spannung an dem Drain des ersten pMOSFET (502) steht;
einen Referenz-CMOS-Inverter mit einem Referenz-pMOSFET (522) und einem Referenz-nMOSFET (524), wobei die Gates des Referenz-pMOSFET (522) und des Referenz-nMOSFET (524) auf einer Referenzspannung (Vref) liegen, wobei die Drains des Referenz-pMOSFET (522) und des Referenz-nMOSFET (524) auf einer Knotenspannung liegen, wobei die Knotenspannung über eine monoton ansteigende Funktion in einer Beziehung zur Spannung an dem Drain des zweiten pMOSFET (504) steht; und
einen nMOS-Stromspiegel mit einem ersten nMOSFET (508) und einem zweiten nMOSFET (506), wobei die Spannung an dem Drain des ersten nMOSFET über eine monoton ansteigende Funk­ tion in Beziehung zur Spannung an dem Drain des ersten pMOSFET (502) steht, wobei die Spannung an dem Drain des zweiten nMOSFET (506) über eine monoton ansteigende Funktion in einer Beziehung zur Spannung an dem Drain des zweiten pMOSFET (504) steht.
16. Verstärkerschaltung nach Anspruch 15, gekennzeichnet durch:
einen Quellen-pMOSFET, wobei die Spannung an dem Gate des zweiten pMOSFET (504) über eine monoton ansteigende Funktion in Beziehung zur Spannung an den Gate des Quellen- pMOSFET (510) steht, die Spannung an der Source des Refe­ renz-pMOSFET (522) über eine monoton ansteigende Funktion in Beziehung zur Spannung an den Drain des Quellen-pMOSFET (510) steht und die Spannung an der Source des Eingangs­ pMOSFET (518) über eine monoton ansteigende Funktion in Be­ ziehung zur Spannung des Drain des Quellen-pMOSFET (510) steht; und
einen Senken-nMOSFET (512), wobei die Spannung an dem Gate des Senken-nMOSFET (512) in einer monoton ansteigenden Funktion in Beziehung zur Spannung am Gate des zweiten nMOSFET (506) steht, die Spannung des Drain des Senken- nMOSFET (512) in einer monoton ansteigenden Funktion in Be­ ziehung zur Spannung an der Source des Referenz-nMOSFET (524) steht und die Spannung des Drain des Senken-nMOSFET (512) in einer monoton ansteigenden Funktion in Beziehung zur Spannung an der Source des Eingangs-nMOSFET (520) steht.
17. Verstärkerschaltung nach Anspruch 16, dadurch ge­ kennzeichnet, daß die Spannung der Source des zweiten pMOSFET (504) in einer monoton ansteigenden Funktion in Be­ ziehung zu der Spannung an der Source des Quellen-pMOSFET (510) steht und die Spannung der Source des Senken-nMOSFET (512) in einer monoton ansteigenden Funktion in Beziehung zur der Spannung an der Source des zweiten nMOSFET (506) steht.
DE19952698A 1998-11-03 1999-11-02 Leseverstärker Ceased DE19952698A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/186,057 US6169424B1 (en) 1998-11-03 1998-11-03 Self-biasing sense amplifier

Publications (1)

Publication Number Publication Date
DE19952698A1 true DE19952698A1 (de) 2000-08-17

Family

ID=22683485

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19952698A Ceased DE19952698A1 (de) 1998-11-03 1999-11-02 Leseverstärker

Country Status (6)

Country Link
US (1) US6169424B1 (de)
AU (1) AU1460800A (de)
DE (1) DE19952698A1 (de)
GB (1) GB2343574B (de)
SG (1) SG79286A1 (de)
WO (1) WO2000026907A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366616B1 (ko) 1999-05-19 2003-01-09 삼성전자 주식회사 저전압 인터페이스용 고속 입력버퍼 회로
TW499794B (en) * 2000-05-05 2002-08-21 Ind Tech Res Inst Receiver and transmitter for signal transmission
KR100366626B1 (ko) * 2000-08-14 2003-01-09 삼성전자 주식회사 부정합에 둔감한 듀티사이클 검출회로
US6504499B1 (en) * 2000-11-01 2003-01-07 International Business Machines Corporation Analog-to-digital converter having positively biased differential reference inputs
KR100414210B1 (ko) * 2001-11-19 2004-01-13 삼성전자주식회사 반도체 메모리 장치
US6943596B2 (en) * 2002-03-12 2005-09-13 Broadcom Corporation Power-on reset circuit for use in low power supply voltage applications
US6549049B1 (en) * 2002-04-11 2003-04-15 Texas Instruments Incorporated Dynamic voltage reference circuit
US6864725B2 (en) * 2002-06-05 2005-03-08 Micron Technology, Inc. Low current wide VREF range input buffer
US6566926B1 (en) * 2002-06-25 2003-05-20 Intel Corporation Hysteretic self-biased amplifier
US6882224B1 (en) * 2003-04-03 2005-04-19 Xilinx, Inc. Self-biasing for common gate amplifier
US6924702B2 (en) * 2003-06-17 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Low supply voltage and self-biased high speed receiver
KR100577566B1 (ko) * 2004-12-28 2006-05-08 삼성전자주식회사 입력버퍼회로
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
US8502566B2 (en) * 2007-05-31 2013-08-06 Qualcomm, Incorporated Adjustable input receiver for low power high speed interface
US8823454B2 (en) 2012-03-30 2014-09-02 Freescale Semiconductor, Inc. Fully complementary self-biased differential receiver with startup circuit
US9077289B2 (en) 2013-06-14 2015-07-07 Qualcomm Incorporated Self-biased receiver
US20170148495A1 (en) * 2015-11-20 2017-05-25 Micron Technology, Inc. Input receiver circuit
KR20200145968A (ko) * 2019-06-21 2020-12-31 삼성전자주식회사 적은 노이즈를 포함하는 전압을 출력하도록 구성되는 증폭 회로를 구성하기 위한 전자 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990412A (ja) * 1982-11-15 1984-05-24 Nec Corp 双方向性定電流駆動回路
CA1260080A (en) 1986-09-10 1989-09-26 Akira Yukawa Operational amplifier circuit having wide operating range
US4769564A (en) 1987-05-15 1988-09-06 Analog Devices, Inc. Sense amplifier
JPH0377413A (ja) * 1989-08-10 1991-04-03 Siemens Ag 集積可能な差動増幅器
JPH0376419A (ja) * 1989-08-10 1991-04-02 Siemens Ag 集積可能なトランジスタスイツチング段
KR920013458A (ko) * 1990-12-12 1992-07-29 김광호 차동감지 증폭회로
US5864254A (en) * 1995-04-11 1999-01-26 Rohm Co., Ltd. Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same

Also Published As

Publication number Publication date
US6169424B1 (en) 2001-01-02
GB9925868D0 (en) 1999-12-29
WO2000026907A1 (en) 2000-05-11
SG79286A1 (en) 2001-03-20
GB2343574B (en) 2000-09-20
GB2343574A (en) 2000-05-10
AU1460800A (en) 2000-05-22

Similar Documents

Publication Publication Date Title
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE19952698A1 (de) Leseverstärker
DE69704559T2 (de) Differenzverstärker
DE69216918T2 (de) Digitale Kalibriervorrichtung
DE19919140B4 (de) Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung
DE10164779B4 (de) Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen
DE112006002873B4 (de) Digitale Current-Mode-Logikschaltungen
DE69418012T2 (de) Frequenzmultiplizierer mit einer Baumstruktur von CMOS logischen Gattern des Typs &#34;Exclusiv-ODER&#34;
DE60315631T2 (de) Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang
DE4133902C2 (de) CMOS-Leistungsverstärker
DE69023817T2 (de) Verzögerungsschaltung mit stabiler Verzögerungszeit.
DE19537203A1 (de) Leseverstärker
DE19717331C2 (de) Treiberschaltung
DE10005044B4 (de) Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren
DE10212950B4 (de) Pegelwandler, Signalwandlungsvorrichtung und Signalwandlungsverfahren
DE10062728B4 (de) Pegelumsetzerschaltung
DE69735659T2 (de) Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
DE10100497B4 (de) Ein einen niedrigen Verdrahtungszeitversatz aufweisendes Taktnetzwerk mit Strommoduspuffer
DE4331542C2 (de) Eingabeschaltung für integrierte Halbleiterschaltungsvorrichtung
DE202015009751U1 (de) Lastschaltkreis mit hoher Verstärkung für ein Differenzialpaar unter Verwendung von Verarmungsmodustransistoren
DE2919569C2 (de) Inverter-Pufferschaltung
DE69419513T2 (de) Cmos-bus-/uebertragungsleitungempfaenger
DE19880406C2 (de) Integrierte CMOS-Schaltung
DE69023358T2 (de) Logische Schaltung.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection