DE2103256A1

DE2103256A1 - Geschwindigkeits MOS Leseverstärker

Info

Publication number: DE2103256A1
Application number: DE19712103256
Authority: DE
Inventors: Dale A. Los Altos Hills Cahf. Mrazek (V.StA)
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1970-02-04
Filing date: 1971-01-25
Publication date: 1971-08-19
Also published as: US3648071A; GB1349479A; FR2080463A5; JPS5330969B1; CA945229A

Description

Geschwindigkeits - MOS - Leseverstärker.

Für diese Anmeldung wird die Priorität aus der entsprechenden U.S.-Anmeldung Serial-No. 8,474 vom 4. Februar 197o in Anspruch genommen.

Die Erfindung bezieht sich allgemein auf einen Leseverstärker wie er für die Ausgabe an Speichervorrichtungen in integrierter Schaltungstechnik verwendet wird, und insbesondere auf einen verbesserten MOS-Feldeffekt-Transistor-Verstärker (MOS-FET-Verstärker) mit einer neuartigen Rückkopplungs-Ausgangs-Klemmschaltung, welche eine Speicherausgabe hoher Geschwindigkeit in der Form eines kleinen Signals liefert.

Eine bei der Verwendung von Speichervorrichtungen des MOS-FET-Typs auftretende Schwierigkeit besteht darin, daß die Konstruktionstoleranzen der Bauelemente des Speichers groß genug sein müssen, damit sie an die eingangsseitigen Anschlußwerte des zur Ausgabe der im Speicher gespeicherten Daten verwendeten Leseverstärker angepaßt werden können. Wenn beispielsweise für den Leseverstärker ein bestimmter Spannungsausschlag

10983WU77

am Eingang des Verstärkers erforderlich ist, müssen die Potential-Steuerungseigenschaften des Speichers zumindest für diese Spannung ausgelegt sein. Dadurch werden natürlich die Fertigungstoleranzen für den Speicher vorgegeben. Anders betrachtet, wenn für einen Leseverstärker ein bestimmter eingangsseitiger Spannungsausschlag und für einen anderen Leseverstärker wiederum ein niedrigerer eingangsseitiger Spannungsausschlag erforderlich ist, kann der zusammen mit dem letztgenannten Verstärker verwendete Speicher bei der Fertigung mit wesentlich niedrigeren Fertigungstoleranzen hergestellt werden, und da die erforderlichen Spannungs-Steuereigenschaften niedriger sind, lassen sich die einzelnen Bauelemente verkleinern und die Abstände zwischen diesen verringern.

Bis jetzt wurden zwei grundsätzliche Methoden für das Lese-Abtasten von Nur-Lese-MOS-FET-Speichern (sog. Mikrospeichern) entwickelt. Die eine Methode besteht darin, die Spannung durch herkömmliche ein- oder zweistufige Verstärker zu verstärken, deren Eingang von einem mit der Ausgangsklemme der Speichereinheit verbundenen Lastwiderstand abgegriffen wird. Mit dieser Methode ist der Lesespannungsausschlag ziemlich groß, d.h. in der Größenordnung von 10 Volt, und erzeugt infolge der Impedanzeigenschaften der Vorrichtung eine langsame Speicherausgabe. Vorrichtungen dieses Typs haben typischerweise eine Ausgabelesezeit in der Größenordnung von 2-4 Mikrosekunden.

109834/U77

Die zweite Methode, welche das Abtasten des Speichers mit einer etwas höheren Geschwindigkeit gestattet, beruht auf einer dynamischen Technik, bei der der Speicherausgang abgetastet wird. Bei dieser Technik werden über Taktgeberoder Zeitleitungen ein oder zwei zusätzliche Signale in das Plättchen eingeführt. Die Taktgeberleitungen führen Signale, mit denen der Speicherausgang abgetastet und nur während der jeweiligen Zeitspanne geprüft wird. Vermittels dieses Ver- M fahrens steht der Datenausgang für eine Zeitspanne zur Verfügung^ die größer ist als die Taktgeberzeit, verliert jedoch mit der Zeit an Qualität und muß daher durch erneute Abgabe eines Taktes "gekräftigt" werden. Außerdem erfolgt die Datenausgabe an der Ausgangsklemme während der Taktgeberausgangsphase und gestattet daher für asynchrone Dateneingänge keine asynchrone Datenausgabe* Dadurch wird die Verwendbarkeit für ein System erschwert, da das Ausgangssignal dem System nur während der kurzen Zeitspanne zur Verfügung

M steht, in welcher es abgetastet wird. Während der übrigen ^ Zeitintervalle müssen alle anderen Informationen unbeachtet bleiben. Das ist eine sehr einschnürende Bedingung, die den meisten angeschlossenen Systemen auferlegt werden muß.

In der letzten Zeit wurde der in der deutschen Offenlegungsschrift 1 960 598 derselben Anmelderin offenbarte neuartige MOS-FET-Leseverstärker von James J. Kubinek entwickelt, der gestattet, die erforderlichen Potential-Steuerungseigenschaften und die physikalische Größe des MOS-Speichers im

109834/U77

Vergleich zu den für die bekannten Methoden herabzusetzen.

Der von Kubinek vorgeschlagene Leseverstärker besteht aus einem ganz aus Feldeffekttransistoren aufgebauten Verstärker mit einer Eingangsstufe, die in einer solchen Weise vorgespannt ist, daß sie beim Ablesen der Speicherzustände "1" bzw. "O" verhindert, daß das Speicherlesepotential nicht um mehr als einen vorbestimmten Wert schwankt. Zu diesem Zweck wird in die Speicherausgangsleistung eine niedrige Impedanz eingeführt, und diese auf einer im wesentlichen konstanten Spannung gehalten ("festgeklemmt"), so daß sie zwischen den Zuständen "1" und "0" nur um etwa 100 Millivolt schwanken kann. Bei Verwendung der in der vorgenannten Offenlegungsschrift vorgeschlagenen Schaltung läßt sich die Ausgangsimpedanz der Speichereinheit (memory unit) gegenüber den besten vergleichbaren bekannten Vorrichtungen auf etwa den 20-ten Teil senken, so daß sich für die Zeitkonstante der Speicherausgangsschaltung eine Verringerung von etwa 20:1 ergibt. Da an den Speicher ein kleiner Spannungsausschlag angelegt ist, lassen sich auch die physikalischen Abmessungen des Speichers infolge der Herabsetzung der erforderlichen Spannungs-Steuerungseigenschaften stark verringern.

Der Erfindung liegt daher die Aufgabe zugrunde, einen neuartigen Leseverstärker für Speichersysteme in integrierter Schaltungsausführung zu schaffen, für den als BaueIe-

2103258

mente lediglich MOS-Bauelemente verwendet werden und der daher zusammen mit dem Speichersystem auf ein und demselben Plättchen in integrierter Bauweise ausführbar ist. Der Leseverstärker soll die Spannungsänderung am Speicherausgang auf weniger als 1 Volt begrenzen und damit eine höhere Abfragegeschwindigkeit des Speichers ermöglichen, sowie die an die. Datenstellen des Speichers angelegte Spannung auf einen wesentlich unterhalb des für bekannte Vorrichtungen ' Ji liegenden Werts begrenzen und damit eine erhebliche Verringerung der für einen vorgegebenen Speicher erforderlichen Plättchengröße gestatten. Schließlich soll sich der in integrierter Schaltungstechnik ausgeführte Leseverstärker als integraler Bestandteil einer in integrierter Bauweise ausgeführten Speicherschaltung herstellen lassen und eine wesentlich schnellere Ausgabezeit als bekannte Einrichtungen dieser Art aufweisen.

Der erfindungsgemäß vorgeschlagene Leseverstärker be- M steht aus einer nur aus Feldeffekttransistoren aufgebauten Verstärkerschaltung und Vorrichtungen zur Begrenzung des Spannungsausschlages des beim Abtasten der in einem Speicherfeld (memory array) von integriertem Aufbau gespeicherten Speicherzustände "1" und "O" an dieses angelegten Lesepotentials. Die Begrenzung erfolgt durch eine obere und eine untere Ausgangepegel-Begrenzungsschaltung, welche am Aue- . _{* gang dee Verstärkers vorbestimmte Signalpegel ermitteln und ' , die Impedanz am Eingang des Verstärkers in einer solohen '

109834/147*? ^0WCaNAL

Weise verändern, daß die Ausschläge oder Schwankungen des Verstärkerausgangssignals innerhalb der vorbestimmten Grenzwerte liegen. Dabei wird das SpeicherIesepotential ebenfalls gezwungen, innerhalb dieser vorbestimmten Grenzwerte zu schwanken«

Der Leseverstärker nach der Erfindung ist gekennzeichnet durch einen Verstärker mit einer Eingangsklenrae und einer

w Ausgangsklemme, der auf ein,an die Eingangsklemme angelegtes Eingangspotential ansprechbar ist, um an der Ausgangsklemme ein Ausgangspotential zu entwickeln, eine erste Potentialquelle und eine zweite Potentialquelle, eine die Eingangsklemme normalerweise auf ein Ruhepotential vorspannende Spannungsteilervorrichtung, die aus einer zwischen der Eingangsklemme und der ersten Potentialquelle gekoppelten ersten Impedanz und einer zwischen der Eingangsklemme und der zweiten Potentialquelle gekoppelten zweiten Impedanz

α besteht, einer auf das Ausgangspotential ansprechbaren ersten Signalbegrenzungsvorrichtung, welche dazu dient, zu verhindern, daß das Eingangspotential stärker positiv wird als ein erstes vorbestimmtes Potential, und durch eine auf das Ausgangspctential ansprechbare zweite Signalbegrenzungsvorrichtung, welche dazu dient, zu verhindern, daß das Eingangspotential stärker negativ wird als ein zweites vorbestimmtes Potential.

Die Erfindung stellt eine Verbesserung der in de*» vorgenannten Offenlegungsschrift beschriebenen Vorrichtung dar,

108834/14?? 13WUiNAt. iNSPECTEÖ

2103258

in welcher das Ausgangspotential, dem der Speicher ausgesetzt werden muß, noch weiter verringert ist, so daß ein größerer Spielraum für die Fertigungstoleranzen der Ausgabevorrichtung zur Verfügung steht und sich eine Steigerung des Fertigungsertrages erzielen läßt. Weiterhin wird die Ausgabezeit wesentlich verbessert.

Der Aufbau und die Wirkungsweise der Erfindung werden im nachfolgenden anhand eines bevorzugten Ausführungsbei- * spiels näher erläutert. In den Zeichnungen ist

Fig. 1 eine vereinfachte schematische Darstellung einer integrierten Kombination aus Speicher und Leseverstärker,

Fig. 2 eine schematische Darstellung der Einzelheiten des erfindungsgemäßen LeseVerstärkers, und

Fig. 3 ein zur Erläuterung der Arbeitsweise dienendes Zeitdiagramm.

In Fig. 1 der Zeichnungen ist eine vereinfachte sehe- % matische Ausführungsform eines Metall-Oxid-Halbleiter-Feldeffekt-Transistor- (abgekürzt ; MOS-FET)-Speicher- und Ausgabesystems dargestellt, das eine Speichereinheit (memory unit) Io und einen Leseverstärker 12 aufweist. Der vereinfachte Speicher Io besteht typischerweise aus einer integrierten Schaltung mit Datenspeicherstellen 14 und 16, die jeweils Schaltelemente aufweisen können oder nicht, was jeweils davon abhängt, ob die betreffende Speicherstelle

9 8 3 A/ U 7 7

einen Speicherzustand "O" oder "1" darstellen soll* Entsprechend der schematischen Darstellung weist die Speicherstelle 14 kein Schaltelement auf und stellt somit eine "0"-Stelle dar, während die Speicherstelle 16 ein allgemein in der Form eines Feldeffekttransistors dargestelltes Schaltelement 18 aufweist und einer ^Ml"-Speichersteile entspricht. Die Adressenleitungen 2o und 22 führen jeweils zu den Speicherstellen 16 bzw. 14. Bei Vorhandensein eines Schaltelementes wie z.B. in der Speicherstelle 16 ist die Adressenleitung 2o mit dem Tor des in dieser befindlichen Feldeffekttransistors verbunden. Bei einer "O"-Speicherstelle wie z.B. der bei 14 dargestellten endet die Adressenleitung an Band der Speicherstelle, die eine genormte Formgebung aufweist. Eine Ausgarigs-Zusammenschaltung 24 fuhrt zu jeder einzelnen Speieher«teile und ist jeweils mit der Senke des in der Speicherstelle erscheinenden Speicherelement es verbunden. Der in der Zeichnung zwischen der Quelle des Feldeffekttransistors 18 und der Schaltungemasse dargestellte Widerstand R soll den kleinen inhärenten Widerstand des i« leitfähigen Zustand befindlichen Feldeffekttransistors 18 darstellen. Die Kapazität C ist die parasitäre Kapazität des Speieherfeldes«

Ein erfindungegemäA ausgebildeter Leseverstärker ist in vereinfachter For» ait dem Bezugszeichen 12 bezeichnet und weist einen Differentialverstärker 26 auf, dessen ne-

gative Eingangekleeee 28 «it der Zusammenschaltung 24 des

1 09034/ 1 kli ORiQiNAL INSPECTED

-Q.Speichers Io gekoppelt ist. Die Potentialquelle V_DD ist mit der Eingangsklemme 28 über einen aus den impedanzen 38 und 4o bestehenden Spannungsteiler gekoppelt und liefert an der Eingangsklemme 28 ein Ruhepotential. Wenn die eingangsseitige Adressenleitung 2o adressiert und der Feldeffekttransistor 18 leitfähig gemacht (angeschaltet) wird, fällt die Spannung in der Leitung oder Zusammenschaltung 24 vom Ruhepotential auf ein niedrigeres Potential A ab, und kommt beim Abschalten des Feldeffekttransistors 18 wiederum auf das Ruhepotential zurück. Dieser Spannungsausschlag wird durch den Verstärker 26 verstärkt, der an seiner Ausgangsklemme 30 einen entsprechend größeren Spannungsausschlag liefert. *

Zwischen der Ausgangsklemme 3o und der Eingangsklemme 28 des Verstärkers 26 sind eine zum Begrenzen oder "Klemmen" eines positiven Signals dienende Schaltung 32 und eine zum Begrenzen oder "Klemmen" eines negativen Siganls dienende *& Schaltung 34 gekoppelt, welche in Abhängigkeit iron de« Ausgang des Verstärkers 26 den an der Eingangskieme 28 erscheinenden Spannungsausschlag auf einen innerhalb vorbestimmter oberer und unterer Signalpegel liegenden Wert be grenzen. Die Spannung an der Eingangsklenae 28 kann daher nicht zwischen dem an dem Schaltungspunkt 36 anliegenden Spannungeteilerpotential und den eioh bei Anschaltung einet Feldeffekttransistors in d·* Speicher Io ergebenden Schaltungsmaieenpotential schwanken, eondern dtr Spannung«au·ichlag

10083471471

- Io -

ist an beiden Grenzwerten auf einen Wert begrenzt, der zur Erzielung des an der Ausgangeklenuae 3o erforderlichen Signalausschlages erforderlich ist.

Erfindungsgemäß ist der obere Pegelbegrenzer 32 so ausgebildet, daß er ein vorbestimmteβ, am stärksten positives Potential ermittelt und ein in entsprechender Weise zum Ausgleich dienendes Eingangssignal an die Eingangsklemme 28 anlegt, um zu verhindern, daß der Verstärker ein Ausgangssignal erzeugt, das höher ist als der maximale positive Ausgangssignalpegel. In entsprechender Weise spricht der untere Pegelbegrenzer 34 auf das Ausgangssignal an der Ausgangsklemme 3o an und erzeugt ein entsprechendes Signal, das an die Eingangs klemme 28 angelegt wird und den stärksten negativen Signalausschlag an der Ausgangsklemme 3o auf einen vorbestimmten unteren Pegelwert begrenzt. Somit läßt sich erfindungsgemäß ein »wischen den beiden vorbestimmten Signalpegeln liegender gewünschter Ausgangspotentialaussehlag erhalten, indem das vorteilhafte Verfahren angewendet wird, die Potentialschwankungen der an den Speicher Io angelegten Spannung zu begrenzen, wodurch die Arbeitseigenschaften einer vorgegebenen Verstärkerschaltung verbessert werden· Beispielsweise werden aufgrund der kleineren Potentialschwankungen bestimmte YersSgerungsparameter, die bei bekannten Schaltungen auftreten, im wesentlichen ganz eliminiert, da der Verstärker stets im linearen Bereich arbeitet. Wenn das Eingangssignal von dem

fitt

OBiGiNAL MSPECtED

Ausgabezustand "O" zu dem Ausgabezustand "1" ausschlägt, müssen nur die Dynamik des eingangsseitigen Ausschlages und die Verstärkerdynamik berücksichtigt werden.

Wenn der Ausschlag in der anderen Richtung erfolgt, sind die Verhältnisse genau gleich. Die Änderung tritt zur gleichen Zeit auf und ist zur gleichen Zeit beendet. Folglich ergibt sich kein Potentialspeicherproblem wie bei bekannten Ausführungen, das bei diesen für bis zu 50 % der Λ benötigten Schaltzeit verantwortlich ist. Während bis vor kurzem die beste Zugriffszeit für Nur-Lese-Speicher (readonly memory) 2,5 bis 3 Mikrosekunden betrug, wurde diese vermittels des in der vorgenannten Offenlegungssehrift offenbarten Leseverstärker auf 0,8 bis 1 Mikrosekunde verringert. Vermittels der Erfindung läfit «ich die Zugriffszeit noch weiter auf 0,4 bis 0,7 Äikrosekunden verkürzen.

Da der erfindungsgeaäft vorgeschlagene Verstärker stets im aktiven Bereich arbeitet, kommt dft» Äquivalent der zur U Speicherung eines Terms und zum An·ehalten benötigten Verzögerungen in Fortfall. Außerdem ermöglicht die Erfindung infolge der wesentlich niedrigeren Spannungen» denen die Feldeffekttransistoren des Speichere ausgesetzt werden -, müssen, die Verwendung wesentlich weiter gefaxter Konstruktion·- maßstäbe oder -toleranzen als bei bekannten Leseverstärkern, Mit anderen Worten, die beim Entwurf und der Fertigung des Speicherfeldes einzuhaltenden Toleranzen können wesentlich Weiter gewählt werden. Der Grund dafür ist, daß der

;/: ; - 109834/U77 ORfQINALjNePECTQi

Verstärker jeden Quellwiderstand ausgleicht, der an seinem Eingang liegt. Wenn die Quellwiderstände sehr niedrig sind, wie es bei einem idealen Nur-Lese-Speicherfeld der Fall ist, entwickelt der Begrenzer eine sehr starke Rückkopplung. Wenn die Quellwiderstände sehr hoch sind, koppelt der Begrenzer nur ein kleines Signal zurück. In allen Fällen stellt er die relativen Impedanzen des Feldes auf Werte ein, welche für den Betrieb der Schaltung erforderlich sind. Aufgrund dieser Eigenschaft sind die relativen Fertigungsausbeuten für diese Typen von Speicherschaltungen um mehrere Größenordnungen besser als die seither erzielbaren.

Anhand der Fig. 2 der Zeichnung wird eine bevorzugte Ausführungsform der Erfindung in integrierter Schaltungstechnik und nur unter Verwendung von Feldeffekttransistor-Bauelementen beschrieben. Innerhalb des mit gestrichelten Linien 5o angedeuteten Kastens ist ein Leseverstärker der in der vorgenannten Offenlegungsschrift beschriebenen Ausführung dargestellt. Der Leseverstärker 5o besteht vollständig aus Feldeffekttransistoren und weist ein Paar Feldeffekttransistoren (im nachfolgenden abgekürzt: FET) 52 und 54 auf, die zwischen der Potentialquelle V₀₀ und Masse in Reihe geschaltet sind* Diese FETen entsprechen den Impedanzen 38 und 4o in der vereinfachten Ausführungsform der Fig. 1 und liefern das Ausgabepotential für das Speicherfeld. Die Verstärkereingangsklemme 56 ist mit einem Schaltungspunkt 58 zwischen der Senke des FETs 54 und der Quelle

•109834/U77

' - 13 -

des PETs 52 verbunden. Die Tore der beiden FETs 52 und 54 sind mit einer gemeinsamen Potentialquelle V_QQ durch eine Leitung 6o verbunden und normalerweise in den leitfähigen Zustand vorgespannt, so daß sie als Impedanzen eines vorbestimmten Wertes wirken. Die Potentialquelle V_Qg hat typischerweise einen Wert von angenähert 24 Volt unterhalb der Schaltungsmasse, während die Potentialquelle V"_DD typischerweise einen Wert von etwa 12 Volt unter Schaltungsmasse liefert, so daß an dem Schaltungspunkt 58 ein verhältnismäßig großes Potential von etwa 5 Volt unter Schaltungsmasse entsteht. Parallel zu dem FET 54 ist ein Sperrschalter 57 geschaltet.

Ein entsprechender Satz in Reihe geschalteter FETeη 62 und 64 dient zum Anlegen einer Steuerspannung an einen weiteren FET 66, der als Stromquelle für den Differentialverstärker 68 dient, welcher aus einem parallel zu einem weiteren FET 72 geschalteten FET 7o besteht. Ein weiterer FET 74 dient als Lastimpedanz für den Verstärker 68. Das Tor 76 des FET 7o ist unmittelbar mit einem Punkt 58 verbunden, welcher der Eingang für die Schaltung ist. Das Tor 78 des FET 72 ist unmittelbar mit dem Bezugspotential verbunden, das an dem Punkt 63 zwischen den FETen 62 und 64 erzeugt wird. Das Tor 80 des Sttfomquellen-FETs 66 ist ebenfalls mit dem Punkt 63 verbunden. Eine zusätzliche Verstärkerstufe, die aus der Reihenschaltung von FET 82 und FET 84 besteht, ist an der Klemme loo mit dem Verstärker 68 gekoppelt. FET 82 dient ala Verstärker, der auf den

109834/1477

Ausgang des Differentialverstärkers 68 ansprechbar ist, und FET 84 dient als Lastwiderstand für den FET 82. Der Ausgang des Leseverstärkers 5o wird an der Senke des FET 82 am Punkt 86 abgegriffen.

Der obere Pegelbegrenzer 9o besteht aus drei FETen 92, 94 und 96. FET 92 dient als Lastwiderstand und FET 94 ist ein einfacher Spannungsinverter mit sehr hoher Verstärkung. Der FET 96 wirkt praktisch als veränderliche Impedanz, die parallel zu dem FET 52 liegt und das effektive Potential an dem Punkt 58 auf weniger als einen vorbestimmten Pegelwert begrenzt.

Das Tor 98 des FET 94 ist mit dem Knotenpunkt oder der Ausgangsklemme loo des DifferentialVerstärkers 68 gekoppelt. FET 94 ist so ausgelegt, daß dann, wenn das Potential an der Ausgangsklemme loo einen vorbestimmten oberen Signalpegel erreicht, das Potential an dem Knotenpunkt Io2 an dem Schwellwert des FET 96 ist, bei dem dieser leitfähig gemacht wird. Wenn dann anschließend das Potential an dem Knotenpunkt loo zunimmt, wird der FET96 stärker angeschaltet, führt im Nebenschluß »ehr negativen Strom zu dem Schaltungspunkt 58 zurück und verringert dadurch die an der Eingangsklemme 56 erscheinende Spannung. Wenn in entsprechender Weise das an dem Knotenpunkt loo erscheinende Potential unter einen vorbestieaten Pegelwert abfällt, macht das an Knotenpunkt Io2 des Begrenzers 9o erscheinende Potential den FET 96 nichtleitend» to daß dieser keinen

Einfluß auf das an die Eingangsklemme 96 angelegte Potential hat.

Zur Begrenzung des stärksten negativen Potentialausschlags an dem Knotenpunkt 58 ist ein unterer Pegelbegrenzer Io4 vorgesehen, der dem oberen Pegelbegrenzer 9o ähnlich ausgebildet ist und einen Last-FET I06, dessen Tor mit dem an dem Knotenpunkt 63 erscheinenden Bezugspotential gekoppelt ist, und einen Inverter-FET Ho aufweist, dessen A Tor 112 mit dem Knotenpunkt loo gekoppelt ist. Das Tor 114 des FET 116 ist parallel zu dem Last-FET I06 mit dem Punkt 118 verbunden. Der FET II6 ist zwischen der Eingangsklemme 56 und Masse geschaltet und dient als veränderlicher Nebenschlußwiderstand, der parallel zu dem FET 5¹I gelegt werden kann, um den stärksten negativen Potentialausschlag an dem Knotenpunkt 58 auf einen vorbestimmten Wert zu begrenzen.

Entsprechend der hier dargestellten bevorzugten Ausführungsform ist der Pegelbegrenzer 9o so ausgelegt, daß M er wirksam wird, wenn die an dem Knotenpunkt loo anliegende Spannung angenähert 2 Volt unterhalb des Unterlagenpotentials Vgo erreicht, und der Pegelbegrenzer Io4 ist so ausgelegt, daß er wirksam wird, wenn die Spannung am Knotenpunkt loo auf einen Wert von angenähert 8 Volt unterhalb des Unterlagenpotentials Vg₅ abgesenkt wird. Erfindungsgemäß ist also eine aktive Rückkopplungeschaltung vorgesehen, die aufgrund vorbestimmter Spannungspegel den an das Speicherfeld angelegten Potentialausschlag steuert. In der hier

109834/U71

dargestellten Schaltung ist das Ausgabepotential auf einen Ausschlag zwischen 0,4 und 0,7 Volt begrenzt.

Anhand der Fig. 3 der Zeichnung soll nun die Arbeitsweise der in Pig. 2 dargestellten Ausführungsform des erfindungsgemäßen Leseverstärkers beschrieben werden, unter der Annahme, daß eine Speichervorrichtung des in Fig. 1 dargestellten Typs mit der Eingangsklemme 56 verbunden ist. Wenn im Zeitpunkt t = 0 der Speichervorrichtung kein Eingangssignal zugeführt wird und der obere Pegelbegrenzer 9o und der untere Pegelbegrenzer Io4 abgeschaltet sind, ist die am Knotenpunkt 58 erscheinende Spannung ein negatives Potential, das durch die Spannungsteilerwirkung der Impedanzelemente 52 und 54 vorgegeben ist, wenn durch diese ein Strom von der Quelle V_DD zur Schaltungsmasse (Vgg) fließt. In diesem Zeitpunkt ist das Potential am Knotenpunkt 58 angenähert 7 Volt unter Vg_g.

Wenn im Zeitpunkt t = 1 ein in Teil A der Fig. 3 dargestellter stufenförmiger Eingangsspannungsimpuls 12o an einen Eingang "1" des Speichers angelegt wird, wird der an der adressierten Speicherstelle befindliche FET leitfähig gemacht und schließt die Eingangsklemme 56 zur Schaltungsmasse kurz, so daß das Potential an dem Knotenpunkt 58 schnell auf angenähert V_gs abfällt. Infolge des Widerstandes R und der Kapazität C der Speichervorrichtung (die in Fig. 1 dargestellt sind), hängt die Potentialänderung am Knotenpunkt 58 von der RC-Zeitkonstante des

1 0983 4/U77

Speichers ab und kann z.B. der in Teil B der Fig. 3 dargestellten Kurve 122 entsprechen.

Unter normalen Bedingungen und wenn dem Speicher kein Adresseneingang zugeführt wird, ist der Differentialverstärker 68 durch die Spannung an den Punkten 58 bzw. 63 vorgespannta so daß der FET 70 normalerweise "angeschaltet" und der FET 72 normalerweise "abgeschaltet" ist. Der Grund , dafür ist, daß der Punkt 58 aufgrund der Bemessung der m

Schaltung um mehrere 100 Millivolt gegenüber dem Bezugspotential an dem Punkt 63 schwanken kann. Wenn der FET 72 "abgeschaltet" und der FET 7o "angeschaltet" ist, befindet sich der Knotenpunkt 79 auf der Spannung der Potentialquelle V_DD. Wenn eine "!"-Speicherstelle adressiert wird und das Potential am Punkt 58 entsprechend der Kurve 122 ansteigt, überschreitet es das Schwellwertpotential V_TH, bei welchem der FET 7o "abgeschaltet" und der FET 72 "angeschaltet" wird, so daß das Potential am Knotenpunkt loo . JJj positiv wird und gegen V₃₃ geht, bis eine Strombegrenzung durch den Impedanz-FET 74 erfolgt. Dieses Potential wird dann bis zum Ende des Impulses 12ο auf einem etwas unterhalb Vgg liegenden Potential gehalten, und in diesem Zeitpunkt wird das "!"-Speicherelement abgeschaltet, wodurch das Potential an dem Knotenpunkt 58 in der bei 126 dargestellten Weise exponentiell zerfällt und das Potential *n dem Knotenpunkt loo wie bei 128 dargestellt auf den Wert von V₁J₀ zurückgeht. Beim Auftreten des nächsten

109834/1477

"1"-Impulses 13o wiederholt sich der gleiche Vorgang.

Somit läßt sich ersehen, daß jedesmal dann, wenn ein "!"-Speicherelement ohne Mitwirkung der erfindungsgemäßen Begrenzersehaltungen "angeschaltet" wird, wird am Schaltungspunkt 58 in Abhängigkeit von einem Spannungsausschlag von etwas weniger als 3 Volt ein Ausgangssignal erhalten. Da jedoch das am Tor des Verstärker-FET 82 erforderliche Potential nur etwa 8 Volt unter V_gs liegt, ist es nicht erforderlich, den Ausgang in der beschriebenen Weise um die vollen 12 Volten schwanken zu lassen. Gleichfalls ist nicht erforderlich, daß das an den Speicher angelegte Potential den Wert von V_gs annimmt, da dadurch eine sehr große Schwankung des Ausgangspotentials auftritt, wodurch die zum Drosseln der Speicherstellen benötigte Zeit vergrößert wird. Die obere und die untere Pegelbegrenzerschaltung dienen daher zur Begrenzung der Signalausschläge oder -Schwankungen auf einen praktischen Mindestwert.

In dem oberen Pegelbegrenzer 90 ist der PET 96 durch die PETen 92 und 9$ normalerweise in den nichtleitenden oder gesperrten Zustand vorgespannt. Wenn jedoch das Potential am Knotenpunkt loo angenähert 2 Volt unter V_gs erreicht, nähert sich das Potential an dem Knotenpunkt Io2 dem Schwellwertpotential des FEF 96, so daß dieser beginnt, leitfähig zu werden und zwischen V_DD und dem Knotenpunkt 58 einen zusätzlichen Stromweg bildet. Der durch den FET

10Ö834/U77

96 zu dem Knotenpunkt 58 fließende Strom, welcher dazu dient, den Spannungsausschlag an dem Knotenpunkt 58 zu begrenzen, ist in Teil D der Fig. 3 durch die Kurve 132 dargestellt. Dadurch wird der zu einem positiven Wert hin gerichtete Spannungsausschlag an dem Knotenpunkt loo auf ein Potential von angenähert 2 Volt unter V_gs begrenzt, indem der positive Potentialausschlag an dem Knotenpunkt 58 wie bei I3M angedeutet auf etwas mehr als 1 Volt unter V_sg begrenzt wird. M

Infolge der endlichen Kapazität des Begrenzers 9o tritt eine geringe Übersteuerung 136 auf, wodurch die Spannung an dem Punkt 58 sogar noch stärker gesenkt wird. Diese geringe Übersteuerung führt in Schaltungen des hier beschriebenen Typs zu einem Geschwindigkeitsgewinn von angenähert 50 Nanosekunden.

Zu Ende des Impulses 12o wird die "!"-Speicherzelle "abgeschaltet", das Potential am Knotenpunkt 58 wird ent- _A

sprechend der Kurve 127 wiederum stärker negativ, und der Ausgang am Knotenpunkt loo wird ebenfalls wie bei 129 angedeutet stärker negativ gemacht. Die Begrenzerschaltung Io ¹I kommt jetzt zur Wirkung, und wenn das Potential an dem Knotenpunkt loo auf 8 Volt unter V₅₃ kommt, ist der Schwellwert des FET II6 des unteren Pegelbegrenzers loM erreicht, so daß dann, wenn das Potential an dem Knotenpunkt loo versucht, einen" Wert von -8 Volt zu.überschreiten, durch den FET II6 ein Stromweg zwischen der Unterlage und dem Knotenpunkt 58 geöffnet wird. Der durch den FET

109 83WU77

- 2ο -

116 zu dem Knotenpunkt 58 fließende Strom ist in Teil E der Fig. 3 bei 136' dargestellt und dient zur Begrenzung des Ausganges an dem Knotenpunkt Icο auf 8 Volt unter Vg_S in der bei 138 dargestellten Weise durch "Festklemmen" der Eingangsspannung am Knotenpunkt 58 auf einen Wert, der etwa 400 Millivolt stärker negativ ist als die an dem Knotenpunkt 63 anliegende Bezugsspannung.

Sobald der nächste Adressenimpuls 13o an eine "1"-Speicherzelle angelegt wird, wird das Potential an dem Knotenpunkt 58 wiederum in positiver Richtung verändert, wobei es jedoch diesesmal von einem viel näher an dem Schwellwertpotential V_REJ7 liegenden Wert ausgeht, so daß die Verzögerungszeit T' zwischen dem Beginn des Impulses 13o und dem Ansprechen an der Ausgangsklemme loo wesentlich verringert ist im Vergleich zu der Verzögerungszeit T^, die ohne die Begrenzungsschaltungen erhalten wird. Durch Verwendung der beiden Pegelbegrenzungsschaltungen nach der Erfindung wird daher der eingangsseitige Potentialausschlag auf angenähert 1 Volt begrenzt, und die Adressiergeschwindigkeit wird wesentlich gesteigert.

Aufgrund der Pegelbegrenzungsschaltungen gleicht der erfindungsgemäße Verstärker vorgegebene Quellwiderstände aus, d.h. wenn diese sehr niedrig sind, wie es bei einem idealen Nur-Lese-Speicherfeld der Fall ist, koppelt er sehr stark zurück. Wenn jedoch die Quellwiderstände sehr

10 9 8 3 4/ U77

- 21 -

hoch sind, koppelt er nur einen kleinen Strom zurück. Anders ausgedrückt, der Verstärker stellt die relativen Widerstände (Impedanzen) des Feldes auf die für den optimalen Betrieb der Schaltung erforderlichen Werte ein. Da die kennzeichnenden Impedanzen eines vorgegebenen Speicherfeldes von dessen Größe und den innerhalb weiter Grenzen schwankenden Pertxgungstoleranzen abhängen, hat der erfindungsgemäße Verstärker den großen Vorteil, daß Impedanzschwankungen M

von ihm aufgenommen werden, indem sich der Verstärker selbsttätig auf die mit ihm verbundene Schaltung einstellt und kein "starres" Betriebsverhalten zeigt.

Die für bekannte monolithische Speicherschaltungen erzielbare' Fertigungsausbeute ist infolge der für brauchbare Schaltungen zu ziehenden engen Toleranzgrenzen sehr niedrig. Die Erfindung ermöglicht jedoch jetzt erstmalig die Massenherstellung derartiger Schaltungen, indem sie nicht nur einen größeren Bereich von Herstellungsmöglich- M keiten erschließt, sondern gleichzeitig auch die Zugriffszeit in einem Nur-Lesesystem entscheidend verbessert. Während die' beste seither bekannte Zugriffs zeit in einem Bereich von 0,8 bis 1,0 Mikrosekunden betrug, ist diese vermittels des erfindungsgemäßen Verstärkers auf Werte von 0,4 bis 0,7 Mikrosekunden verkürzt. Selbstverständlich läßt sich das hier dargestellte Ausführungsbeispiel auch in vielen Punkten abändern oder weiter ausgestalten.

- Patentansprüche 109834/ U77

Claims

- 22 Patentansprüche

Leseverstärker, gekennzeichnet durch eine Verstärkerschaltung (5o) mit einer Eingangsklemme (56) und einer Ausgangsklemme (86), die auf ein an die Eingangsklemme angelegtes Eingangspotential ansprechbar ist, um an der Ausgangsklemme ein Ausgangspotential zu entwickeln, eine erste Potentialquelle (V_DD) und eine zweite Potentialquelle (V_G(}), eine die Eingangsklemme normalerweise auf ein Ruhepotential vorspannende Spannungsteilervorrichtung (52, 54), die aus einer zwischen der Eingangsklemme und der ersten Potentialklemme gekoppelten ersten Impedanz (52) und einer zwischen der Eingangsklemme und der zweiten Potentialquelle gekoppelten zweiten Impedanz (54) besteht, einer auf das Ausgangspotential ansprechbaren ersten Signalbegrenzungsvorrichtung (9o), welche dazu dient, zu verhindern, daß das Eingangspotential stärker positiv wird als ein erstes vorbestimmtes Potential, und durch eine auf das Ausgangspotential ansprechbare zweite Signalbegrenzungsvorrichtung (Io4), welche dazu dient, zu verhindern, daß das Eingangspotential stärker negativ wird als ein zweites vorbestimmtes Potential.
2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die erste Signalbegrenzungsvorrichtung (9o) eine im Nebenschluß zu der ersten Impedanz (52) geschaltete veränderliche dritte Impedanz (96) und ein auf das Au#gangspotential ansprechbares erstes Inverterelerne nt (94) aufweist,
109834/U77
welches dazu client, den Impedanzwert der dritten Impedanz zu verändern und dadurch den Potentialabfall an der ersten Impedanz zu begrenzen.
5. Leseverstärker nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Signalbegrenzungsvorrichtung (lo¹!) eine im Nebenschluß zu der zweiten Impedanz (5*0 geschaltete veränderliche vierte Impedanz (116) und ein auf das Ausgangspotential ansprechbares zweites Inverterelernent (llo) m aufweist, welches dazu dient, den Impedanzwert der vierten Impedanz zu verändern und dadurch den Potentialabfall an der zweiten Impedanz zu begrenzen.

4. Leseverstärker nach Anspruch 3» dadurch gekennzeichnet, daß die Impedanzen und die Inverterelemente aus Feldeffekttransistoren bestehen.

5. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß eine zur Entwicklung eines Bezugspotentials dienen- ^ de Vorrichtung (62, 63, 6*0 vorgesehen ist, und die Verstärkerschaltung einen Dxfferentialverstärker (68) aufweist, an den das Eingangspotential und das Bezugspotential anlegbar sind, und der zur Entwicklung des Ausgangspotentials auf die Differenz zwischen dem Eingangspotential und dem Bezugspotential ansprechbar ist.
6. Leseverstärker nach Anspruch 5» dadurch gekennzeichnet, daß der Differentialverstärker (68) einen ersten Feld-

109834/1477

effekttransistor (7o), dessen erste Quellelektrode mit der ersten Potentialquelle (V_DD), dessen erste Senkenelektrode mit der zweiten Potentialquelle (Vg^) und dessen erste Torelektrode (76) mit der Eingangsklemme (56) gekoppelt ist, und einen zweiten Feldeffekttransistor (72) aufweist, dessen zweite Senkenelektrode mit der ersten Potentialquelle, dessen zweite Quellelektrode mit der zweiten Potentialquelle und dessen zweite Torelektrode (78) mit der zur Entwicklung eines Bezugspotentials dienenden Vorrichtung {62, 63» 64) gekoppelt ist.
7. Leseverstärker nach Anspruch 6, dadurch gekennzeichnet, daß die zur Entwicklung eines Bezugspotentials dienende Vorrichtung einen dritten Feldeffekttransistor (62), dessen dritte Senkenelektrode mit der ersten Potentialquelle und dessen dritte Quellelektrode mit der zweiten Torelektrode gekoppelt ist, und einen vierten Feldeffekttransistor (64) aufweist, dessen vierte Senkenelektrode mit der zweiten Torelektrode und dessen vierte Quellelektrode mit der zweiten Potentialquelle gekoppelt ist.
8. Leseverstärker nach Anspruch 7» dadurch gekennzeichnet, daß die erste Signalbegrenzungsvorrichtung (9o) einen fünften Feldeffekttransistor (96) aufweist, dessen fünfte Senkenelektrode mit der ersten Potentialquelle, dessen fünfte Quellelektrode mit der Eingangsklemme (56) und dessen fünfte Torelektrode mit dem Ausgang des ersten Inverterelementes (94) gekoppelt ist.

1 09834/ U77
9.. Leseverstärker nach Anspruch 8, dadurch gekennzeichnet , daß das erste Inverterelement aus einem sechsten Feldeffekttransistor (92) besteht, dessen sechste Senkenelektrode mit der fünften Torelektrode und der ersten Potentialquelle, dessen sechste Quellelektrode mit der zweiten Potentialquelle und dessen sechste Torelektrode mit der zweiten Senkenelektrode gekoppelt ist.
10. Leseverstärker nach Anspruch 9> dadurch gekennzeich net, daß die Spannungsteilervorrichtung einen siebenten Feldeffekttransistor (52), dessen siebente Senkenelektrode mit der ersten Potentialquelle und dessen siebente Quellelektrode mit der ersten Torelektrode gekoppelt ist, und einen achten Feldeffekttransistor (54) aufweist, dessen achte Senkenelektrode mit der siebenten Quellelektrode und dessen achte Quellelektrode mit der zweiten Potentialquelle gekoppelt ist.
11. Leseverstärker nach einem der Ansprüche l-lo,

in einer Datenspeicher- und Lesevorrichtung mit einem Feld von Datenspeicherelementen, in denen Daten speicherbar sind, und einem zur Ausgabe der gespeicherten Daten dienenden Leseverstärker, dadurch gekennzeichnet, daß der Leseverstärker aus einem Verstärker (26, 5o), der auf das von einem der Speicherelemente empfangene Eingangssignal ansprechbar ist, um ein Ausgangssignal zu erzeugen, einer auf das Ausgangssignal ansprechbaren ersten Signalbegrenzungsvorrichtung (32, 9o), welche dazu dient, den größten

109834/U77

positiven Ausschlag des Eingangssignals zu begrenzen, und einer auf das Eingangssignal ansprechbaren zweiten Signalbegrenzungsvorrichtung (34, Io4) besteht, welche dazu dient, den größten negativen Ausschlag des Eingangssignals zu begrenzen.
12. Leseverstärker nach Anspruch 11, dadurch gekennzeichnet, daß eine erste und eine zweite Potentialquelle ^^VDD^* ^^VGG^ vorgesehen sind, der Verstärker (26, 5o) eine zum Anlegen des Eingangssignals dienende Eingangsklemme (36, 56) und eine Ausgangsklemme (3o, loo) aufweist, an welcher das Ausgangssignal erscheint, und eine die Eingangsklemme normalerweise auf ein Ruhepotential vorspannende Spannungsteilervorrichtung (38, 4o; 52, 54) mit einer ersten Impedanz (33, 52), welche die Eingangsklemme mit der ersten Potentialquelle koppelt, und einer zweiten Impedanz (4o, 54), welche die Eingangsklemme mit der zweiten Potentialquelle koppelt, vorgesehen ist.

10983A/U77

Leerseite