DE19849560A1 - Ausgangspufferschaltung zum Steuern einer Anstiegsrate - Google Patents

Ausgangspufferschaltung zum Steuern einer Anstiegsrate

Info

Publication number
DE19849560A1
DE19849560A1 DE19849560A DE19849560A DE19849560A1 DE 19849560 A1 DE19849560 A1 DE 19849560A1 DE 19849560 A DE19849560 A DE 19849560A DE 19849560 A DE19849560 A DE 19849560A DE 19849560 A1 DE19849560 A1 DE 19849560A1
Authority
DE
Germany
Prior art keywords
output
voltage
level
decision
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19849560A
Other languages
English (en)
Other versions
DE19849560C2 (de
Inventor
Kouji Nasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19849560A1 publication Critical patent/DE19849560A1/de
Application granted granted Critical
Publication of DE19849560C2 publication Critical patent/DE19849560C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • H03K17/167Soft switching using parallel switching arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

Ausgangspufferschaltung zum Steuern einer Anstiegsrate auf eine konstante Rate, wobei jede von Entscheidungsschaltungen (11 bis 13, 18 bis 20) eine Information über ein Spannungspotential an einem Ausgangsanschluß (10) eingibt und dieses mit einem vorbestimmten Normalwert, und Flip-Flops (15 bis 17) mit asynchroner Setzfunktion oder Flip-Flops (22 bis 24) mit asynchroner Rücksetzfunktion Vergleichsergebnisse als Entscheidungsergebnisse empfangen, wenn sie ein Triggersignal einer jeden von Verzögerungsschaltungen (14, 21) nach Ablauf einer vorbestimmten Zeitdauer ausgehend von einem Zeitpunkt empfangen, zu dem ein Eingangsanschluß (1) ein H-Pegel-Steuersignal oder ein L-Pegel-Steuersignal empfängt, und wobei die Flip-Flops (15 bis 17 und 22 bis 24) den Betrieb von Ausgangstransistoren (2 bis 9) basierend auf den Entscheidungsergebnissen steuern.

Description

Die vorliegende Erfindung bezieht sich auf eine Ausgangspuf­ ferschaltung zum Steuern der Anstiegsrate eines Signalver­ laufs einer Ausgangsspannung, die externen mit einem Aus­ gangsanschluß der Ausgangspufferschaltung verbundenen Anord­ nungen zugeführt wird.
Fig. 5 zeigt ein Blockschaltbild eines Aufbaus einer bekann­ ten Ausgangspufferschaltung zum Steuern der Anstiegsrate ei­ nes Signalverlaufs einer Ausgangsspannung (nachfolgend als Ausgangssignalverlauf bezeichnet), die (nicht gezeigten) mit einem Ausgangsanschluß 66 der Ausgangspufferschaltung verbun­ denen Anordnungen zugeführt wird. Gemäß Fig. 5 kennzeichnet das Bezugszeichen 65 einen Eingangsanschluß. Die Bezugszei­ chen 57 bis 60 kennzeichnen Ausgangstransistoren zum Ausgeben eines hohen Spannungspegels (eines H-Spannungspegels). Die Bezugszeichen 61 bis 64 kennzeichnen Ausgangstransistoren zum Ausgeben eines Niederspannungspegels (eines L-Spannungspe­ gels). Die Bezugszeichen 51 bis 56 kennzeichnen Verzögerungs­ schaltungen, und 66 einen Ausgangsanschluß.
Es folgt eine Beschreibung der Funktionsweise der bekannten Ausgangspufferschaltung und deren Nachteile bei dem vorge­ nannten Aufbau.
Im Grundbetrieb der bekannten Ausgangspufferschaltung gemäß Fig. 5 kann die Anstiegsrate eines Ausgangssignalverlaufs ei­ ner externen Anordnungen (in Fig. 5 nicht dargestellt) von dem Ausgangsanschluß 66 zugeführten Ausgangsspannung in der bekannten Ausgangspufferschaltung gesteuert werden durch Um­ schalten der H-Pegel-Ausgangstransistoren 57 bis 60 und der L-Pegel-Ausgangstransistoren 61 bis 64 in einen EIN-Zustand basierend auf einem Zeitunterschied zwischen vorab in den je­ weiligen Verzögerungsschaltungen 51 bis 56 eingestellten Zeitwerten. Dieser Aufbau weist jedoch einen Nachteil dahin­ gehend auf, daß sich die Anstiegsrate des Ausgangssignalver­ lauf einer durch den Ausgangsanschluß 66 bereitgestellten Ausgangsspannung entsprechend der Größe einer Gesamtlastkapa­ zität der mit dem Ausgangsanschluß 66 verbundenen externen Anordnungen verändert, da jeder der Ausgangstransistoren 57 bis 63 basierend auf der vorab in jeder der Verzögerungs­ schaltungen 51 bis 56 eingestellten festen Verzögerungszeit betrieben wird. Daher ändert sich die Anstiegsrate des Si­ gnalverlaufs der Ausgangsspannung entsprechend der Änderung der Größe der Gesamtlastkapazität der Anordnungen.
Fig. 4 zeigt ein Diagramm mit verschiedenen Signalverläufen der durch die bekannte Ausgangspufferschaltung bereitgestell­ ten Ausgangsspannungen, die durch die gestrichelten Linien E bis H gekennzeichnet sind, und der durch eine verbesserte Ausgangspufferschaltung gemäß der vorliegenden Erfindung be­ reitgestellten Ausgangsspannungen, die durch die durchgängi­ gen Linien gekennzeichnet sind. Die Merkmale der durch die durchgängigen Linien A bis D angegebenen erfindungsgemäßen Ausgangspufferschaltung werden im nachfolgenden Abschnitt er­ läutert, d. h. in Verbindung mit der Beschreibung der bevor­ zugten Ausführungsbeispiele.
Gemäß Fig. 4 werden durch die gestrichelten Linien E bis H Ausgangssignalverläufe der verschiedenen durch die bekannte Ausgangspufferschaltung bereitgestellten Ausgangsspannungen angegeben. In Fig. 4 kennzeichnet die horizontale Achse die Zeit (Nanosekunden) und die vertikale Achse eine Spannung (Volt). Die gestrichelten Linien gemäß Fig. 4 zeigen die durch die Veränderung der Größe der Lastkapazität der mit dem Ausgangsanschluß 66 verbundenen externen Anordnungen hervor­ gerufene Veränderung der Anstiegsrate des durch die bekannte Ausgangspufferschaltung bereitgestellten Signalverlaufs. Ge­ mäß Fig. 4 zeigt der Ausgangssignalverlauf E den Fall, bei dem die Größe der Lastkapazität 5 pF beträgt, der Ausgangs­ signalverlauf F den Fall bei 10 pF, der Ausgangssignalverlauf G den Fall bei 15 pF, und der Ausgangssignalverlauf H den Fall bei 20 pF.
Da die Transistoren 57 bis 59 und 61 bis 64 bei der bekannten Ausgangspufferschaltung basierend auf einer festen Verzöge­ rungszeit eingeschaltet werden, ergibt sich selbst bei einer durch Umgebungstemperaturschwankungen bedingten Änderung der Transistoreigenschaften eines jeden der Ausgangstransistoren 57 bis 59 und 61 bis 63 ein Nachteil dahingehend, daß sich die Anstiegsrate des Ausgangssignalverlauf der Ausgangsspan­ nung entsprechend der durch die Umgebungstemperaturschwankung hervorgerufenen Änderung der Transistoreigenschaften ändert.
Es ist daher Aufgabe der vorliegenden Erfindung, unter ange­ messener Berücksichtigung der Nachteile des Stands der Tech­ nik eine Ausgangspufferschaltung bereit zustellen, durch die die Anstiegsrate eines Ausgangssignalverlaufs einer durch die Ausgangspufferschaltung bereitgestellten Ausgangsspannung auf einen konstanten Wert gesteuert werden kann durch Steuern des EIN/AUS-Betriebs der in der Ausgangspufferschaltung befindli­ chen Ausgangstransistoren entsprechend der Änderung der Tran­ sistoreigenschaften der Ausgangstransistoren, die durch Schwankungen der Gesamtlastkapazität der mit einem Ausgangs­ anschluß dieser Ausgangspufferschaltung verbundenen externen Anordnungen und auch durch Umgebungstemperaturschwankungen hervorgerufen werden, basierend auf einer Information oder Daten über das Spannungspotential an dem Ausgangsanschluß.
Die Aufgabe wird gelöst durch eine Ausgangspufferschaltung zum Steuern einer Anstiegsrate eines Ausgangssignalverlaufs einer an einem Ausgangsanschluß bereitgestellten Ausgangs­ spannung auf einen konstanten Wert, mit einer Vielzahl von Spannungspotentialentscheidungseinrichtungen jeweils zum Ein­ geben einer Information über ein Spannungspotential an dem Ausgangsanschluß, zum Vergleichen des Spannungspotentials mit einem vorbestimmten Standardwert, und zum Ausgeben eines Ent­ scheidungsergebnisses, einer Vielzahl von Verzögerungsein­ richtungen jeweils zum Ausgeben eines Triggersignals nach Ab­ lauf einer vorbestimmten Zeitdauer, die ausgehend vom Empfang eines Steuersignals an einem Eingangsanschluß gezählt wird, einer Vielzahl von Ausgabeeinrichtungen zum Zuführen einer Ausgangsspannung zu dem Ausgangsanschluß; und einer Vielzahl von Steuereinrichtungen zum Eingeben der Entscheidungsergeb­ nisse der Vielzahl von Spannungspotentialentscheidungsein­ richtungen und zum Betreiben der Vielzahl von Ausgabeeinrich­ tungen entsprechend den Entscheidungsergebnissen, wenn die Vielzahl von Steuereinrichtungen das von der Vielzahl von Verzögerungseinrichtungen übertragene Triggersignal empfan­ gen. Dadurch kann die Ausgangspufferschaltung die Anstiegsra­ te auf einer konstanten Rate beibehalten, selbst wenn sich die Gesamtlastkapazität der an den Ausgangsanschluß ange­ schlossenen externen Anordnungen ändern und die Transistorei­ genschaften der Vielzahl von Ausgabeeinrichtungen aufgrund der Umgebungstemperaturschwankungen ändern.
Gemäß einer vorteilhaften Weiterbildung der Ausgangspuffer­ schaltung umfaßt die Vielzahl von Ausgabeeinrichtungen eine Vielzahl von H-Pegel-Spannungsausgabetransistoren und eine Vielzahl von L-Pegel-Spannungsausgabetransistoren, umfaßt die Vielzahl von Spannungspotentialentscheidungseinrichtungen ei­ ne Vielzahl von Spannungsentscheidungsschaltungen für eine H-Pegel-Ausgangsspannung und eine Vielzahl von Spannungsent­ scheidungsschaltungen für eine L-Pegel-Ausgangsspannung, um­ faßt die Steuereinrichtung eine Vielzahl von Flip-Flop-Schaltungen mit asynchroner Setzfunktion und eine Vielzahl von Flip-Flop-Schaltungen mit asynchroner Rücksetzfunktion, umfaßt die Vielzahl von Verzögerungseinrichtungen eine Si­ gnalverzögerungsschaltung für die H-Pegel-Ausgangsspannung und eine Signalverzögerungsschaltung für die L-Pegel-Aus­ gangsspannung, und wobei die Vielzahl von H-Pegel-Spannungs­ ausgabetransistoren den Ausgangssignalverlauf der H-Pegel-Ausgangsspannung entsprechend dem Betrieb der Vielzahl von Spannungspotentialentscheidungsschaltungen für die H-Pegel-Ausgangsspannung, der Vielzahl von Flip-Flop-Schaltungen mit asynchroner Setzfunktion und der Verzöge­ rungsschaltung für die H-Pegel-Ausgangsspannung ausgeben, und wobei die Vielzahl von L-Pegel-Spannungsausgabetransistoren den Ausgangssignalverlauf der L-Pegel-Ausgangsspannung ent­ sprechend dem Betrieb der Vielzahl von Spannungspotentialent­ scheidungsschaltungen für die L-Pegel-Ausgangsspannung, der Vielzahl von Flip-Flop-Schaltungen mit asynchroner Rücksetz­ funktion und der Verzögerungsschaltung für die L-Pegel-Aus­ gangsspannung ausgeben.
Gemäß einer weiteren vorteilhaften Weiterbildung umfaßt die Ausgangspufferschaltung des weiteren eine Schalteinrichtung zum Auswählen eines der Fälle, daß die Vielzahl von Steuer­ einrichtungen die Ergebnisses der Vielzahl von Spannungspo­ tentialentscheidungseinrichtungen eingeben, wenn die Vielzahl von Steuereinrichtungen das Triggersignal von der Vielzahl von Verzögerungseinrichtungen empfangen, und daß die Vielzahl von Steuereinrichtungen die Entscheidungsergebnisse der Viel­ zahl von Spannungspotentialentscheidungseinrichtungen einge­ ben wenn das Steuersignal an dem Eingangsanschluß eingegeben wird.
Gemäß einer weiteren vorteilhaften Weiterbildung umfaßt die Ausgangspufferschaltung des weiteren eine Vielzahl von Spei­ chereinrichtungen zum vorübergehenden Speichern der Vielzahl von Entscheidungsergebnissen von der Vielzahl von Spannungs­ potentialentscheidungseinrichtungen, und wobei die Vielzahl von Steuereinrichtungen den Betrieb der Vielzahl von Ausgabe­ einrichtungen basierend auf der Vielzahl von in der Vielzahl von Speichereinrichtungen gespeicherten Entscheidungsergeb­ nissen steuern.
Gemäß einer weiteren vorteilhaften Weiterbildung umfaßt die Schalteinrichtung Selektoren.
Gemäß einer weiteren vorteilhaften Weiterbildung umfaßt die Speichereinrichtung Register.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines Aufbaus einer Ausgangspuf­ ferschaltung gemäß einem ersten Ausführungsbeispiel der vor­ liegenden Erfindung,
Fig. 2 ein Blockschaltbild eines Aufbaus einer Ausgangspuf­ ferschaltung gemäß einem zweiten Ausführungsbeispiel der vor­ liegenden Erfindung,
Fig. 3 ein Blockschaltbild eines Aufbaus einer Ausgangspuf­ ferschaltung gemäß einem dritten Ausführungsbeispiel der vor­ liegenden Erfindung,
Fig. 4 ein Diagramm mit Vergleichsergebnissen der Signalver­ läufe der durch die Ausgangspufferschaltung gemäß den in den Fig. 1 bis 3 gezeigten ersten bis dritten Ausführungsbei­ spielen und einer in Fig. 5 gezeigten bekannten Ausgangspuf­ ferschaltung bereitgestellten Ausgangsspannungen, und
Fig. 5 ein Blockschaltbild eines Aufbaus der bekannten Aus­ gangspufferschaltung.
Es folgt eine Beschreibung bevorzugter Ausführungsbeispiele der Ausgangspufferschaltung zum Steuern einer Anstiegsrate gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen.
Durch diese erfindungsgemäße Ausgangspufferschaltung kann die Anstiegsrate eines Signalverlaufs einer Ausgangsspannung (nachfolgend auch als "Ausgangssignalverlauf" bezeichnet) ge­ steuert werden, die externen mit einem Ausgangsanschluß der Ausgangspufferschaltung verbundenen Anordnungen zugeführt wird.
Erstes Ausführungsbeispiel
Fig. 1 zeigt ein Blockschaltbild des Aufbaus einer Ausgangs­ pufferschaltung als das erste Ausführungsbeispiel der vorlie­ genden Erfindung. Gemäß Fig. 1 kennzeichnet das Bezugszeichen 1 einen Eingangsanschluß zum Empfangen eines Eingangssignals, die Bezugszeichen 2 bis 5 Hochpegel-(H-Pegel)-Spannungsaus­ gabetransistoren, und die Bezugszeichen 6 bis 9 Nieder­ pegel-(L-Pegel)-Spannungsausgabetransistoren. Die Bezugszeichen 11 bis 13 kennzeichnen Spannungspotentialentscheidungsschaltun­ gen zum Erfassen des Pegels eines Spannungspotentials an ei­ nem Ausgangsanschluß 10 und zum Ausgeben von Steuersignalen zum Steuern einer Ausgangsspannung mit H-Pegel eines jeden der H-Pegel-Spannungsausgabetransistoren 2 bis 5. Das Bezugs­ zeichen 14 kennzeichnet eine Signalverzögerungsschaltung zur Verwendung für die H-Pegel-Spannungsausgabe. Die Bezugszei­ chen 15 bis 17 kennzeichnen Flip-Flop-(F/F)-Schaltungen mit asynchroner Setzfunktion. Die Bezugszeichen 18 bis 20 kenn­ zeichnen Spannungsentscheidungsschaltungen zum Erfassen des Pegels eines Spannungspotentials an dem Ausgangsanschluß 10 und zum Ausgeben von Steuersignalen zum Steuern einer Aus­ gangsspannung mit L-Pegel eines jeden der L-Pegel-Spannungs-Aus­ gabetransistoren 6 bis 9. Das Bezugszeichen 21 kennzeich­ net eine Signalverzögerungsschaltung zur Verwendung für die Ausgangsspannung mit L-Pegel. Die Bezugszeichen 22 bis 24 kennzeichnen Flip-Flop-(F/F)-Schaltungen mit asynchroner Rücksetzfunktion. Das Bezugszeichen 10 kennzeichnet den Aus­ gangsanschluß. Bei dem Aufbau der Ausgangspufferschaltung ge­ mäß dem vorstehend beschriebenen ersten Ausführungsbeispiel weisen die Spannungspotentialentscheidungsschaltungen 11 bis 13 für die H-Pegel-Ausgangsspannung und die Spannungspotenti­ alentscheidungsschaltungen 18 bis 20 für die L-Pegel-Aus­ gangsspannung voneinander verschiedene Spannungspegel als Entscheidungsnormalspannungen auf, die vorab eingestellt wur­ den. Beispielsweise wird der Wert 0,5 V in der Spannungspo­ tentialentscheidungsschaltung 11 für die H-Pegel-Aus­ gangsspannung eingestellt, der Wert 0,7 V in die Span­ nungspotentialentscheidungsschaltung 12 für die H-Pegel-Aus­ gangsspannung, und der Wert 1,3 V in die Spannungspoten­ tialentscheidungsschaltung 13 für die H-Pegel-Aus­ gangsspannung. Diese Einstellwerte können für verschiedene Anwendungen geändert werden. Gleichermaßen ist es möglich, in jeder der Spannungspotentialentscheidungsschaltungen 18 bis 20 für die L-Pegel-Ausgangsspannung verschiedene Pegel als Entscheidungsnormalspannungen einzustellen.
Ist der durch jede der Spannungspotentialentscheidungsschal­ tungen 11 bis 13 und 18 bis 20 erfaßte Pegel des Eingangs­ spannungspotentials, d. h. das Spannungspotential an dem Aus­ gangsanschluß 10, höher als der Pegel der in jeder der Span­ nungspotentialentscheidungsschaltungen 11 bis 13 und 18 bis 20 eingestellten Entscheidungsnormalspannung, so gibt jede der Spannungspotentialentscheidungsschaltungen 11 bis 13 und 18 bis 20 ein Steuersignal mit H-Pegel an die entsprechenden Flip-Flops 15 bis 17 mit asynchroner Setzfunktion aus, und, falls er niedriger ist, gibt jede ein Steuersignal mit L-Pegel an die entsprechenden Flip-Flops 22 bis 24 mit asyn­ chronen Rücksetzfunktion aus. Dadurch kann der Betrieb eines jeden der Ausgangstransistoren 2 bis 5 für die H-Pegel-Aus­ gangsspannung und der Ausgangstransistoren 6 bis 9 für die L-Pegel-Ausgangsspannung gesteuert werden.
In der Ausgangspufferschaltung gemäß dem in Fig. 1 gezeigten ersten Ausführungsbeispiel wird das Spannungspotentials an dem Ausgangsanschluß 10 durch die Spannungspotentialentschei­ dungsschaltungen 11 bis 13 und auch 18 bis 20 für die H-Pegel-Ausgangsspannung und auch für die L-Pegel-Aus­ gangsspannung erfaßt, und der erfaßte Pegel des Spannungs­ potentials mit den in jeder Spannungspotentialentscheidungs­ schaltung eingestellten Normalspannungswerten verglichen, und die Vergleichsergebnisse an die Flip-Flops 15 bis 17 und 18 bis 20 ausgegeben. Wird in diesem Zustand ein Eingangssignal über den Eingangsanschluß 1 empfangen, so geben die Verzöge­ rungsschaltungen 14 und 21 ein Triggersignal an die entspre­ chenden Flip-Flop-Schaltungen 15 bis 17 und 22 bis 24 aus. Dadurch geben die Flip-Flop-Schaltungen 15 bis 17 und 22 bis 24 beim Empfangen des Triggersignals von den Verzögerungs­ schaltungen 14 und 21 die Vergleichsergebnisse der Spannungs­ potentialentscheidungsschaltungen 11 bis 13 und 18 bis 20 ein. Gemäß den empfangenen Vergleichsergebnissen steuern die Flip-Flops 15 bis 17 und 22 bis 24 den Betrieb der Spannungs­ ausgabetransistoren 3 bis 5 bzw. 7 bis 9. Die Ausgangssignale der Spannungsausgabetransistoren 2 bis 5 und 6 bis 9 werden dem Ausgangsanschluß 10 zugeführt. Dadurch kann die Ausgangs­ pufferschaltung gemäß dem ersten Ausführungsbeispiel die An­ stiegsrate des Ausgangssignalverlaufs der Ausgangsspannung an dem Ausgangsanschluß 10 auf eine konstante Kate steuern, selbst wenn die Beeinflussung durch die Umgebungstemperatur­ änderung auftritt und die Änderung der Gesamtlastkapazität der mit dem Ausgangsanschluß 10 verbundenen externen Anord­ nungen verursacht wird.
Es folgt eine Beschreibung der Funktionsweise der Ausgangs­ pufferschaltung gemäß dem ersten Ausführungsbeispiel.
Wenn die in Fig. 1 gezeigte Ausgangspufferschaltung das H-Pegel-Spannungsausgangssignal über den Ausgangsanschluß 10 an (nicht gezeigte) externe Anordnungen ausgibt, so wird dem Eingangsanschluß 1 zunächst das Steuersignal wie beispiels­ weise der H-Pegel zugeführt. Somit schaltet der H-Pegel-Spannungs­ ausgabetransistor 2 unmittelbar beim Ändern des Pe­ gels des Eingangsanschlusses 1 von dem L-Pegel auf den H-Pegel ein. Gleichzeitig wird die Rücksetzoperation der Flip-Flop-Schaltungen 22 bis 24 mit asynchroner Rücksetzfunktion durchgeführt und die L-Pegel-Spannungsausgabetransistoren 6 bis 9 ausgeschaltet. Daraufhin erzeugt die Signalverzöge­ rungsschaltung für die H-Pegel-Ausgangsspannung das Trigger­ signal und überträgt es nach Ablauf einer vorbestimmten Zeit­ dauer (beispielsweise zwei Nanosekunden später, d. h. nach Ab­ lauf von 2,0×10-9 Sekunden, wie in Fig. 4 gezeigt ist), die nach dem Einschalten des H-Pegel-Spannungsausgabetransistors 2 basierend auf den in der Signalverzögerungsschaltung 14 eingestellten Verzögerungszeitdaten gezählt wurde, zu den Flip-Flops 15 bis 17 mit asynchroner Setzfunktion.
Die Flip-Flops 15 bis 17 mit asynchroner Setzfunktion geben die Spannungsinformation über den Pegel des Ausgangsspan­ nungspotentials in eine jede der Spannungspotentialentschei­ dungsschaltungen 11 bis 13 ein, wenn sie das Triggersignal von der Signalverzögerungsschaltung 14 empfangen. Danach gibt jede der Flip-Flop-Schaltungen 15 bis 17 basierend auf der Spannungsinformation ein Steuersignal an die entsprechenden H-Pegel-Spannungsausgabetransistoren 3 bis 5 aus, um deren Betrieb zu steuern.
Es folgt eine nähere Beschreibung der Funktionsweise der Aus­ gangspufferschaltung gemäß dem ersten Ausführungsbeispiel un­ ter Bezugnahme auf Fig. 4.
Fig. 4 zeigt ein Diagramm mit Signalverläufen der Ausgangs­ spannungen der Ausgangspufferschaltung gemäß dem in Fig. 1 gezeigten ersten Ausführungsbeispiel. In Fig. 1 stellt die horizontale Achse eine Zeit (Nanosekunden) dar und die verti­ kale Achse eine Spannung (Volt). Fig. 4 zeigt die Ausgangs­ signalverläufe der Ausgangsspannungen der Ausgangspuffer­ schaltung gemäß dem ersten Ausführungsbeispiel für vier Fäl­ le, in denen die Gesamtlastkapazität 5 pF, 10 pF, 15 pF bzw. 20 pF beträgt. Die gestrichelten Linien E bis H zeigen die Ausgangssignalverläufe der Ausgangsspannung der bereits in der Beschreibungseinleitung erläuterten und in Fig. 5 gezeig­ ten bekannten Ausgangspufferschaltung. Die durchgehenden Li­ nien A bis D zeigen die Ausgangssignalverläufe der durch die Ausgangspufferschaltung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung bereitgestellten Ausgangsspannun­ gen. In Fig. 4 kennzeichnet das Bezugszeichen I einen Zeit­ punkt, in dem jedes der Flip-Flops 11 bis 13 für die H-Pegel-Aus­ gangsspannung das von jeder der Spannungspotentialent­ scheidungsschaltungen 11 bis 13 für die H-Pegel-Ausgangsspan­ nung bereitgestellte Entscheidungsergebnis eingibt. Die Be­ zugszeichen J bis L kennzeichnen die Entscheidungsnormalspan­ nungspegel 1,3 V, 0,7 V und 0,5 V, die in den jeweiligen Aus­ gangsspannungsentscheidungsschaltungen 11 bis 13 eingestellt sind.
Der Ausgangssignalverlauf der Ausgangsspannung der Ausgangs­ pufferschaltung entspricht dem Signalverlauf A, wenn die ge­ ringste Lastkapazität von 5 pF der vier Lastkapazitäten mit dem Ausgangsanschluß 10 verbunden ist. Da der Pegel des Si­ gnalverlaufs der Ausgangsspannung zum Zeitpunkt I höher ist als alle in den Spannungsentscheidungsschaltungen 11 bis 13 eingestellten Normalspannungspegel 1,3 V, 0,7 V und 0,5 V, gibt jede der Flip-Flop-Schaltungen 15 bis 17 mit asynchroner Setzfunktion ein H-Pegel-Steuersignal als Entscheidungsergeb­ nis der Spannungsentscheidungsschaltungen 11 bis 13 ein. Dem­ entsprechend verbleiben die H-Pegel-Spannungsausgabetran­ sistoren 3 bis 5 in dem AUS-Zustand.
Der Signalverlauf der durch die Ausgangspufferschaltung be­ reitgestellten Ausgangsspannung entspricht dem Signalverlauf B, wenn die Lastkapazität 10 pF, d. h. das Doppelte der dem Si­ gnalverlauf A entsprechenden Lastkapazität 5 pF, mit dem Aus­ gangsanschluß 10 verbunden ist. Da sich der Pegel des Span­ nungspotentials an dem Ausgangsanschluß 10 zum Zeitpunkt I zwischen dem Spannungspegel J (1,3 V) und dem Spannungspegel K (0,7 V) befindet, gibt die Flip-Flop-Schaltung 15 mit asyn­ chroner Setzfunktion ein L-Pegel-Steuersignal als Entschei­ dungsergebnis der Spannungsentscheidungsschaltung 11 ein und jede der Flip-Flop-Schaltungen 16 und 17 mit asynchroner Setzfunktion ein H-Pegel-Steuersignal als Entscheidungsergeb­ nis der Spannungsentscheidungsschaltungen 12 und 13. Dement­ sprechend werden die H-Pegel-Spannungsausgabetransistoren 2 bis 3 eingeschaltet (aktiviert), und die anderen H-Pegel-Spannungs­ ausgabetransistoren 4 und 5 verbleiben in dem AUS-Zustand (verbleiben im inaktiven Zustand). Dadurch kann die Ausgangspufferschaltung gemäß dem ersten Ausführungsbeispiel den Signalverlauf der H-Pegel-Ausgangsspannung mit derselben konstanten Anstiegsrate wie im Falle des Signalverlaufs A ausgeben.
Gleichermaßen dann die Ausgangspufferschaltung gemäß dem er­ sten Ausführungsbeispiel den Ausgangssignalverlauf mit dem H-Pegel mit derselben konstanten Anstiegsrate ausgeben, selbst wenn die Lastkapazität von 15 pF (in dem Fall C, d. h. das dreifache des Falles des Signalverlaufs A) oder 20 pF (in dem Fall D, d. h. das Vierfache des Falles des Signalverlaufs A) mit dem Ausgangsanschluß 10 verbunden ist.
D.h., in dem Fall C (mit der Lastkapazität von 15 pF) ent­ spricht der Signalverlauf der durch die Ausgangspufferschal­ tung bereitgestellten Ausgangsspannung dem Signalverlauf C, wenn die Lastkapazität von 15 pF, d. h. das Dreifache der Last­ kapazität von 5 pF beim Signalverlauf A, mit dem Ausgangsan­ schluß 10 verbunden ist. Da sich der Pegel des Spannungspo­ tentials an dem Ausgangsanschluß 10 zum Zeitpunkt I zwischen dem Pegel K (0,7 V) und dem Pegel L (0,5 V) befindet, geben die Flip-Flop-Schaltungen 15 und 16 mit asynchroner Setzfunk­ tion ein L-Pegel-Steuersignal als Entscheidungsergebnis der Spannungsentscheidungsschaltungen 11 und 12 ein, und die Flip-Flop-Schaltung 17 mit asynchroner Setzfunktion ein H-Pegel-Steuersignal als Entscheidungsergebnis der Spannungs­ entscheidungsschaltung 13. Dementsprechend werden die H-Pegel-Spannungsausgabetransistoren 2 bis 4 eingeschaltet (aktiver Zustand) und der andere H-Pegel-Spannungsausgabe­ transistor 5 verbleibt in dem AUS-Zustand (inaktiver Zu­ stand). Dadurch kann die Ausgangspufferschaltung gemäß dem ersten Ausführungsbeispiel den Signalverlauf der Ausgangs­ spannung des H-Pegels mit derselben konstanten Anstiegsrate wie in den Fällen der Signalverläufe A und B ausgeben.
In dem Fall D entspricht der Ausgangssignalverlauf der Aus­ gangspufferschaltung dem Signalverlauf D, wenn die Lastkapa­ zität von 20 pF, d. h. das Vierfache der Lastkapazität von 5 pF des Signalverlaufs A, mit dem Ausgangsanschluß 10 verbunden ist. Da der Pegel des Spannungspotentials an dem Ausgangsan­ schluß 10 zum Zeitpunkt I niedriger ist als der Pegel J (1,3 V), der Pegel K (0,7 V) und der Pegel L (0,5 V), geben die Flip-Flop-Schaltungen 15 bis 17 mit asynchroner Setzfunktion ein L-Pegel-Steuersignal als Entscheidungsergebnis der Span­ nungsentscheidungsschaltungen 11 bis 13 ein. Dementsprechend werden die H-Pegel-Spannungsausgabetransistoren 2 bis 5 ein­ geschaltet (aktiviert). Dadurch kann die Ausgangspufferschal­ tung gemäß dem ersten Ausführungsbeispiel den Signalverlauf der Ausgangsspannung mit dem H-Pegel mit derselben konstanten Anstiegsrate wie in den Fällen der Signalverläufe A, B und C ausgeben.
Obwohl vorstehend die Fälle beschrieben wurden, in denen der Ausgangsanschluß 10 lediglich die Signalverläufe der Aus­ gangsspannungen mit H-Pegel ausgibt, können Signalverläufe der Ausgangsspannungen mit L-Pegel in derselben Weise ausge­ geben werden.
Wird das L-Pegel-Steuersignal an dem Eingangsanschluß 1 ein­ gegeben, so werden die L-Pegel-Spannungsausgabetransistoren 6 bis 9, die Spannungsentscheidungsschaltungen 18 bis 20 für die L-Pegel-Ausgangsspannung, die Signalverzögerungsschaltung 21 für die L-Pegel-Ausgangsspannung, und die Flip-Flop-Schaltungen 22 bis 24 mit asynchroner Rücksetzfunktion in Übereinstimmung mit der vorstehenden Beschreibung betrieben. Dadurch kann die Ausgangspufferschaltung den Signalverlauf der Ausgangsspannung mit L-Pegel mit derselben konstanten An­ stiegsrate ausgeben. Daher wird der Kürze wegen auf eine nä­ here Erläuterung der verschiedenen Fälle der Ausgangssignal­ verläufe der Ausgangsspannungen mit L-Pegel verzichtet.
Bei der vorstehenden Erläuterung des ersten Ausführungsbei­ spiels betrug darüber hinaus die Zahl der Spannungspotentia­ lentscheidungsschaltungen 11 bis 13 für die H-Pegel-Aus­ gangsspannung, der Spannungspotentialentscheidungsschal­ tungen 18 bis 20 für die L-Pegel-Ausgangsspannung, der Flip-Flops 15 bis 17 mit asynchroner Setzfunktion, der Flip-Flops 22 bis 24 mit asynchroner Rücksetzfunktion jeweils drei. Die vorliegende Erfindung ist jedoch nicht auf diesen Fall be­ schränkt, d. h. die vorliegende Erfindung kann in verschiede­ nen Fällen eingesetzt werden, bei denen die Zahl der Elemente größer als eins ist.
Wie vorstehend beschrieben, gibt jede der Flip-Flop-Schaltungen 15 bis 17 mit asynchroner Setzfunktion und jede der Flip-Flop-Schaltungen 22 bis 24 mit asynchroner Rücksetz­ funktion nach dem Einschalten eines Ausgangstransistors 2 oder 6 entsprechend dem über den Eingangsanschluß 1 empfange­ nen Pegel des Eingangssteuersignals und nach dem Ablauf einer vorbestimmten in den Signalverzögerungsschaltungen 14, 21 vorab eingestellten Zeitdauer das durch jede der Spannungspo­ tentialentscheidungsschaltungen 11 bis 13 und 18 bis 20 ent­ sprechend der Information über das Spannungspotential an dem Ausgangsanschluß 10 bereitgestellte Entscheidungsergebnis ein. Dadurch kann die Anstiegsrate des Signalverlauf der Aus­ gangsspannung auf einer konstanten Rate beibehalten werden, selbst wenn sich die Gesamtlastkapazität der mit dem Aus­ gangsanschluß 10 verbundenen externen Anordnungen ändert und selbst wenn sich die Transistoreigenschaften eines jeden der Ausgangstransistoren 2 bis 9 entsprechend der Umgebungstempe­ raturschwankung ändern.
Zweites Ausführungsbeispiel
Fig. 2 zeigt ein Blockschaltbild des Aufbaus einer Ausgangs­ pufferschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 2 kennzeichnet das Bezugszei­ chen 26 einen Schaltselektor für die H-Pegel-Ausgangsspan­ nung, und 25 einen mit dem Schaltselektor 26 verbundenen Aus­ wahlsignaleingangsanschluß zum Zuführen des empfangenen Aus­ wahlsignals zu dem Schaltselektor 26. Das Bezugszeichen 28 kennzeichnet einen Schaltselektor für die L-Pegel-Ausgangs­ spannung, und 27 einen mit dem Schaltselektor 28 verbundenen Auswahlsignaleingangsanschluß zum Zuführen des empfangenen Auswahlsignals zu dem Schaltselektor 28. Die anderen Kompo­ nenten der Ausgangspufferschaltung gemäß dem zweiten Ausfüh­ rungsbeispiel stimmen mit denen der in Fig. 1 gezeigten Aus­ gangspufferschaltung gemäß dem ersten Ausführungsbeispiel überein, so daß diese durch dieselben Bezugszeichen gekenn­ zeichnet werden und auf deren Erläuterung der Kürze wegen verzichtet wird.
In der Ausgangspufferschaltung gemäß dem zweiten Ausführungs­ beispiel wird das Auswahlsignal von einer externen Anordnung (nicht gezeigt) über die Auswahlsignaleingangsanschlüsse 25 und 27 zugeführt, wobei der Betrieb der Schaltselektoren 26 und 28 basierend auf dem empfangenen Auswahlsignal gesteuert wird, um auszuwählen, ob die Steuerung der Anstiegsrate der Ausgangspufferschaltung durchgeführt wird, oder nicht.
Es folgt eine Beschreibung der Funktionsweise der Ausgangs­ pufferschaltung gemäß dem zweiten Ausführungsbeispiel.
In der Ausgangspufferschaltung gemäß dem vorstehend beschrie­ benen ersten Ausführungsbeispiel geben die Flip-Flop-Schaltungen 15 bis 17 mit asynchroner Setzfunktion zum Zeit­ punkt I die Entscheidungsergebnisse der Spannungspotentia­ lentscheidungsschaltungen 11 bis 13 ein. In der Ausgangspuf­ ferschaltung gemäß dem zweiten Ausführungsbeispiel kann die­ ser Zeitpunkt I unter Verwendung des Schaltselektors 26 auf einen Zeitpunkt verschoben werden, in dem der Eingangsan­ schluß 1 das Eingangssteuersignal empfängt, oder einen Zeit­ punkt nach dem Ablauf der in der Signalverzögerungsschaltung 14 eingestellten Verzögerungszeit, um einen Signalverlauf ei­ ner Ausgangsspannung mit H-Pegel auszugeben. Wird beispiels­ weise durch Aufnahme des Selektors 26 in die Ausgangspuffer­ schaltung der Zeitpunkt I gemäß dem ersteren Fall einge­ stellt, bei dem die Flip-Flops 15 bis 17 die Entscheidungser­ gebnisse der Spannungspotentialentscheidungsschaltungen 11 bis 13 durch Empfangen des Triggersignals von dem Selektor 26 (dessen Betrieb durch Empfang des Auswahlsignals über den Auswahlsignaleingangsanschluß 25 gesteuert wird) unmittelbar nach dem Empfang des Eingangssteuersignals an dem Eingangsan­ schluß 1 eingeben, so kann die H-Pegel-Spannung mit einem Ausgangssignalverlauf an die mit dem Ausgangsanschluß 10 ver­ bundenen externen Anordnungen unmittelbar nach der Eingabe des H-Pegel-Steuersignals an dem Eingangsanschluß 1 ohne Ver­ zögerung ausgegeben werden. D.h., alle H-Pegel-Spannungsaus­ gabetransistoren 3 bis 5 werden unmittelbar eingeschaltet und die H-Pegel-Ausgangsspannung über den Ausgangsanschluß 10 an die externen Anordnungen ausgegeben, da in diesem Fall alle Spannungspotentialentscheidungsschaltungen 11 bis 13 das L-Pegel-Steuersignal an die Flip-Flops 15 bis 17 ausgeben. Dies bedeutet, daß keine Steuerung der Anstiegsrate vorliegt, d. h. die Steuerung der Anstiegsrate des Signalverlaufs der Aus­ gangsspannung als das Ausgangssignal wird in den inaktiven Zustand versetzt. Die Erläuterung der Ausgabe des H-Pegel-Signals über den Ausgangsanschluß 10 wurde für diesen Fall bereits beschrieben. Die Ausgabe des L-Pegel-Signalverlaufs der Ausgangsspannung an die (nicht gezeigten) externen Anord­ nungen über den Ausgangsanschluß 10 kann in derselben Weise erfolgen.
D.h., der Zeitpunkt I kann in der Ausgangspufferschaltung ge­ mäß dem zweiten Ausführungsbeispiel unter Verwendung des Schaltselektors 28 auf denjenigen Zeitpunkt verschoben wer­ den, zu dem das Eingangssteuersignal an dem Eingangsanschluß 1 empfangen wird, oder auf den Zeitpunkt nach Ablauf der in der Signalverzögerungsschaltung 21 eingestellten Verzöge­ rungszeit, um den Signalverlauf einer Ausgangsspannung mit L-Pegel auszugeben. Wird beispielsweise dieser Zeitpunkt I durch Aufnahme des Selektors 28 in die Ausgangspufferschal­ tung gemäß dem ersteren Fall eingestellt, bei dem die Flip-Flops 22 bis 24 die Entscheidungsergebnisse der Spannungspo­ tentialentscheidungsschaltungen 18 bis 20 durch Empfangen des Triggersignals von dem Selektor 28 (dessen Betrieb durch Emp­ fang des Auswahlsignals über den Auswahlsignaleingangsan­ schluß 27 gesteuert wird) unmittelbar nach dem Empfang des Eingangssteuersignals an dem Eingangsanschluß 1 eingeben, so kann die L-Pegel-Spannung mit einem Ausgangssignalverlauf an dem Ausgangsanschluß 10 an die mit dem Ausgangsanschluß 10 verbundenen (nicht gezeigten) externen Anordnungen unmittel­ bar nach der Eingabe des L-Pegel-Steuersignais ohne Zeitver­ zögerung an dem Eingangsanschluß 1 ausgegeben werden. D.h. alle L-Pegel-Spannungsausgabetransistoren 7 bis 9 werden un­ mittelbar eingeschaltet und der Signalverlauf der Ausgangs­ spannung mit L-Pegel wird über den Ausgangsanschluß 10 an die (nicht gezeigten) externen Anordnungen ausgegeben, da in die­ sem Fall alle Spannungspotentialentscheidungsschaltungen 22 His 24 ein L-Pegel-Steuersignal an die Flip-Flops 22 bis 24 ausgeben. Dies bedeutet auch, daß keine Steuerung der An­ stiegsrate vorliegt, d. h. die Steuerung der Anstiegsrate des Signalverlaufs der Ausgangsspannung (oder des Ausgangs­ signals) wird in einen inaktiven Zustand versetzt.
Damit die Steuerung der Anstiegsrate bei der Ausgangspuffer­ schaltung gemäß dem zweiten Ausführungsbeispiel in den akti­ ven Zustand versetzt wird, d. h. damit die Steuerung der An­ stiegsrate durchgeführt wird, kann dieselbe Funktionsweise wie bei dem ersten Ausführungsbeispiel verwendet werden.
D.h., das die Durchführung der Steuerung der Anstiegsrate an­ gebende Auswahlsignal wird dem Auswahlsignaleingangsanschluß 25 zugeführt, so daß der Zeitpunkt I, zu dem die Flip-Flops 15 bis 17 mit asynchroner Setzfunktion die Entscheidungser­ gebnisse von den Spannungspotentialentscheidungsschaltungen 11 bis 13 eingeben, auf den Zeitpunkt nach dem Ablauf der in der Signalverzögerungsschaltung 14 eingestellten Verzöge­ rungszeit eingestellt wird, um dadurch ein Signalverlauf der Ausgangsspannung mit H-Pegel auszugeben. Darüber hinaus wird dem Auswahlsignaleingangsanschluß 27 auch das die Verwendung der Anstiegsratenfunktion angebende Auswahlsignal zugeführt, so daß der Zeitpunkt I, zu dem die Flip-Flops 22 bis 24 mit asynchroner Rücksetzfunktion die Entscheidungsergebnisse der Spannungspotentialentscheidungsschaltungen 18 bis 20 einge­ ben, auf den Zeitpunkt nach dem Ablauf der durch die Signal­ verzögerungsschaltung 21 eingestellten Verzögerungszeit ver­ schoben wird, um einen Signalverlauf der Ausgangsspannung mit L-Pegel auszugeben. Die darauf folgende Funktion entspricht der der Ausgangspufferschaltung gemäß dem ersten Ausführungs­ beispiel, so daß auf eine Erläuterung der Funktionsweise hier verzichtet wird.
Wie vorstehend beschrieben, ist es gemäß dem zweiten Ausfüh­ rungsbeispiel durch Aufnehmen des Schaltselektors 26 für das H-Pegel-Ausgangsspannungssignal und des Schaltselektors 28 für das L-Pegel-Ausgangsspannungssignal in die Ausgangspuf­ ferschaltung möglich, eine Auswahl dahingehend vorzunehmen, ob die Steuerung der Anstiegsrate durchgeführt wird (aktiviert wird), oder nicht (inaktiviert wird). Dadurch ist eine anwendungsabhängige Auswahl dahingehend möglich, ob die Steuerung der Anstiegsrate der Ausgangspufferschaltung durch­ geführt wird, oder nicht.
Drittes Ausführungsbeispiel
Fig. 3 zeigt ein Blockschaltbild des Aufbaus einer Ausgangs­ pufferschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 3 kennzeichnet das Bezugszei­ chen 29 ein Register zum Speichern des Entscheidungsergebnis­ ses der Spannungspotentialentscheidungsschaltungen 11 bis 13 für die H-Pegel-Ausgangsspannung, und 30 ein Register zum Speichern des Entscheidungsergebnisses der Spannungspotentia­ lentscheidungsschaltungen 18 bis 20 für die L- Pegel-Aus­ gangsspannung. Die anderen Komponenten der Ausgangspuffer­ schaltung gemäß dem dritten Ausführungsbeispiel stimmen mit denen der in Fig. 2 gezeigten Ausgangspufferschaltung gemäß dem zweiten Ausführungsbeispiel überein, so daß diese durch dieselben Bezugszeichen gekennzeichnet werden und auf eine Erläuterung dieser der Kürze wegen verzichtet wird.
Es folgt eine Beschreibung der Funktionsweise der Ausgangs­ pufferschaltung gemäß dem dritten Ausführungsbeispiel.
Unter der Bedingung, daß das die Durchführung der Steuerung der Anstiegsrate angebende Auswahlsignal dem Auswahlsi­ gnaleingangsanschluß 25 zugeführt wird und daß der Zeitpunkt I, zu dem jedes der Flip-Flops 15 bis 17 mit asynchroner Setzfunktion das Entscheidungsergebnis einer jeden der ent­ sprechenden Spannungspotentialentscheidungsschaltungen 11 bis 13 eingibt, auf den Zeitpunkt nach dem Ablauf der in der Si­ gnalverzögerungsschaltung 14 eingestellten Verzögerungszeit verschoben wird, um einen Ausgangssignalverlauf der Ausgangs­ spannung mit dem H-Pegel aus zugeben, wird die H-Pegel-Aus­ gangsspannung an dem Ausgangsanschluß 10 ausgegeben. Dabei werden die Entscheidungsergebnisse der Spannungspotentialent­ scheidungsschaltungen 11 bis 13 entsprechend einem beispiels­ weise von einer (nicht gezeigten) zentralen Verarbeitungsein­ heit oder anderen externen Steuereinheiten übertragenen Be­ fehlssignal in dem Register 29 gespeichert.
Danach wird der Zeitpunkt I, in dem die Flip-Flops 15 bis 17 die in dem Register 29 gespeicherten Entscheidungsergebnisse eingeben, auf den unmittelbar auf die Eingabe des Steuersi­ gnals an dem Eingangsanschluß 1 folgenden Zeitpunkt einge­ stellt, wenn die Ausgangspufferschaltung gemäß dem dritten Ausführungsbeispiel das H-Pegel-Ausgangssignal ausgibt. Da­ durch werden die in dem Register 29 gespeicherten vorherge­ henden Entscheidungsergebnisse unmittelbar nach dem Empfang des Eingangssignals an dem Eingangsanschluß 1 zu den Flip-Flops 15 bis 17 übertragen. Wird die Betriebsgeschwindigkeit mit derjenigen der Ausgangspufferschaltungen gemäß dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel ver­ glichen, bei denen die Ausgangstransistoren nach Ablauf der in der Verzögerungsschaltung 14 eingestellten Verzögerungs­ zeit aktiviert werden, so können die Ausgangstransistoren 2 bis 5 der Ausgangspufferschaltung gemäß dem dritten Ausfüh­ rungsbeispiel mit einer höheren Geschwindigkeitsrate betrie­ ben werden.
Obwohl bei der vorstehenden Erläuterung lediglich die Ausgabe des H-Pegel-Spannungssignals an dem Ausgangsanschluß 10 be­ schrieben wurde, kann die Ausgabe des L-Pegel-Ausgangssignals in derselben Weise erfolgen. D.h., unter der Bedingung, daß das die Durchführung der Steuerung der Anstiegsrate angebende Auswahlsignal dem Auswahlsignaleingangsanschluß 27 zugeführt wird und der Zeitpunkt I, in dem jedes der Flip-Flops 22 bis 24 mit asynchroner Rücksetzfunktion das Entscheidungsergebnis einer jeden der entsprechenden Spannungspotentialentschei­ dungsschaltungen 18 bis 20 eingibt, auf den Zeitpunkt nach dem Ablauf der in der Signalverzögerungsschaltung 21 einge­ stellten Verzögerungszeit verschoben wird, um einen Signal­ verlauf der Ausgangsspannung mit dem L-Pegel aus zugeben, wird die L-Pegel-Ausgangsspannung an dem Ausgangsanschluß 10 aus­ gegeben. Dabei werden die Entscheidungsergebnisse der Span­ nungspotentialentscheidungsschaltungen 18 bis 20 entsprechend einem beispielsweise von einer (nicht gezeigten) zentralen Verarbeitungseinheit übertragenen Befehlssignal gespeichert.
Danach wird der Zeitpunkt I, in den jedes der Flip-Flops 22 bis 24 die in dem Register 30 gespeicherten Entscheidungser­ gebnisse eingibt, auf den Zeitpunkt unmittelbar nach der Ein­ gabe des Steuersignals an dem Eingangsanschluß 1 eingestellt, wenn die Ausgangspufferschaltung das L-Pegel-Ausgangssignal ausgibt. Dadurch werden die in dem Register 30 gespeicherten Entscheidungsergebnisse unmittelbar nach dem Empfang des Ein­ gangssignals an dem Eingangsanschluß 1 zu den Flip-Flops 22 bis 24 übertragen. Wird die Betriebsgeschwindigkeit mit der­ jenigen der Ausgangspufferschaltungen gemäß dem ersten Aus­ führungsbeispiel und dem zweiten Ausführungsbeispiel vergli­ chen, in denen die Ausgangstransistoren nach dem Ablauf der in der Verzögerungsschaltung 21 eingestellten Verzögerungs­ zeit aktiviert werden, so können die Ausgangstransistoren 6 bis 9 der Ausgangspufferschaltung gemäß dem dritten Ausfüh­ rungsbeispiel mit einer hohen Geschwindigkeitsrate betrieben werden.
Wie vorstehend beschrieben, werden die vorhergehenden Ent­ scheidungsergebnisse durch Aufnahme des Registers 29 zum Speichern der Entscheidungsergebnisse der Spannungspotential­ entscheidungsschaltungen 11 bis 13 für die H-Pegel-Ausgangs­ spannung und des Registers 30 zum Speichern der Entschei­ dungsergebnisse der Spannungspotentialentscheidungsschaltun­ gen 18 bis 20 für die L-Pegel-Ausgangsspannung in die Aus­ gangspufferschaltung in den Registern 29 und 30 gespeichert, und die Flip-Flops 15 bis 17 und 22 bis 24 lesen die in den Registern 29 und 30 gespeicherten Entscheidungsergebnisse in der nachfolgenden Operation. Dadurch kann die Betriebsge­ schwindigkeit der Ausgangspufferschaltung erhöht werden, da auf die Entscheidungsoperation der Spannungspotentialent­ scheidungsschaltungen verzichtet werden kann.
Wie vorstehend beschrieben, weist die Ausgangspufferschaltung zum Steuern der Anstiegsrate des Signalverlaufs der an einem Ausgangsanschluß bereitgestellten Ausgangsspannung auf eine konstante Rate erfindungsgemäß einen Aufbau auf, bei dem jede einer Vielzahl von Spannungspotentialentscheidungseinrichtun­ gen eine Information über ein Spannungspotential an dem Aus­ gangsanschluß eingibt, das Spannungspotential mit einem Wert einer vorbestimmten Normalspannung vergleicht und ein Ent­ scheidungsergebnis ausgibt, jeder einer Vielzahl von Verzöge­ rungseinrichtungen ein Triggersignal nach Ablauf einer vorbe­ stimmten Zeitdauer ausgibt, die ausgehend vom Empfang eines extern zugeführten Steuersignals an einem Eingangsanschluß gezählt wird, eine Vielzahl von Ausgabeeinrichtungen dem Aus­ gangsanschluß eine Ausgangsspannung zuführen, und jede einer Vielzahl von Steuereinrichtungen die Entscheidungsergebnisse einer jeden der Vielzahl von Spannungspotentialentscheidungs­ einrichtungen eingibt und die Vielzahl von Ausgabeeinrichtun­ gen entsprechend den Entscheidungsergebnissen betreibt, wenn die Vielzahl von Steuereinrichtungen das von der Verzöge­ rungseinrichtung übertragene Triggersignal empfangen. Dadurch kann die Anstiegsrate der Ausgangspufferschaltung anhand ei­ ner Rückkopplungsoperation einer Information über das Span­ nungspotential an dem Ausgangsanschluß nach Ablauf der vorbe­ stimmten Zeitdauer gesteuert und eine konstante Anstiegsrate beibehalten werden, selbst wenn sich die Gesamtlastkapazität externer mit dem Ausgangsanschluß verbundener Anordnungen än­ dert und selbst wenn sich die Transistoreigenschaften der Vielzahl von Ausgabeeinrichtungen aufgrund von Umgebungstem­ peraturschwankungen ändern.
Darüber hinaus umfaßt die Vielzahl von Ausgabeeinrichtungen in der Ausgangspufferschaltung zum Steuern der Anstiegsrate eine Vielzahl von H-Pegel-Spannungsausgabetransistoren und eine Vielzahl von L-Pegel-Spannungsausgabetransistoren, wobei die Vielzahl von Spannungspotentialentscheidungseinrichtungen eine Vielzahl von Spannungsentscheidungsschaltungen für die H-Pegel-Ausgangsspannung und eine Vielzahl von Spannungsent­ scheidungsschaltungen für die L-Pegel-Ausgangsspannung um­ faßt, wobei die Steuereinrichtung eine Vielzahl von Flip-Flop-Schaltungen mit asynchroner Setzfunktion und eine Viel­ zahl von Flip-Flop-Schaltungen mit asynchroner Rücksetzfunk­ tion umfaßt, wobei die Vielzahl von Verzögerungseinrichtungen eine Signalverzögerungsschaltung für die H-Pegel-Aus­ gangsspannung und eine Signalverzögerungsschaltung für die L-Pegel-Ausgangsspannung umfaßt, und wobei die Vielzahl von H-Pegel-Spannungsausgabetransistoren den Ausgangssignalver­ lauf der H-Pegel-Spannung entsprechend dem Betrieb der Viel­ zahl von Spannungspotentialentscheidungsschaltungen für die H-Pegel-Ausgangsspannung, der Vielzahl von Flip-Flop-Schaltungen mit asynchroner Setzfunktion und der Verzöge­ rungsschaltung mit der H-Pegel-Ausgangsspannung ausgeben kön­ nen, und wobei die Vielzahl von L-Pegel-Spannungsausgangs­ transistoren den Ausgangssignalverlauf der L-Pegel-Aus­ gangsspannung entsprechend dem Betrieb der Vielzahl von Spannungspotentialentscheidungsschaltungen für die L-Pegel-Aus­ gangsspannung, der Vielzahl von Flip-Flop-Schaltungen mit asynchroner Rücksetzfunktion und der Verzögerungsschaltung für die L-Pegel-Ausgangsspannung ausgeben können. Dadurch kann die Anstiegsrate der Ausgangspufferschaltung auch anhand einer Rückkopplungsoperation der Information über die Span­ nung an dem Ausgangsanschluß nach dem Ablauf der vorbestimm­ ten Zeitdauer gesteuert und eine konstante Anstiegsrate bei­ behalten werden, selbst wenn sich die Gesamtlastkapazität der mit dem Ausgangsanschluß verbundenen externen Anordnungen än­ dert und selbst wenn sich die Transistoreigenschaften der Vielzahl von Ausgabeeinrichtungen aufgrund der Umgebungstem­ peraturschwankungen ändern.
Des weiteren umfaßt die erfindungsgemäße Ausgangspufferschal­ tung eine Schalteinrichtung zum Auswählen eines der Fälle, nämlich daß die Vielzahl von Steuereinrichtungen die Ent­ scheidungsergebnisse der Vielzahl von Spannungspotentialent­ scheidungseinrichtungen eingeben, wenn die Vielzahl von Steu­ ereinrichtungen das Triggersignal von der Vielzahl von Verzö­ gerungseinrichtungen empfangen, und daß die Vielzahl von Steuereinrichtungen die Entscheidungsergebnisse der Vielzahl von Spannungspotentialentscheidungseinrichtungen eingeben, wenn das Steuersignal an dem Eingangsanschluß eingegeben wird. Dadurch ist eine Auswahl entsprechend verschiedener An­ wendungen dahingehend möglich, ob die Steueroperation der An­ stiegsrate des Signalverlauf der Ausgangsspannung aktiviert oder inaktiviert wird.
Darüber hinaus umfaßt die erfindungsgemäße Ausgangspuffer­ schaltung zum Steuern der Anstiegsrate eine Vielzahl von Speichereinrichtungen zum vorübergehenden Speichern der Viel­ zahl von Entscheidungsergebnisse der Vielzahl von Spannungs­ potentialentscheidungseinrichtungen, und wobei die Vielzahl von Steuereinrichtungen den Betrieb der Vielzahl von Ausgabe­ einrichtungen basierend auf der Vielzahl von in der Vielzahl von Speichereinrichtungen gespeicherten Entscheidungsergeb­ nissen steuern. Dadurch kann der Betrieb der Ausgangstransi­ storen durch Lesen der in der Speichereinrichtung gespeicher­ ten vorhergehenden Entscheidungsergebnisse unmittelbar ge­ steuert werden, vor der Beendigung der durch die Vielzahl von Spannungspotentialentscheidungseinrichtungen durchgeführten Entscheidungsoperation. Dies führt zu einer erhöhten Be­ triebsgeschwindigkeit der Ausgangspufferschaltung.
Zusammenfassend wird eine Ausgangspufferschaltung offenbart zum Steuern einer Anstiegsrate auf eine konstante Rate, wobei jede von Entscheidungsschaltungen eine Information über ein an einem Ausgangsanschluß vorliegendes Spannungspotential eingibt und dieses mit einem vorbestimmten Normalwert ver­ gleicht, und Flip-Flops mit asynchroner Setzfunktion oder Flip-Flops mit asynchroner Rücksetzfunktion Vergleichsergeb­ nisse als Entscheidungsergebnisse empfangen, wenn sie ein Triggersignal einer jeden von Verzögerungsschaltungen nach Ablauf einer vorbestimmten Zeitdauer ausgehend von einem Zeitpunkt empfangen, zu dem der Eingangsanschluß ein H-Pegel-Steuersignal oder ein L-Pegel-Steuersignal empfängt, und wo­ bei die Flip-Flops den Betrieb von Ausgangstransistoren ba­ sierend auf den Entscheidungsergebnissen steuern.

Claims (4)

1. Ausgangspufferschaltung zum Steuern einer Anstiegsrate ei­ nes Ausgangssignalverlaufs einer an einem Ausgangsanschluß (10) bereitgestellten Ausgangsspannung auf eine konstante Ra­ te, mit:
  • a) einer Vielzahl von Spannungspotentialentscheidungseinrich­ tungen (11-13, 18-20) jeweils zum Eingeben einer Information über ein Spannungspotential an dem Ausgangsanschluß (10), zum Vergleichen des Spannungspotentials mit einem vorbestimmten Normalwert und zum Ausgeben eines Entscheidungsergebnisses, b) einer Vielzahl von Verzögerungseinrichtungen (14, 21) je­ weils zum Ausgeben eines Triggersignals nach Ablauf einer vorbestimmten ausgehend vom Empfang eines Steuersignals an einem Eingangsanschluß (1) gezählten Zeitdauer,
  • c) einer Vielzahl von Ausgabeeinrichtungen (2-9) zum Zuführen einer Ausgangsspannung zu dem Ausgangsanschluß (10), und
  • d) einer Vielzahl von Steuereinrichtungen (15-17, 22-24) zum Eingeben der Entscheidungsergebnisse der Vielzahl von Span­ nungspotentialentscheidungseinrichtungen (11-13, 18-20) und zum Betreiben der Vielzahl von Ausgabeeinrichtungen (2-9) entsprechend den Entscheidungsergebnissen, wenn die Vielzahl von Steuereinrichtungen (15-17, 22-24) das von der Vielzahl von Verzögerungseinrichtungen (14, 21) übertragene Triggersignal empfängt.
2. Ausgangspufferschaltung nach Anspruch 1, wobei die Viel­ zahl von Ausgabeeinrichtungen (2-9) eine Vielzahl von H-Pegel-Spannungsausgabetransistoren (2-5) und eine Vielzahl von L-Pegel-Spannungsausgabetransistoren (6-9) umfaßt, wobei die Vielzahl von Spannungspotentialentscheidungseinrichtungen (11-13, 18-20) eine Vielzahl von Spannungsentscheidungsschal­ tungen (11-13) für die H-Pegel-Ausgangsspannung und eine Vielzahl von Spannungsentscheidungsschaltungen (18-20) für die L-Pegel-Ausgangsspannung umfaßt, wobei die Steuereinrich­ tung (15-17, 18-20) eine Vielzahl von Flip-Flop-Schaltungen (15-17) mit asynchroner Setzfunktion und eine Vielzahl von Flip-Flop-Schaltungen (22-24) mit asynchroner Rücksetzfunkti­ on umfaßt, wobei die Vielzahl von Verzögerungsschaltungen (14, 21) eine Signalverzögerungsschaltung (14) für die H-Pegel-Ausgangsspannung und eine Signalverzögerungsschaltung (21) für die L-Pegel-Ausgangsspannung umfaßt, und wobei die Vielzahl von H-Pegel-Spannungsausgabetransistoren (2-5) den Ausgangssignalverlauf der H-Pegel-Spannung entsprechend dem Betrieb der Vielzahl von Spannungspotentialentscheidungs­ schaltungen (11-13) für die H-Pegel-Ausgangsspannung, der Vielzahl von Flip-Flop-Schaltungen (22-24) mit asynchroner Setzfunktion und der Verzögerungsschaltung (14) für die H-Pegel-Ausgangsspannung ausgeben, und wobei die Vielzahl von L-Pegel-Spannungsausgabetransistoren (6-9) den Ausgangs­ signalverlauf der L-Pegel-Ausgangsspannung entsprechend dem Betrieb der Vielzahl von Spannungspotentialentscheidungs­ schaltungen (18-20) für die L-Pegel-Ausgangsspannung, der Vielzahl von Flip-Flop-Schaltungen (22-24) mit asynchroner Rücksetzfunktion und der Verzögerungsschaltung (21) für die L-Pegel-Ausgangsspannung ausgeben.
3. Ausgangspufferschaltung nach Anspruch 1 oder 2, weiterhin umfassend eine Schalteinrichtung (26, 28) zum Auswählen eines der Fälle, daß die Vielzahl von Steuereinrichtungen (15-17, 22-24) die Entscheidungsergebnisse der Vielzahl von Span­ nungspotentialentscheidungseinrichtungen (11-13, 18-20) ein­ geben, wenn die Vielzahl von Steuereinrichtungen (15-17, 22-24) das Triggersignal von der Vielzahl von Verzögerungsein­ richtungen (14, 21) empfangen, und daß die Vielzahl von Steu­ ereinrichtungen (15-17, 22-24) die Entscheidungsergebnisse der Vielzahl von Spannungspotentialentscheidungseinrichtungen (11-13, 18-20) eingeben, wenn das Steuersignal an dem Ein­ gangsanschluß (1) eingegeben wird.
4. Ausgangspufferschaltung nach einem der Ansprüche 1 bis 3, weiterhin umfassend eine Vielzahl von Speichereinrichtungen (29, 30) zum vorübergehenden Speichern der Vielzahl von Ent­ scheidungsergebnissen der Vielzahl von Spannungspotentialent­ scheidungseinrichtungen (11-13, 18-20), und wobei die Viel­ zahl von Steuereinrichtungen (15-17, 22-24) den Betrieb der Vielzahl von Ausgabeeinrichtungen (2-9) basierend auf der Vielzahl von in der Vielzahl von Speichereinrichtungen (29-30) gespeicherten Entscheidungsergebnissen steuern.
DE19849560A 1998-04-24 1998-10-27 Ausgangspufferschaltung zum Steuern einer Anstiegsrate Expired - Fee Related DE19849560C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10115681A JPH11308087A (ja) 1998-04-24 1998-04-24 スルーレートコントロール付き出力バッファ回路

Publications (2)

Publication Number Publication Date
DE19849560A1 true DE19849560A1 (de) 1999-11-04
DE19849560C2 DE19849560C2 (de) 2001-05-31

Family

ID=14668647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19849560A Expired - Fee Related DE19849560C2 (de) 1998-04-24 1998-10-27 Ausgangspufferschaltung zum Steuern einer Anstiegsrate

Country Status (4)

Country Link
US (1) US6124747A (de)
JP (1) JPH11308087A (de)
KR (1) KR100317203B1 (de)
DE (1) DE19849560C2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380770B1 (en) * 1998-10-08 2002-04-30 National Semiconductor Corporation Low ground bounce and low power supply bounce output driver with dual, interlocked, asymmetric delay lines
US6366129B1 (en) * 1998-11-10 2002-04-02 Intel Corporation Method and apparatus for buffering an input-output node of an integrated circuit
US6347350B1 (en) * 1998-12-22 2002-02-12 Intel Corporation Driving the last inbound signal on a line in a bus with a termination
US6738844B2 (en) 1998-12-23 2004-05-18 Intel Corporation Implementing termination with a default signal on a bus line
JP4101973B2 (ja) * 1999-05-21 2008-06-18 株式会社ルネサステクノロジ 出力バッファ回路
KR100327344B1 (ko) * 2000-01-19 2002-03-06 윤종용 반도체 메모리 장치의 출력 데이터의 슬루 레이트를제어하는 데이터 출력회로
KR100429870B1 (ko) * 2001-02-14 2004-05-03 삼성전자주식회사 Pvt 변화와 출력단자의 부하 커패시턴스의 변화에 의한슬루율 변화를 최소화할 수 있는 출력버퍼 회로
JP2002367376A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
JP4675008B2 (ja) 2001-09-17 2011-04-20 ルネサスエレクトロニクス株式会社 半導体回路装置
KR100668498B1 (ko) 2005-11-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력장치 및 방법
KR20070074312A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 출력 드라이버를 조절할 수 있는 반도체 메모리 장치
US20100066430A1 (en) * 2008-09-12 2010-03-18 Infineon Technologies Ag Controlling a Flicker Noise Characteristic Based on a Dielectric Thickness
US8633738B2 (en) * 2012-01-18 2014-01-21 Qualcomm Incorporated Slew-rate limited output driver with output-load sensing feedback loop
DE102012107024B3 (de) * 2012-08-01 2013-08-29 Infineon Technologies Ag Schaltung zum strombegrenzten Umladen eines Knotens
EP3038257B1 (de) 2013-08-19 2019-12-25 Japan Science and Technology Agency Rekonfigurierbare verzögerungsschaltung, verzögerungsmonitorschaltung unter verwendung der besagten verzögerungsschaltung, variationskorrekturschaltung, variationsmessverfahren und variationskorrekturverfahren
JP6366436B2 (ja) 2014-09-10 2018-08-01 三菱電機株式会社 電圧制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5122690A (en) * 1990-10-16 1992-06-16 General Electric Company Interface circuits including driver circuits with switching noise reduction
US5332932A (en) * 1991-09-16 1994-07-26 Advanced Micro Devices, Inc. Output driver circuit having reduced VSS/VDD voltage fluctuations
DE69412788T2 (de) * 1994-04-22 1999-04-29 St Microelectronics Srl Integrierte Schaltung zur Steuerung der Stromanstiegsgeschwindigkeit eines Ausgangspuffers
US5528166A (en) * 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer

Also Published As

Publication number Publication date
KR100317203B1 (ko) 2002-01-16
JPH11308087A (ja) 1999-11-05
US6124747A (en) 2000-09-26
KR19990081770A (ko) 1999-11-15
DE19849560C2 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
DE19849560C2 (de) Ausgangspufferschaltung zum Steuern einer Anstiegsrate
DE3587223T2 (de) Unabhängige Matrixtaktierung.
DE10302128B3 (de) Pufferverstärkeranordnung
DE4226047C2 (de) Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")
EP0602449B1 (de) IC-Karte
DE60317768T2 (de) Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE102004017863B4 (de) Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung
EP0628832B1 (de) Integrierte Schaltung mit Registerstufen
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE3434436A1 (de) Befehls-subsitutionssystem fuer eine pruefeinrichtung fuer ein datenverarbeitungssystem
DE4003690C2 (de) Schaltkreis zum Einstellen eines Spannungspegels entsprechend den Ausgangsdaten eines Halbleiterspeichers
DE3903486C2 (de)
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE4137336C2 (de) IC-Karte
DE10318603A1 (de) Eingangsempfängerschaltung
DE19531021C2 (de) Datenleseschaltung
DE19644443C2 (de) Adressübergangs-Detektorschaltung
DE4026581A1 (de) Integriertes steuerungssystem fuer eine textilmaschine mit einer vielzahl von separat angetriebenen spindeln
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung
DE102007016603A1 (de) Vorrichtung und darauf bezogenes Verfahren zum Steuern eines Switch-Moduls in einem Speicher durch Erfassen einer Betriebsfrequenz eines spezifischen Signals in einem Speicher
EP0602643A2 (de) Verfahren und Datenträgeranordnung zur Echtheitserkennung von Speicherchips
DE19701911C2 (de) Verfahren und Schaltungsanordnung zur Steuerung von Betriebszuständen einer zweiten Einrichtung durch eine erste Einrichtung
DE2818350C2 (de) Ansteuerschaltung für einen MOS-Adreßpuffer
DE19813197B4 (de) Testschaltung zum Gleichstromtesten eines LSI und Verfahren zum Gleichstromtesten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee