KR100317203B1 - 스루율을제어할수있는출력버퍼회로 - Google Patents

스루율을제어할수있는출력버퍼회로 Download PDF

Info

Publication number
KR100317203B1
KR100317203B1 KR1019980043330A KR19980043330A KR100317203B1 KR 100317203 B1 KR100317203 B1 KR 100317203B1 KR 1019980043330 A KR1019980043330 A KR 1019980043330A KR 19980043330 A KR19980043330 A KR 19980043330A KR 100317203 B1 KR100317203 B1 KR 100317203B1
Authority
KR
South Korea
Prior art keywords
output
level
potential
determination
circuits
Prior art date
Application number
KR1019980043330A
Other languages
English (en)
Other versions
KR19990081770A (ko
Inventor
고우지 나스
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990081770A publication Critical patent/KR19990081770A/ko
Application granted granted Critical
Publication of KR100317203B1 publication Critical patent/KR100317203B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

종래에는, 출력 파형의 스루율이 부하 용량의 변화에 따라, 또한 주위 온도 등의 변동에 의한 트랜지스터 특성의 변화에 따라 변동한다고 하는 문제가 있었다.
본 발명은, 각 판정 회로(11∼13, 18∼20)가 출력 단자(10)의 전위 정보를 입력하여 미리 설정되어 있는 기준값과 비교해 비교 결과를 출력하고, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17) 또는 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가, 입력 단자(1)에 H 레벨이나 L 레벨의 제어 신호가 입력된 다음, 소정 시간 경과후에 출력되는 각 지연 회로(14, 21)로부터의 제어 신호가 입력되었을 때에 비교 판정 결과를 수신하여, 판정 결과에 따라 각 트랜지스터(2∼9)를 동작시키는 것이다.

Description

스루율을 제어할 수 있는 출력 버퍼 회로{OUTPUT BUFFER CIRCUIT CAPABLE OF CONTROLLING THROUGH RATE}
본 발명은 스루율(through rate)을 제어할 수 있는 출력 버퍼 회로에 관한 것이다.
도 5는, 종래의 스루율을 제어할 수 있는 출력 버퍼 회로를 나타내는 블럭도로서, 도면에 있어서 (65)는 입력 단자, (57∼60)은 하이 레벨(H 레벨) 출력용 트랜지스터, (61∼64)는 로우 레벨(L 레벨) 출력용 트랜지스터, (51∼56)은 지연 회로, (66)은 출력 단자이다.
다음에 동작에 대하여 설명한다.
도 5에 도시한 종래의 출력 버퍼 회로의 동작 원리는, 지연 회로(51∼56)의각각에 미리 설정된 지연 시간의 시간차에 기초하여, 수시로 H 레벨 출력용 트랜지스터(57∼60), L 레벨 출력용 트랜지스터(61∼64)를 온(ON) 상태로 함으로써, 출력 버퍼 회로의 출력 단자로부터 출력되는 출력 파형의 스루율을 제어하고 있었다.
그러나, 종래의 출력 버퍼 회로에 있어서는, 출력 단자(66)에 접속된 부하 용량(도시하지 않음)의 변화에 관계없이, 항상 미리 설정된 고정 시간차에 기초하여 각 트랜지스터(57∼64)를 턴 온(turn on)시켰기 때문에, 부하 용량의 변화에 따라 출력 파형의 스루율이 변화한다고 하는 문제가 있었다.
도 4의 점선 E∼H는, 종래의 출력 버퍼 회로 출력의 출력 파형을 나타내는 설명도로서, 도면에 있어서 횡축은 시간(nano sec), 종축은 전위(volt)를 나타낸다. 또한, 도 4에는, 종래 출력 버퍼 회로의 출력 파형과 본 발명의 출력 버퍼 회로의 출력 파형을 비교하기 위하여, 본 발명의 출력 버퍼 회로의 출력 파형이 함께 표시되어 있는데, 이것에 관해서는 「발명의 실시예」에서 상세히 설명하기로 한다. 출력 단자(66)에 접속된 부하 용량의 변화에 의해, 종래의 출력 버퍼 회로 출력의 출력 파형의 스루율이 변동하고 있는 경우를 나타내고 있다. 도 4에 있어서, 출력 파형 E는 부하 용량이 5pF인 경우, 출력 파형 F는 부하 용량이 10pF인 경우, 출력 파형 G는 부하 용량이 15pF인 경우, 그리고 출력 파형 H는 부하 용량이 20pF인 경우를 나타내고 있다.
또한, 종래의 출력 버퍼 회로에 있어서는, 주위의 온도 등의 변동에 의해 발생하는 트랜지스터(57∼64)의 트랜지스터 특성 변화에 관계없이, 항상 미리 설정된 고정된 시간차에 기초하여 각 트랜지스터(57∼64)를 턴 온시켰기 때문에, 출력 파형의 스루율이 주위 온도 등의 변동으로 인하여 발생하는 트랜지스터 특성 변화에 따라 변동한다고 하는 문제가 있었다.
본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위하여 이루어진 것으로, 출력 단자의 전위 정보에 근거하여, 출력 단자에 접속된 부하 용량의 변화나 주위 온도의 변화 등에 의한 트랜지스터 특성의 변화에 대응하여, 트랜지스터의 온·오프 동작을 제어함으로써, 출력 파형의 스루율을 항상 일정한 범위로 유지할 수 있는 출력 버퍼 회로를 얻는 것이다.
도 1은 본 발명의 실시예 1에 의한 출력 버퍼 회로를 나타내는 블럭도,
도 2는 본 발명의 실시예 2에 의한 출력 버퍼 회로를 나타내는 블럭도,
도 3은 본 발명의 실시예 3에 의한 출력 버퍼 회로를 나타내는 블럭도,
도 4는 도 1∼도 3에 나타낸 본 발명의 실시예 1∼실시예 3의 출력 버퍼 회로와 도 5에 나타내는 종래의 출력 버퍼 회로의 출력 파형을 비교한 설명도,
도 5는 종래의 출력 버퍼 회로를 나타내는 블럭도.
도면의 주요 부분에 대한 부호의 설명
1 : 입력 단자
2∼5 : H 레벨 출력용 트랜지스터(출력 수단)
6∼9 : L 레벨 출력용 트랜지스터(출력 수단)
10 : 출력 단자
11∼13 : H 레벨 출력용 전위 판정 회로(전위 판정 수단)
14 : H 레벨 출력용 신호 지연 회로(지연 수단)
15∼17 : 비동기 SET 기능을 갖는 플립플롭 회로(제어 수단)
18∼20 : L 레벨 출력용 전위 판정 회로(전위 판정 수단)
21 : L 레벨 출력용 신호 지연 회로(지연 수단)
22∼24 : 비동기 RESET 기능을 갖는 플립플롭 회로(제어 수단)
26 : H 레벨 출력용 신호 전환 선택기(전환 수단)
28 : L 레벨 출력용 신호 전환 선택기(전환 수단)
29 : H 레벨 출력용 전위 판정 회로 결과 유지 레지스터(유지 수단)
30 : L 레벨 출력용 전위 판정 회로 결과 유지 레지스터(유지 수단)
본 발명에 관한 스루율을 제어할 수 있는 출력 버퍼 회로는, 복수의 전위 판정 수단이, 출력 단자의 전위 정보를 입력하여, 전위 정보에 기초해 각각에 미리 설정되어 있는 기준값과 비교하여 비교 결과를 출력하고, 지연 수단이, 입력 단자에 제어 신호가 입력되고나서 소정 시간 경과한 후에 제어 신호를 출력하며, 제어 수단이, 지연 수단으로부터의 제어 신호를 입력했을 때, 전위 판정 수단으로부터 출력되는 판정 결과를 수신하여 판정 결과의 값에 따라 출력 단자에 출력 전압을 공급하는 출력 수단을 동작시키는 것이며, 출력 단자에 접속된 부하 용량의 변화나, 혹은 주위 온도의 변동에 의한 트랜지스터 특성 변화의 영향에 관계없이, 출력 파형의 스루율을 일정하게 유지하는 것이다.
본 발명에 관한 스루율을 제어할 수 있는 출력 버퍼 회로는, 출력 수단을 복수의 H 레벨 출력용 트랜지스터 및 L 레벨 출력용 트랜지스터로 구성하고, 전위 판정 수단을 복수의 H 레벨 출력용 전위 판정 회로 및 L 레벨 출력용 전위 판정 회로로 구성하며, 제어 수단을 복수의 비동기 SET 기능을 갖는 플립플롭 회로 및 비동기 RESET 기능을 갖는 플립플롭 회로로 구성하고, 지연 수단을 H 레벨 출력용 신호 지연 회로 및 L 레벨 출력용 신호 지연 회로로 구성한 것이며, 복수의 H 레벨 출력용 전위 판정 회로, 복수의 비동기 SET 기능을 갖는 플립플롭 회로 및 H 레벨 출력용 신호 지연 회로의 동작에 근거하여 복수의 H 레벨 출력용 트랜지스터로부터 H 레벨의 출력 파형을 출력시키고, 복수의 L 레벨 출력용 전위 판정 회로, 복수의 비동기 RESET 기능을 갖는 플립플롭 회로 및 상기 L 레벨 출력용 신호 지연 회로의 동작에 근거하여 복수의 L 레벨 출력용 트랜지스터로부터 L 레벨의 출력 파형을 출력시키는 것이다.
본 발명에 관한 스루율을 제어할 수 있는 출력 버퍼 회로는, 제어 수단이 지연 수단으로부터 출력된 제어 신호를 입력했을 때, 전위 판정 수단으로부터 출력되는 판정 결과를 이 제어 수단이 수신할 것인지, 혹은 입력 단자에 제어 신호가 입력되었을 때에 전위 판정 수단으로부터 출력되는 판정 결과를 이 제어 수단이 수신할 것인지의 여부를, 전환 수단에 의해 선택하는 것이다.
본 발명에 관한 스루율을 제어할 수 있는 출력 버퍼 회로는, 유지 수단이 전위 판정 수단으로부터 출력되는 판정 결과를 일시 저장한 다음, 유지 수단의 정보에 기초해 제어 수단이 출력 수단의 동작을 제어하는 것이다.
발명의 실시예
이하, 본 발명의 실시 일례를 설명한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 출력 버퍼 회로를 나타내는 블럭도이다. 도 1에 있어서, (1)은 입력 단자, (2∼5)는 하이 레벨(H 레벨) 출력용 트랜지스터(출력 수단), (6∼9)는 로우 레벨(L 레벨) 출력용 트랜지스터(출력 수단), (11∼13)은 H 레벨 출력용 전위 판정 회로(전위 판정 수단), (14)는 H 레벨 출력용 신호 지연 회로(지연 수단), (15∼17)은 비동기 SET 기능을 갖는 플립플롭 회로(제어 수단), (18∼20)은 L 레벨 출력용 전위 판정 회로(전위 판정 수단), (21)은 L 레벨 출력용 신호 지연 회로(지연 수단), (22∼24)는 비동기 RESET 기능을 갖는 플립플롭 회로(제어 수단), (10)은 출력 단자이다. 또한, H 레벨 출력용 전위 판정 회로(11∼13) 및 L 레벨 출력용 전위 판정 회로(18∼20)의 각각에는 서로 다른 전압 판정 기준 레벨이 설정되어 있다. 예를 들어, H 레벨 출력용 전위 판정 회로(11)에는 0.5V, H 레벨 출력용 전위 판정 회로(12)에는 0.7V, H 레벨 출력용 전위 판정 회로(13)에는 1.3V의 값이 기준값으로서 설정되고, 이들 값은 용도에 따라 적절히 변화가 가능하다. 또한, L 레벨 출력용 전위 판정 회로(18∼20)에 대해서도 마찬가지로, 필요에 따른 지연값, 즉 다른 전압 판정 기준 레벨을 적절히 설정할 수 있다. 또한, 각 전위 판정 회로(11∼13, 18∼20)의 입력 전위, 즉 출력 단자(10)의 전위가 판정 기준 레벨을 초과한 경우 H 레벨의 제어 신호를 각각 출력하고, 그 입력 전위가 판정 기준 레벨 이하인 경우에는 L 레벨의 제어 신호를 각각 출력하며, 이에 따라 비동기 SET 기능을 갖는 플립플롭 회로(15∼17) 및 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)를 거쳐서 H 레벨 출력용 트랜지스터(2∼5), L 레벨 출력용 트랜지스터(6∼9)의 동작을 제어한다.
본 실시예 1의 출력 버퍼 회로는, H 레벨 출력용 전위 판정 회로 및 L 레벨 출력용 전위 판정 회로가, 출력 단자의 전위 정보를 입력하여, 이 전위 정보에 근거해 각각에 미리 설정되어 있는 기준값과 비교하여 비교 결과를 출력하고, H 레벨 출력용 신호 지연 회로 및 L 레벨 출력용 신호 지연 회로가, 입력 단자에 제어 신호가 입력되고나서 소정 시간 경과한 후에 제어 신호인 트리거 신호를 출력한다. 그리고, 비동기 SET 기능을 갖는 플립플롭 회로 및 비동기 RESET 기능을 갖는 플립플롭 회로가, H 레벨 출력용 신호 지연 회로 및 L 레벨 출력용 신호 지연 회로로부터의 제어 신호를 입력했을 때, H 레벨 출력용 전위 판정 회로 및 L 레벨 출력용 전위 판정 회로로부터 출력되는 판정 결과를 수신하여, 판정 결과의 값에 따라 H 레벨 출력용 트랜지스터 및 L 레벨 출력용 트랜지스터로부터 출력 단자에 출력 전압을 공급하는 것이며, 출력 단자에 접속된 부하 용량의 변화나, 혹은 주위 온도의 변동에 의한 트랜지스터 특성 변화의 영향에 관계없이, 출력 파형의 스루율을 일정하게 유지하는 것이다.
다음에 동작에 대하여 설명한다.
출력 버퍼 회로가, 예를 들어 출력 단자(10)를 거쳐서 외부로 H 레벨의 출력 신호를 출력하는 경우, 우선 입력 단자(1)에 제어 신호, 예를 들면 H 레벨의 제어 신호가 입력 단자(1)로 입력된다. 즉, 입력 단자(1)의 레벨이 H 레벨로부터 L 레벨로 변화하면, 순간적으로 H 레벨 출력용 트랜지스터(2)가 온(ON) 상태로 되고, 동시에 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가 리세트되어 L 레벨 출력용 트랜지스터(6∼9)가 오프(OFF) 상태로 된다.
다음에, H 레벨 출력용 신호 지연 회로(14)내에 미리 설정되어 있는 지연 시간 데이터에 근거하여, H 레벨 출력용 트랜지스터(2)가 온 상태로 되고나서 소정 시간 경과후에(예컨대, 2㎱ 경과후, 즉 도 4에 도시하는 2.0 E-9경과후), 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)의 단자 T에 H 레벨 출력용 신호 지연 회로(14)로부터 트리거 신호가 출력된다. 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)의 단자 T에 트리거 신호가 입력된 시점에서의 H 레벨 출력용 전위 판정 회로(11∼13)의 출력 레벨이 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)내로 입력된다. 이 입력된 출력 레벨의 정보를 바탕으로, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)로부터 제어 신호가 H 레벨 출력용 트랜지스터(3∼5)로 출력되어, H 레벨 출력용 트랜지스터(3∼5)의 동작이 제어된다.
도 4를 참조하면서, 상기한 실시예 1의 출력 버퍼 회로의 동작을 더욱 상세히 설명한다.
도 4는 도 1에 도시한 실시예 1의 출력 버퍼 회로의 출력 파형의 일례를 나타내는 설명도로서, 횡축은 시간(nano sec), 종축은 전위(volt)를 나타낸다. 도 4는, 4종류의 용량, 예를 들면 5pF, 10pF, 15pF, 20pF를 부하 용량으로 하여 출력 단자(10)에 접속한 경우에 있어서의 실시예 1의 출력 버퍼 회로의 출력 파형을 나타내고 있으며, 점선으로 나타낸 출력 파형 E∼H는 앞서 설명한 종래 출력 버퍼 회로의 출력 파형, 실선으로 나타낸 출력 파형 A∼D는 본 발명의 실시예 1의 출력 버퍼 회로의 출력 파형을 나타낸다. 또한, 도 4에 있어서, I는 H 레벨 출력용 전위 판정 회로(11∼13)로부터 출력되는 판정 결과가 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)내로 입력되는 타이밍, J∼L은 H 레벨 출력용 전위 판정 회로(11∼13)의 판정 기준 레벨을 나타내고 있다.
파형 A는, 4종류의 파형내에서 가장 작은 부하 용량(5pF)을 출력 버퍼 회로에 접속한 경우의 출력 버퍼 회로의 출력 파형이다. 이 출력 버퍼 회로의 출력 파형 레벨은, 판정 결과가 입력되는 타이밍 I의 시점에서는 모든 전위 판정 회로(11∼13)에 설정되어 있는 판정 기준 레벨을 초과하고 있기 때문에, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)에는 H 레벨 출력용 전위 판정 회로(11∼13)의 판정 결과인 H 레벨의 제어 신호가 입력된다. 따라서, H 레벨 출력용 트랜지스터(3∼5)는 오프 상태를 유지한다.
다음에, 파형 B는, 파형 A의 부하 용량(5pF)의 2배의 부하 용량(10pF)이 출력 버퍼 회로에 접속된 경우에 있어서의 출력 버퍼 회로의 출력 파형을 나타내고 있다. H 레벨 출력용 전위 판정 회로(11∼13)의 판정 결과가 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)에 입력되는 타이밍 I 시점에 있어서의 출력 단자(10)의 전위는 판정 기준 레벨 J와 K 사이에 있기 때문에, 비동기 SET 기능을 갖는 플립플롭 회로(15)에는 판정 결과인 L 레벨의 제어 신호가 입력되고, 비동기 SET 기능을 갖는 플립플롭 회로(16, 17)에는 판정 결과인 H 레벨의 제어 신호가 입력된다. 따라서, H 레벨 출력용 트랜지스터(2)와 H 레벨 출력용 트랜지스터(3)가 온 상태로 되기 때문에, 즉 파형 B 경우의 2배의 H 레벨 출력용 트랜지스터가 온 상태로 되기 때문에, 파형 B로 나타내는 바와 같이 2배의 부하 용량(10pF)이 접속된 경우에도, 실시예 1의 출력 버퍼 회로는 파형 A의 경우와 동일한 스루율로 H 레벨의 출력 파형을 출력할 수 있다.
마찬가지로, 출력 파형 A의 경우의 부하 용량(5pF)의 3배의 부하 용량(15pF)이 출력 버퍼 회로에 접속된 경우(출력 파형 C)나, 출력 파형 A의 경우의 4배의 부하 용량(20pF)이 출력 버퍼 회로에 접속된 경우(출력 파형 D)에 있어서도, 출력 버퍼 회로는 출력 파형 A의 경우와 동일한 스루율로 H 레벨의 출력 파형을 출력할 수 있다. 즉, 출력 파형 A의 부하 용량(5pF)의 3배의 부하 용량(15pF)인 출력 파형 C의 경우, 비동기 SET 기능을 갖는 플립플롭 회로(15, 16)에는 판정 결과인 L 레벨의 제어 신호가 입력되고, 비동기 SET 기능을 갖는 플립플롭 회로(17)에는 판정 결과인 H 레벨의 제어 신호가 입력된다. 따라서, H 레벨 출력용 트랜지스터(2, 3, 4)가 온 상태, 즉 파형 A의 경우의 3배의 H 레벨 출력용 트랜지스터(2, 3, 4)가 온 상태로 된다.
또한, 파형 A의 부하 용량(5pF)의 경우의 4배의 부하 용량(20pF)인 파형 D의 경우에는, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)에는 판정 결과인 L 레벨의 제어 신호가 입력되기 때문에, 모든 H 레벨 출력용 트랜지스터(2, 3, 4, 5)가 온 상태, 즉 파형 A의 경우의 4배의 H 레벨 출력용 트랜지스터(2, 3, 4, 5)가 온 상태로 된다.
또한, 상기 설명에서는, 출력 단자(10)로부터 H 레벨 신호의 출력 파형이 출력되는 경우에 대하여 설명하였지만, L 레벨 신호의 출력 파형이 출력되는 경우에 대해서도, H 레벨의 제어 신호가 입력 단자(1)에 입력된 후, L 레벨 출력용 트랜지스터(6∼9), L 레벨 출력용 전위 판정 회로(18∼20), L 레벨 출력용 신호 지연 회로(21), 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가 상기한 H 레벨의 출력 파형을 출력하는 경우와 마찬가지의 동작을 실행하여 L 레벨의 출력 파형의 스루율의 제어를 실행하기 때문에, 여기서는 설명을 생략한다.
또한, 상기한 실시예 1의 설명에서는, H 레벨 출력용 전위 판정 회로(11∼13), L 레벨 출력용 전위 판정 회로(18∼20), 비동기 SET 기능을 갖는 플립플롭 회로(15∼17), 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)의 수가 각각 3개인 경우에 대하여 설명하였지만, 본 발명은 이에 한정되지 않고, 1개 이상일 경우 필요에 따라서 필요한 개수만큼 마련하여도 무방하다.
이상과 같이, 본 실시예 1에 따르면, 출력용 트랜지스터 중 1개가 온 상태로 되어, 신호 지연 회로내에 설정된 소정의 지연 시간 경과후에, 비동기 SET 기능을 갖는 플립플롭 회로, 비동기 RESET 기능을 갖는 플립플롭 회로가 전위 판정 회로에 의해 판정된 출력 단자(10)의 전위에 관한 판정 결과를 수신하여, 출력용 트랜지스터의 동작을 제어한다. 바꿔말하면, 소정의 지연 시간 경과후에, 출력 단자의 전위 정보를 피드백하여 출력 파형의 스루율을 제어하기 때문에, 부하 용량의 변화나, 혹은 주위 온도 등에 의한 트랜지스터 특성이 변화한 경우에도 출력 파형의 스루율을 일정하게 유지할 수 있다.
(실시예 2)
도 2는 본 발명의 실시예 2에 의한 출력 버퍼 회로를 나타내는 블럭도이다. 도 2에 있어서, (26)은 H 레벨 출력용 신호 전환 선택기(전환 수단), (25)는 H 레벨 출력용 신호 전환 선택기(26)에 선택 신호를 입력하기 위한 선택 신호 입력 단자, (28)은 L 레벨 출력용 신호 전환 선택기(전환 수단), (27)은 L 레벨 출력용 신호 전환 선택기(28)에 선택 신호를 입력하기 위한 선택 신호 입력 단자이다. 그 밖의 구성 요소의 기능 및 동작은, 도 1에 도시한 실시예 1의 출력 버퍼 회로에 있어서의 구성 요소와 마찬가지이므로, 동일 번호를 사용하고, 그 설명을 생략한다.
실시예 2의 출력 버퍼 회로에 있어서는, 외부로부터 공급된 선택 신호를 입력하여, 이 선택 신호에 근거해 H 레벨 출력용 신호 전환 선택기(26) 및 L 레벨 출력용 신호 전환 선택기(28)를 동작시킴으로써, 실시예 1의 출력 버퍼 회로로부터 출력되는 신호 파형의 스루율을 제어할 것인지의 여부를 선택하는 것이다.
다음에 동작에 대하여 설명한다.
H 레벨 출력용 신호 전환 선택기(26)에 의해, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)가 H 레벨 출력용 전위 판정 회로(11∼13)로부터 출력되는 판정 결과를 수신하는 타이밍 I를, H 레벨 출력용 신호 지연 회로(14)에 의해 설정된 지연 시간이 경과한 이후로 할 것인지, 혹은 즉시 판정 결과를 수신할 것인지를 선택한다. H 레벨 출력용 전위 판정 회로(11∼13)로부터 출력되는 판정 결과를, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)가 수신하는 타이밍을 「즉시 수신」으로 설정하면, 입력 단자(1)에 L 레벨의 신호가 입력되어 출력 단자(10)로부터 H 레벨의 출력 파형이 출력되는 경우, 즉 H 레벨 출력의 경우에는, H 레벨 출력용 전위 판정 회로(11∼13)의 출력은 모두 L 레벨의 신호를 출력하기 때문에, H 레벨 출력용 트랜지스터(3∼5)는 동시에 온 상태로 되어, 출력 신호의 출력 파형의 스루율 제어가 비활성(Non Active) 상태로 된다.
상기 설명에서는, 출력 버퍼 회로로부터 H 레벨의 신호를 출력하는 경우에 대하여 설명하였지만, 실시예 2의 출력 버퍼 회로가 L 레벨의 신호를 출력하는 경우에도 상기한 H 레벨의 신호를 출력하는 경우와 기본적으로 마찬가지의 동작을 수행한다.
즉, L 레벨 출력용 신호 전환 선택기(28)에 의해, 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가 L 레벨 출력용 전위 판정 회로(18∼20)로부터 출력되는 판정 결과를 수신하는 타이밍 I를, L 레벨 출력용 신호 지연 회로(21)에 의해 설정된 지연 시간 경과후로 할 것인지, 혹은 즉시 판정 결과를 수신할 것인지의 여부를 선택한다. L 레벨 출력용 전위 판정 회로(18∼20)로부터 출력되는 판정 결과를, 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가 수신하는 타이밍을 「즉시 수신」으로 설정하면, L 레벨 출력의 경우에는 L 레벨 출력용 전위 판정 회로(18∼20)의 출력이 모두 L 레벨의 신호를 출력하기 때문에, L 레벨 출력용 트랜지스터(7∼9)는 동시에 온 상태로 되어, 출력 신호의 출력 파형의 스루율 제어가 비활성(Non Active) 상태로 된다.
또한, 출력 단자(10)로부터 출력되는 신호의 출력 파형의 스루율 제어를 활성(active) 상태로 하는 경우에는, 실시예 1의 경우와 마찬가지이다. 즉, 선택 신호를 입력하여, H 레벨 출력용 신호 전환 선택기(26) 또는 L 레벨 출력용 신호 전환 선택기(28)에 의해, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)가 H 레벨 출력용 전위 판정 회로(11∼13)로부터 출력되는 판정 결과를 수신하는 타이밍 I를, H 레벨 출력용 신호 지연 회로(14)에 의해 설정된 지연 시간 경과후로 하도록 설정한다. 또한, 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)가 L 레벨 출력용 전위 판정 회로(18∼20)로부터 출력되는 판정 결과를 수신하는 타이밍 I를, L 레벨 출력용 신호 지연 회로(21)에 의해 설정된 지연 시간 경과후로 하도록 설정한다. 그 후의 동작은, 도 1에 도시한 실시예 1의 출력 버퍼 회로의 동작과 마찬가지이므로, 여기서는 그 설명을 생략한다.
이상과 같이, 본 실시예 2에 따르면, H 레벨 출력용 신호 전환 선택기(26) 및 L 레벨 출력용 신호 전환 선택기(28)에 의해, 출력 신호의 출력 파형의 스루율 제어를 활성 상태로 할 것인지, 또는 비활성 상태로 할 것인지의 여부를 선택할 수 있기 때문에, 출력 신호의 출력 파형의 스루율 제어를 필요에 따라 선택할 수 있어, 용도에 따라 구분하여 사용할 수 있다.
(실시예 3)
도 3은 본 발명의 실시예 3에 의한 출력 버퍼 회로를 나타내는 블럭도이다. 도 3에 있어서, (29)는 H 레벨 출력용 전위 판정 회로의 판정 결과를 유지하는 레지스터(유지 수단), (30)은 L 레벨 출력용 전위 판정 회로의 판정 결과를 유지하는 레지스터(유지 수단)이다. 실시예 3의 출력 버퍼 회로에 있어서의 그 밖의 구성 요소의 기능 및 동작은, 도 2에 도시한 실시예 2의 출력 버퍼 회로의 구성 요소와 마찬가지이므로, 동일 번호를 사용하고, 그 설명을 생략한다.
다음에 동작에 대하여 설명한다.
실시예 3의 출력 버퍼 회로로부터 H 레벨의 신호를 출력할 때의 동작 원리에 대하여 설명한다.
H 레벨 출력용 전위 판정 회로(11∼13)에 의한 출력 단자(10)의 전위 판정 결과가, 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)내로 입력되는 타이밍 I를, H 레벨 출력용 신호 지연 회로(14)에 의해 설정된 지연 시간 경과후에 출력 단자(10)의 전위 판정 결과가 입력되도록, 선택기(26)를 세트한 상태에서, 일단 H 레벨의 신호를 출력한다. 이 H 레벨의 신호가 출력되었을 때의 H 레벨 출력용 전위 판정 회로(11∼13)의 판정 결과를, 예를 들면 CPU(도시하지 않음)로부터 송신되는 제어 신호에 근거하여 레지스터(29)내에 유지한다.
다음에, H 레벨을 출력하는 경우에는, H 레벨 출력용 전위 판정 회로(11∼13)의 판정 결과가 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)내로 입력되는 타이밍 I를, 즉시 입력되도록 선택기를 세트한다. 이에 따라,레지스터(29)의 내용이 순간적으로 비동기 SET 기능을 갖는 플립플롭 회로(15∼17)내로 입력된다. 즉, H 레벨 출력용 신호 지연 회로(14)에 의해 설정된 지연 시간 경과후에 H 레벨 출력용 트랜지스터(3∼5)를 제어하는 경우에 비해서, H 레벨 출력용 트랜지스터(3∼5)를 신속히 제어하여 동작시킬 수 있다.
상기 설명에서는, 출력 버퍼 회로로부터 H 레벨의 신호를 출력하는 경우에 대하여 설명하였지만, 실시예 3의 출력 버퍼 회로가 L 레벨의 신호를 출력하는 경우에도 H 레벨의 신호를 출력하는 경우와 기본적으로 마찬가지의 동작을 수행한다.
즉, L 레벨 출력용 전위 판정 회로(18∼20)에 의한 출력 단자(10)의 전위 판정 결과가, 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)내로 입력되는 타이밍 I를, L 레벨 출력용 신호 지연 회로(21)에 의해 설정된 지연 시간 경과후에 출력 단자(10)의 전위 판정 결과가 입력되도록, L 레벨 출력용 신호 전환 선택기(28)를 세트한 상태에서, 일단 L 레벨의 신호를 출력한다. 이 L 레벨의 신호가 출력되었을 때의 L 레벨 출력용 전위 판정 회로(18∼20)의 판정 결과를 레지스터(30)내에 유지한다.
다음에, L 레벨을 출력하는 경우에는, L 레벨 출력용 전위 판정 회로(18∼20)의 판정 결과가 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)내로 입력되는 타이밍 I를, 즉시 입력되도록 L 레벨 출력용 신호 전환 선택기(28)를 세트한다. 이에 따라, 레지스터(30)의 내용이 순간적으로 비동기 RESET 기능을 갖는 플립플롭 회로(22∼24)내로 입력된다. 즉, L 레벨 출력용 신호 지연 회로(21)에 의해 설정된 지연 시간 경과후에 L 레벨 출력용 트랜지스터(7∼9)를 제어하는 경우에 비해서, L 레벨 출력용 트랜지스터(7∼9)를 신속히 제어하여 동작시킬 수 있다.
이상과 같이, 본 실시예 3에 따르면, H 레벨 출력용 전위 판정 회로의 판정 결과를 유지하는 레지스터(29) 및 L 레벨 출력용 전위 판정 회로의 판정 결과를 유지하는 레지스터(30)를 이용하여, 이전의 판정 결과를 레지스터(29, 30)내에 기억시켜두고, 이 판정 결과를 순간적으로 판독함으로써, 전위 판정 회로의 판정 결과를 기다리지 않고 출력 트랜지스터의 동작을 제어할 수 있기 때문에 출력 버퍼 회로의 동작 속도를 향상시킬 수 있다.
이상과 같이, 본 발명에 따르면, 복수의 전위 판정 수단이 출력 단자의 전위 정보를 입력하여, 전위 정보에 근거해 각각에 미리 설정되어 있는 기준값과 비교하여 비교 결과를 출력하고, 지연 수단이 입력 단자에 제어 신호가 입력되고나서 소정 시간 경과후에 제어 신호를 출력하며, 제어 수단이 지연 수단으로부터의 제어 신호를 입력하였을 때, 전위 판정 수단으로부터 출력되는 판정 결과를 수신하여, 판정 결과의 값에 따라 출력 단자에 출력 전압을 공급하는 출력 수단을 동작시키도록 구성하였기 때문에, 소정의 지연 시간 경과후에 출력 단자의 전위 정보를 피드백하여 출력 파형의 스루율을 제어할 수 있어, 부하 용량의 변화나, 또는 주위 온도 등에 의한 트랜지스터 특성이 변화한 경우에도, 출력 파형의 스루율을 일정하게 유지할 수 있는 효과가 있다.
본 발명에 따르면, 출력 수단을 복수의 H 레벨 출력용 트랜지스터 및 L 레벨출력용 트랜지스터로 구성하고, 전위 판정 수단을 복수의 H 레벨 출력용 전위 판정 회로 및 L 레벨 출력용 전위 판정 회로로 구성하며, 제어 수단을 복수의 비동기 SET 기능을 갖는 플립플롭 회로 및 비동기 RESET 기능을 갖는 플립플롭 회로로 구성하고, 지연 수단을 H 레벨 출력용 신호 지연 회로 및 L 레벨 출력용 신호 지연 회로로 구성하였기 때문에, 복수의 H 레벨 출력용 전위 판정 회로, 복수의 비동기 SET 기능을 갖는 플립플롭 회로 및 H 레벨 출력용 신호 지연 회로의 동작에 근거하여, 복수의 H 레벨 출력용 트랜지스터로부터 H 레벨의 출력 파형을 출력시키고, 복수의 L 레벨 출력용 전위 판정 회로, 복수의 비동기 RESET 기능을 갖는 플립플롭 회로 및 상기 L 레벨 출력용 신호 지연 회로의 동작에 근거하여, 복수의 L 레벨 출력용 트랜지스터로부터 L 레벨의 출력 파형을 출력할 수 있는 것이며, 소정의 지연 시간의 경과후에 출력 단자의 전위 정보를 피드백하여 출력 파형의 스루율을 제어할 수 있어, 부하 용량의 변화나, 또는 주위 온도 등에 의한 트랜지스터 특성이 변화한 경우에도, 출력 파형의 스루율을 일정하게 유지할 수 있는 효과가 있다.
본 발명에 따르면, 전환 수단이 지연 수단으로부터 출력된 제어 신호를 입력했을 때, 전위 판정 수단으로부터 출력되는 판정 결과를 제어 수단이 수신할 것인지, 혹은 입력 단자에 제어 신호가 입력되었을 때, 전위 판정 수단으로부터 출력되는 판정 결과를 제어 수단이 수신할 것인지의 여부를 선택하도록 구성하였기 때문에, 출력 신호의 출력 파형의 스루율 제어를 활성 상태로 할 것인지, 또는 비활성 상태로 할 것인지를 선택할 수 있고, 출력 신호의 출력 파형의 스루율 제어를 필요에 따라서 선택할 수 있어, 용도에 따라 구분하여 사용할 수 있는 효과가 있다.
본 발명에 따르면, 유지 수단이 전위 판정 수단으로부터 출력되는 판정 결과를 일시 저장하여, 유지 수단의 정보를 기초로, 제어 수단은 출력 수단의 동작을 제어하도록 구성하였기 때문에, 먼저 실행된 판정 결과를 유지 수단내에, 예를 들면 레지스터내에 기억시켜두고, 이 판정 결과를 순간적으로 판독함으로써, 전위 판정 회로의 판정 결과를 기다리지 않고 출력 트랜지스터의 동작을 제어할 수 있기 때문에 출력 버퍼 회로의 동작 속도를 향상시킬 수 있는 효과가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (7)

  1. 출력 단자로부터 제공되는 출력 전위의 출력 파형의 스루율(a through rate)을 일정 비율로 제어할 수 있는 출력 버퍼 회로에 있어서,
    상기 출력 단자의 상기 출력 전위에 대한 정보를 수신하여, 상기 출력 전위를 제각기의 사전결정된 기준값과 비교해서, 제각기의 판정 결과를 출력하는 복수의 전위 판정 수단과,
    입력 단자에 제어 신호가 입력된 때로부터 제각기의 사전결정된 시간이 경과된 후에 제각기의 트리거 신호를 각기 출력하는 복수의 지연 수단과,
    상기 출력 단자에 출력 전위를 공급하는 복수의 출력 수단과,
    상기 복수의 전위 판정 수단으로부터 상기 제각기의 판정 결과를 입력받고, 상기 복수의 지연 수단으로부터 전송된 상기 제각기의 트리거 신호를 수신한 경우 상기 제각기의 판정 결과에 따라 상기 복수의 출력 수단을 동작시키는 복수의 제어 수단
    을 포함하는 출력 버퍼 회로.
  2. 제 1 항에 있어서,
    상기 복수의 출력 수단은 복수의 H 레벨 전압 출력 트랜지스터와 복수의 L 레벨 저압 출력 트랜지스터를 포함하고,
    상기 복수의 전위 판정 수단은 H 레벨 출력 전압용 복수의 전압 판정 회로와, L 레벨 출력 전압용 복수의 전압 판정 회로를 가지며,
    상기 복수의 제어 수단은 비동기 세트 기능을 갖는 복수의 플립플롭 회로와 비동기 리셋 기능을 갖는 복수의 플립플롭 회로를 갖고,
    상기 복수의 지연 수단은 H 레벨 출력 전압용 신호 지연 회로와 L 레벨 출력 전압용 신호 지연 회로를 가지며,
    상기 복수의 H 레벨 전압 출력 트랜지스터는, 상기 H 레벨 출력 전압용 상기 복수의 전위 판정 회로, 상기 비동기 세트 기능을 갖는 상기 복수의 플립플롭 회로 및 상기 H 레벨 출력 전압용 신호 지연 회로의 동작에 따라, 상기 H 레벨 출력 전압의 출력 파형을 출력하고, 상기 복수의 L 레벨 전압 출력 트랜지스터는, 상기 L 레벨 출력 전압용 상기 복수의 전위 판정 회로, 상기 비동기 리셋 기능을 갖는 상기 복수의 플립플롭 회로 및 상기 L 레벨 출력 전압용 신호 지연 회로의 동작에 따라, 상기 L 레벨 출력 전압의 출력 파형을 출력하는
    출력 버퍼 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 출력 수단중 하나를 선택하는 전환 수단을 더 포함하며,
    상기 복수의 제어 수단은, 상기 복수의 지연 수단으로부터 상기 제각기의 트리거 신호를 수신한 경우 상기 복수의 전위 판정 수단으로부터 상기 제각기의 판정결과를 입력받고, 상기 입력 단자가 상기 제어 신호를 입력한 경우 상기 복수의 전위 판정 수단으로부터 상기 제각기의 판정 결과를 입력받는
    출력 버퍼 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 전위 판정 수단으로부터 상기 제각기의 판정 결과를 임시 저장하는 복수의 저장 수단을 더 포함하며,
    상기 복수의 제어 수단은 상기 복수의 저장 수단에 저장된 상기 제각기의 판정 결과에 기초해 상기 복수의 출력 수단의 상기 동작을 제어하는
    출력 버퍼 회로.
  5. 제 3 항에 있어서,
    상기 복수의 전위 판정 수단으로부터의 상기 제각기의 판정 결과를 임시 저장하는 복수의 저장 수단을 더 포함하며,
    상기 복수의 제어 수단은 상기 복수의 저장 수단에 저장된 상기 제각기의 판정 결과에 기초해 상기 복수의 출력 수단의 상기 동작을 제어하는
    출력 버퍼 회로.
  6. 제 3 항에 있어서,
    상기 전환 수단은 선택기를 포함하는 출력 버퍼 회로.
  7. 제 4 항에 있어서,
    상기 복수의 저장 수단은 레지스터를 포함하는 출력 버퍼 회로.
KR1019980043330A 1998-04-24 1998-10-16 스루율을제어할수있는출력버퍼회로 KR100317203B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-115681 1998-04-24
JP10115681A JPH11308087A (ja) 1998-04-24 1998-04-24 スルーレートコントロール付き出力バッファ回路

Publications (2)

Publication Number Publication Date
KR19990081770A KR19990081770A (ko) 1999-11-15
KR100317203B1 true KR100317203B1 (ko) 2002-01-16

Family

ID=14668647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043330A KR100317203B1 (ko) 1998-04-24 1998-10-16 스루율을제어할수있는출력버퍼회로

Country Status (4)

Country Link
US (1) US6124747A (ko)
JP (1) JPH11308087A (ko)
KR (1) KR100317203B1 (ko)
DE (1) DE19849560C2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380770B1 (en) * 1998-10-08 2002-04-30 National Semiconductor Corporation Low ground bounce and low power supply bounce output driver with dual, interlocked, asymmetric delay lines
US6366129B1 (en) * 1998-11-10 2002-04-02 Intel Corporation Method and apparatus for buffering an input-output node of an integrated circuit
US6347350B1 (en) * 1998-12-22 2002-02-12 Intel Corporation Driving the last inbound signal on a line in a bus with a termination
US6738844B2 (en) 1998-12-23 2004-05-18 Intel Corporation Implementing termination with a default signal on a bus line
JP4101973B2 (ja) * 1999-05-21 2008-06-18 株式会社ルネサステクノロジ 出力バッファ回路
KR100327344B1 (ko) * 2000-01-19 2002-03-06 윤종용 반도체 메모리 장치의 출력 데이터의 슬루 레이트를제어하는 데이터 출력회로
KR100429870B1 (ko) * 2001-02-14 2004-05-03 삼성전자주식회사 Ｐｖｔ 변화와 출력단자의 부하 커패시턴스의 변화에 의한슬루율 변화를 최소화할 수 있는 출력버퍼 회로
JP2002367376A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
JP4675008B2 (ja) 2001-09-17 2011-04-20 ルネサスエレクトロニクス株式会社 半導体回路装置
KR100668498B1 (ko) 2005-11-09 2007-01-12 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력장치 및 방법
KR20070074312A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 출력 드라이버를 조절할 수 있는 반도체 메모리 장치
US8149046B2 (en) * 2008-09-12 2012-04-03 Intel Mobile Communications GmbH Biasing for transistor-based apparatuses and methods
US8633738B2 (en) * 2012-01-18 2014-01-21 Qualcomm Incorporated Slew-rate limited output driver with output-load sensing feedback loop
DE102012107024B3 (de) * 2012-08-01 2013-08-29 Infineon Technologies Ag Schaltung zum strombegrenzten Umladen eines Knotens
US9899993B2 (en) 2013-08-19 2018-02-20 Japan Science And Technology Agency Reconfigurable delay circuit, delay monitor circuit using said delay circuit, variation compensation circuit, variation measurement method, and variation compensation method
JP6366436B2 (ja) 2014-09-10 2018-08-01 三菱電機株式会社 電圧制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5122690A (en) * 1990-10-16 1992-06-16 General Electric Company Interface circuits including driver circuits with switching noise reduction
US5332932A (en) * 1991-09-16 1994-07-26 Advanced Micro Devices, Inc. Output driver circuit having reduced VSS/VDD voltage fluctuations
EP0678983B1 (en) * 1994-04-22 1998-08-26 STMicroelectronics S.r.l. Output buffer current slew rate control integrated circuit
US5528166A (en) * 1995-03-14 1996-06-18 Intel Corporation Pulse controlled impedance compensated output buffer

Also Published As

Publication number Publication date
KR19990081770A (ko) 1999-11-15
US6124747A (en) 2000-09-26
JPH11308087A (ja) 1999-11-05
DE19849560A1 (de) 1999-11-04
DE19849560C2 (de) 2001-05-31

Similar Documents

Publication Publication Date Title
KR100317203B1 (ko) 스루율을제어할수있는출력버퍼회로
KR950004854B1 (ko) 반도체 메모리 장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
EP0255362B1 (en) Semiconductor integrated circuit
EP0762290A1 (en) Input buffer circuit
US5235273A (en) Apparatus for setting pin driver/sensor reference voltage level
US6819598B2 (en) Memory module self identification
KR100188012B1 (ko) 캐시 메모리의 사용 모드 설정 장치
US5701436A (en) Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption
US6242966B1 (en) Leakage current correcting circuit
KR102570234B1 (ko) 메모리 시스템 및 그 조작 방법
KR960009174A (ko) 고속테스트 기능을 갖는 메모리 소자
US6956787B2 (en) Method and device for timing random reading of a memory device
KR100782480B1 (ko) 반도체 메모리 장치 및 이의 테스트 시스템
US6118294A (en) Integrated circuit testing device
KR100304400B1 (ko) 데이터판독회로
US20200166981A1 (en) Microcomputer input/output circuit
US7183806B2 (en) Output circuit
JP3031223B2 (ja) 半導体集積回路
US6480910B1 (en) Digital interface unit with selective input registers providing control values to output registers that simultaneously output the control values when activated by control line
KR101100754B1 (ko) 이중버퍼 구조를 가진 타이머 회로
KR100314734B1 (ko) 출력버퍼제어회로
KR100205589B1 (ko) 타임스위치의 메모리 억세스회로
KR950007608B1 (ko) 램을 이용한 오 에스 디 처리장치
KR100245555B1 (ko) 반도체 메모리 장치 및 그것의 내부 전원 전압 공급 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981016

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981016

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010216

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20011129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20011130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20041124

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20051123

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee