DE102012107024B3

DE102012107024B3 - Schaltung zum strombegrenzten Umladen eines Knotens

Info

Publication number: DE102012107024B3
Application number: DE201210107024
Authority: DE
Inventors: Thomas Künemund
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-08-01
Filing date: 2012-08-01
Publication date: 2013-08-29
Anticipated expiration: 2032-08-02
Also published as: CN103578525A; US20140035624A1; CN103578525B; US9407255B2

Abstract

Gemäß einem Ausführungsbeispiel wird eine Schaltung bereitgestellt, aufweisend einen Ausgangsknoten, eine erste Potentialveränderungsstufe, die eingerichtet ist, in Reaktion auf ein Eingangssignal den Ausgangsknoten mit einem Versorgungspotential zu koppeln und eine zweite Potentialveränderungsstufe, die eingerichtet ist, den Ausgangsknoten mit dem Versorgungspotential zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem vorgegebenen Schwellwert liegt.

Description

Ausführungsbeispiele betreffen allgemein Schaltungen zum strombegrenzten Umladen eines Knotens.
In elektronischen Vorrichtungen, wie beispielsweise Chipkarten, kann es erforderlich sein, beispielsweise beim Übergang in oder von einem Energiesparmodus, dass ein (Schaltungs-)Knoten möglichst schnell umgeladen wird, aber dabei ein zulässiger maximaler Lade-/Entlade-Strom nicht überschritten wird. Entsprechend ist es Aufgabe der vorliegenden Erfindung, eine Schaltung anzugeben, die ein möglichst schnelles Entladen oder Laden eines Knotens, oder in anderen Worten ein Umladen von einem Potential auf ein anderes Potential ermöglicht, ohne dabei einen maximal zulässigen Strom zu überschreiten.
Aus EP 1 187 331 A1 ist beispielweise ein Verzögerungsglied bekannt, bei dem durch Begrenzung der Stromaufnahme die Schaltzeit eines elektronischen Schalters verzögert wird.
Die Aufgabe wird durch eine Schaltung zum strombegrenzten Umladen eines Knotens mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Vorteilhafte Ausgestaltungen sind Gegenstand abhängiger Patentansprüche.
Gemäß einem Ausführungsbeispiel wird eine Schaltung bereitgestellt, aufweisend einen Ausgangsknoten, eine erste Potentialveränderungsstufe, die eingerichtet ist, in Reaktion auf ein Eingangssignal den Ausgangsknoten mit einem Versorgungspotential zu koppeln und eine zweite Potentialveränderungsstufe, die eingerichtet ist, den Ausgangsknoten mit dem Versorgungspotential zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem vorgegebenen Schwellwert liegt.
Die Figuren geben nicht die tatsächlichen Größenverhältnisse wieder, sondern sollen dazu dienen, die Prinzipien der verschiedenen Ausführungsbeispiele zu illustrieren. Im Folgenden werden verschiedene Ausführungsbeispiele mit Bezug auf die folgenden Figuren beschrieben.
1 zeigt eine Schaltung gemäß einer Ausführungsform.
2 zeigt eine Schaltung gemäß einer Ausführungsform.
3 zeigt ein Diagramm mit Signal-, Potential- und Stromverläufen gemäß einer Ausführungsform.
4 zeigt eine Schaltung gemäß einer weiteren Ausführungsform.
5 zeigt eine weitere Transistoranordnung.
Gemäß einer Ausführungsform wird eine Schaltung zum schnellen Auf- und/oder Entladen, beispielsweise von Knoten mit hoher kapazitiver Last, bereitgestellt, die eine einstellbare Strombegrenzung sowie eine (Lade-)Zustandsanzeige, d. h. ein Ausgangssignal aufweist, das den Ladezustand des zu ladenden Knotens (der als Ausgangsknoten der Schaltung angesehen werden kann), aufweist.
Eine solche Schaltung kann zum Beispiel für eine Energiesparmodus(Standby)-Schaltung für den Datenpfad eines Rechenwerks verwendet werden, um den Anforderungen nach hoher Rechengeschwindigkeit und niedriger (statischer) Energiesparmodus-Stromaufnahme gerecht zu werden.
Allgemein kann eine solche Schaltung eingesetzt werden, um beim Übergang zwischen Energiesparmodus und normalem Betriebsmodus einer integrierten Schaltung einen Knoten schnell aber mit steuerbarem (z. B. beschränkten) Lade/Entlade-Strom umzuladen, beispielsweise, um den Ausgangsknoten einer Schaltung, der im Energiesparmodus von VSS abgekoppelt wird, von VSS auf VDD umzuladen. Die Beschränkung des Lade/Entlade-Stroms kann beispielsweise in Chipkarten von Bedeutung sein, bei der ein zu hoher Strom zu Fehlern führen kann (beispielsweise zu einer Feldmodulation, die von einem Leser als Nutzinformationsübertragung missverstanden wird).
Eine weitere mögliche Anwendung besteht beispielsweise in dem schaltungstechnisch kontrollierten Auf- und Entladen der Versorgungsspannung von Speicher-Zellenfeldern zur Erzeugung von PUFs (Physically Unclonable Functions).
1 zeigt eine Schaltung 100 gemäß einer Ausführungsform.
Die Schaltung 100 weist einen Ausgangsknoten 101 und eine erste Potentialveränderungsstufe 102 auf, die eingerichtet ist, in Reaktion auf ein Eingangssignal den Ausgangsknoten 101 mit einem Versorgungspotential 103 (z. B. VDD oder VSS) zu koppeln.
Die Schaltung 100 weist ferner eine zweite Potentialveränderungsstufe 104 auf, die eingerichtet ist, den Ausgangsknoten 101 mit dem Versorgungspotential 103 zu koppeln, wenn der Unterschied zwischen dem Versorgungspotential 103 des Ausgangsknotens 101 und dem Versorgungspotential 103 unter einem vorgegebenen Schwellwert liegt.
In anderen Worten sind gemäß einer Ausführungsform mehrere Potentialveränderungsstufen (z. B. Pull-up-Stufen oder Pull-down-Stufen), die je nach Zustand des Ausgangsknotens zugeschaltet (in anderen Worten aktivert) sind, d. h. das Potential des Ausgangsknotens (weiter) verändern, indem sie, wenn sie aktiv sind, den Ausgangsknoten mit dem Versorgungspotential, in dessen Richtung das Potential des Ausgangsknotens verändert werden soll, koppeln.
Gekoppelt kann als elektrisch leitend verbunden oder galvanisch gekoppelt verstanden werden.
Die Schaltung kann beispielsweise in einem Chipkarten-IC (IC: Integrated Circuit, d. h. integrierte Schaltung) angeordnet sein. Entsprechend kann beispielsweise eine Chipkarte mit einem Chipkarten-IC, die die oben beschriebene Schaltung aufweist, bereitgestellt werden.
Gemäß einer Ausführungsform ist das Versorgungspotential ein niedriges Versorgungspotential (z. B. VSS) und die Potentialveränderungsstufen sind Pull-Down-Stufen. Gemäß einer anderen Ausführungsform ist das Versorgungspotential ein hohes Versorgungspotential (z. B. VDD) und die Potentialveränderungsstufen sind Pull-Up-Stufen. Es können auch zwei (oder mehr) Pull-Down-Stufen entsprechend der ersten Potentialveränderungsstufe und der zweiten Potentialveränderungsstufe und zwei (oder mehr) Pull-Up-Stufen entsprechend der ersten Potentialveränderungsstufe und der zweiten Potentialveränderungsstufe in einer Schaltung vorgesehen sein, so dass Potentialveränderungsstufen zum Verändern des Potentials des Ausgangsknotens in Richtung eines niedrigen Versorgungspotentials (durch die Pull-Down-Stufen) als auch Potentialveränderungsstufen zum Verändern des Potentials des Ausgangsknotens in Richtung eines hohen Versorgungspotentials (durch die Pull-Up-Stufen) vorgesehen sind.
Die Schaltung kann einen Eingangsknoten aufweisen, wobei das Eingangssignal das Anliegen eines vorgegebenen Pegels an dem Eingangsknoten ist. Beispielsweise besteht das Eingangssignal darin, dass ein hoher Pegel (z. B. eine logische l oder ein H-Pegel) an den Eingangsknoten angelegt wird oder dass ein niedriger Pegel (z. B. eine logische Null oder ein L-Pegel) an den Eingangsknoten angelegt wird.
Die erste Potentialveränderungsstufe ist beispielsweise eingerichtet, den Ausgangsknoten mit dem Versorgungspotential zu koppeln, solange der vorgegebene Pegel an dem Eingangsknoten anliegt.
Die zweite Potentialveränderungsstufe ist beispielsweise eingerichtet, den Ausgangsknoten mit dem Versorgungspotential zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem vorgegebenen Schwellwert liegt und wenn der vorgegebene Pegel an dem Eingangsknoten anliegt.
Die Schaltung weist beispielsweise eine weitere Potentialveränderungsstufe auf, die eingerichtet ist, den Ausgangsknoten mit einem weiteren Versorgungspotential zu koppeln, wenn ein weiterer vorgegebener Pegel, der von dem vorgegebenen Pegel unterschiedlich ist, an dem Eingangsknoten anliegt. Wie oben erläutert können auch mehrere solche weiteren Potentialveränderungsstufen vorgesehen sein, die analog zur ersten Potentialveränderungsstufe und zur zweiten Potentialveränderungsstufe ausgestaltet sind und zum Verändern des Potentials des Ausgangsknotens in Richtung des weiteren Versorgungspotentials (z. B. VDD wenn das Versorgungspotential VSS ist oder VSS wenn das Versorgungspotential VDD ist) eingerichtet sind.
Gemäß einer Ausführungsform weist die Schaltung eine dritte Potentialveränderungsstufe auf, die eingerichtet ist, den Ausgangsknoten mit dem Versorgungspotential zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem weiteren vorgegebenen Schwellwert liegt. Anschaulich können ein oder mehrere weitere Potentialveränderungsstufen analog zu der zweiten Potentialveränderungsstufe vorgesehen sein.
Der weitere Schwellwert und der Schwellwert sind beispielsweise unterschiedlich. Die dritte Potentialveränderungsstufe kann also beispielsweise zu einem anderen Zeitpunkt zugeschaltet werden als die zweite Potentialveränderungsstufe, beispielsweise wenn das Potential des Ausgangsknotens schon näher an dem Versorgungspotential liegt.
Der Schwellwert (und/oder der weitere Schwellwert, wenn eine dritte Potentialveränderungsstufe vorhanden ist), liegt beispielsweise zwischen dem Versorgungspotential und einem weiteren Versorgungspotential.
Gemäß einer Ausführungsform weist die Schaltung ferner einen Zustandssignal-Ausgang und eine Zustandssignalerzeugungsschaltung auf, die eingerichtet ist, ein Zustandssignal zu erzeugen und mittels des Zustandssignals-Ausgangs auszugeben, das anzeigt, ob der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem vorgegebenen Schwellwert liegt oder anzeigt, ob der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter einem weiteren vorgegebenen Schwellwert liegt. Anschaulich ist die Schaltung eingerichtet, ein Zustandssignal zu erzeugen, dass den Entlade-/Lade-Fortschritt des Ausgangsknotens anzeigt und es beispielsweise ermöglicht, abzuschätzen, wann der Ausgangsknoten ein gewünschtes Zielpotential erreicht hat.
Gemäß einer Ausführungsform weist die zweite Potentialveränderungsstufe eine Detektionsschaltung auf, die detektiert, ob der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter dem vorgegebenen Schwellwert liegt. Beispielsweise kann mittels eines Feldeffekttransistors detektiert werden, ob der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter dem vorgegebenen Schwellwert liegt, indem der Feldeffekttransistor so angeordnet wird, dass die Gate-Source-Spannung, die an ihm anliegt, (betragsmäßig) größer als seine Schwellenspannung ist, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter dem vorgegebenen Schwellwert liegt.
Die zweite Potentialveränderungsstufe weist beispielsweise einen Schalter mit einem Steuereingang auf, wobei der Steuereingang mit dem Ausgangsknoten gekoppelt ist und der Schalter eingerichtet ist, eingeschaltet zu sein abhängig davon, ob der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter dem vorgegebenen Schwellwert liegt.
Der Schalter ist zum Beispiel ein Feldeffekttransistor, dessen Gate-Anschluss mit dem Ausgangsknoten gekoppelt ist.
Die zweite Potentialveränderungsstufe (oder eine dritte Potentialveränderungsstufe wie oben erwähnt) kann eine Verzögerungsschaltung aufweisen, die das Koppeln des Ausgangsknotens mit dem Versorgungspotential durch die zweite Potentialveränderungsstufe gegenüber dem Koppeln des Ausgangsknotens mit dem Versorgungspotential durch die erste Potentialveränderungsstufe (oder auch die zweite Potentialveränderungsstufe, falls die Verzögerungsschaltung in einer dritten Potentialverränderungsstufe vorgesehen ist) verzögert.
Anschaulich kann sichergestellt werden, dass die zweite Potentialveränderungsstufe erst den Ausgangsknoten mit dem Versorgungspotential koppelt, wenn der Unterschied zwischen dem Potential des Ausgangsknotens und dem Versorgungspotential unter dem vorgegebenen Schwellwert liegt, indem eine bestimmte Zeit abgewartet wird, nachdem die erste Potentialveränderungsstufe den Ausgangsknoten mit dem Versorgungspotential gekoppelt hat. Die Verzögerungsschaltung kann beispielsweise dadurch implementiert werden, dass erst ein Knoten umgeladen werden muss, bevor ein Schalter in der zweiten Potentialveränderungsstufe durchschaltet.
Eine Ausführungsform wird im Weiteren mit Bezug auf 2 genauer beschrieben.
2 zeigt eine Schaltung 200 gemäß einer Ausführungsform.
Die Schaltung 200 weist einen Eingangsknoten 201 für ein Eingangssignal C_I, einen Ausgangsknoten 202 (bezeichnet als Z) und einen Zustandssginal-Ausgangsknoten 203 für ein Ausgangssignal PD_O auf.
Der Eingangsknoten 201 ist mit dem Gate-Anschluss eines ersten nMOS(Metal Oxide Semiconductor)-Transistors 204 gekoppelt, dessen Source-Anschluss mit VSS und dessen Drain Anschluss mit dem Ausgangsknoten 202 gekoppelt ist. Der erste nMOS-Transistor 204 kann als erste Pull-Down-Stufe (allgemein Potentialveränderungsstufe) der Schaltung 200 angesehen werden.
Es sollte beachtet werden, dass in der Schaltung 202 nMOS-Transistoren und pMOS-Transistoren eingesetzt werden, aber alternativ auch andere Arten von n- bzw. p-Kanal-Feldeffekttransistoren eingesetzt werde können, beispielsweise JFETs (junction field effect transistors), MESFETs (metal semiconductor field effect transistors) etc.
Der Eingangsknoten 201 ist ferner mit dem Gate-Anschluss eines ersten pMOS-Transistors 205 gekoppelt, dessen Source-Anschluss mit VDD gekoppelt ist und dessen Drain-Anschluss mit dem Source-Anschluss eines zweiten pMOS-Transistors 206 gekoppelt ist. Der Drain-Anschluss des zweiten pMOS-Transistors 206 ist mit dem Ausgangsknoten 202 gekoppelt.
Der Eingangsknoten 201 ist ferner mit dem Eingang eines ersten Inverters 207 gekoppelt.
Der Ausgang des ersten Inverters ist mit dem Gate eines dritten pMOS-Transistors 208, eines zweiten nMOS-Transistors 209 und eines dritten nMOS-Transistors 210 gekoppelt. Der Source-Anschluss des dritten pMOS-Transistors 208 ist mit VDD gekoppelt und die Source-Anschlüsse des zweiten nMOS-Transistors 209 und des dritten nMOS-Transistors 210 sind mit VSS gekoppelt. Der Drain-Anschluss des dritten pMOS-Transistors 208 ist mit dem Source-Anschluss eines vierten pMOS-Transistors 211 gekoppelt, dessen Drain-Anschluss seinerseits mit dem Source-Anschluss eines fünften pMOS-Transistors 212 gekoppelt ist. Der Drain Anschluss des fünften pMOS-Transistors 212 und der Drain-Anschluss des dritten nMOS-Transistors 210 sind mit dem Gate-Anschluss eines vierten nMOS-Transistors 213 gekoppelt.
Der Drain-Anschluss des zweiten nMOS-Transistors 209 ist mit dem Source-Anschluss des fünften pMOS-Transistors 212 gekoppelt. Die Gate-Anschlüsse des vierten pMOS-Transistors 211 und des fünften pMOS-Transistors 212 sind mit dem Ausgangsknoten 202 gekoppelt.
Der Source-Anschluss des vierten nMOS-Transistors 213 ist mit VSS gekoppelt und der Drain-Anschluss des vierten nMOS-Transistors 213 ist mit dem Ausgangsknoten 202 gekoppelt.
Der Teil der Schaltung 200, der aus dem zweiten nMOS-Transistor 209, dem dritten nMOS-Transistor 210, dem vierten nMOS-Transistor 213, dem dritten pMOS-Transistor 208, dem vierten pMOS-Transistor 211 und dem fünften pMOS-Transistor 212 besteht, kann als zweite Pull-Down-Stufe der Schaltung 200 angesehen werden.
Ein erster Knoten 214, der mit den Drain Anschlüssen des dritten nMOS-Transistors 210 und des fünften pMOS-Transistors 212 und dem Gate-Anschluss des vierten nMOS-Transistors 213 gekoppelt ist, kann als Ausgangsknoten der zweiten Pull-Down-Stufe angesehen werden. Der erste Knoten 214 ist mit dem Eingang eines zweiten Inverters 215 gekoppelt.
Der Ausgang des zweiten Inverters 215 ist mit dem Gate-Anschluss eines sechsten pMOS-Transistors 216, eines fünften nMOS-Transistors 217 und eines sechsten nMOS-Transistors 218 gekoppelt. Der Source-Anschluss des sechsten pMOS-Transistors 216 ist mit VDD gekoppelt und die Source-Anschlüsse des fünften nMOS-Transistors 217 und des sechsten nMOS-Transistors 218 sind mit VSS gekoppelt. Der Drain-Anschluss des sechsten pMOS-Transistors 216 ist mit dem Source-Anschluss eines siebten pMOS-Transistors 219 gekoppelt, dessen Drain-Anschluss seinerseits mit dem Source-Anschluss eines achten pMOS-Transistors 220 gekoppelt ist. Der Drain Anschluss des achten pMOS-Transistors 220 und der Drain-Anschluss des sechsten nMOS-Transistors 218 sind mit dem Gate-Anschluss eines siebten nMOS-Transistors 221 gekoppelt.
Der Drain-Anschluss des fünften nMOS-Transistors 217 ist mit dem Source-Anschluss des achten pMOS-Transistors 220 gekoppelt. Der Drain-Anschluss des fünften nMOS-Transistors 217 ist ferner mit dem Source-Anschluss eines neunten pMOS-Transistors 222 gekoppelt, dessen Drain-Anschluss mit VSS und dessen Gate-Anschluss mit dem Drain-Anschluss des sechsten nMOS-Transistors 218 gekoppelt sind. Die Gate-Anschlüsse des siebten pMOS-Transistors 219 und des achten pMOS-Transistors 220 sind mit dem Ausgangsknoten 202 gekoppelt.
Der Source-Anschluss des siebten nMOS-Transistors 221 ist mit VSS gekoppelt und der Drain-Anschluss des siebten nMOS-Transistors 221 ist mit dem Ausgangsknoten 202 gekoppelt.
Der Teil der Schaltung 200, der aus dem fünften nMOS-Transistor 217, dem sechsten nMOS-Transistor 218, dem siebten nMOS-Transistor 221, dem sechsten pMOS-Transistor 216, dem siebten pMOS-Transistor 219, dem achten pMOS-Transistor 220 und dem neunten pMOS-Transistor 222 besteht, kann als dritte Pull-Down-Stufe der Schaltung 200 angesehen werden. Ein zweiter Knoten 223, der mit den Drain Anschlüssen des sechsten nMOS-Transistors 218 und des achten pMOS-Transistors 220 und den Gate-Anschlüssen des siebten nMOS-Transistors 221 und des neunten pMOS-Transistors 222 gekoppelt ist, kann als Ausgangsknoten der zweiten Pull-Down-Stufe angesehen werden. Der zweite Knoten 223 ist mit dem Eingang eines dritten Inverters 224 gekoppelt.
Der Ausgang des dritten Inverters 224 ist mit dem Eingang eines vierten Inverters 225 gekoppelt, dessen Ausgang mit dem Zustandssginal-Ausgangsknoten 203 gekoppelt ist.
Die Pull-Down-Stufen können als aktiv angesehen werden, wenn der erste nMOS-Transistor 204, der vierte nMOS-Transistor 213 und der siebte nMOS-Transistor 221 durchschalten.
Die Funktion der Schaltung 200 wird im Folgenden mit Bezug auf 3 erläutert.
3 zeigt ein Diagramm 300 mit Signal-, Potential- und Stromverläufen gemäß einer Ausführungsform.
In dem Diagramm 300 verläuft die Zeit von links nach rechts. Von oben nach unten sind der Verlauf des Eingangssignals C_I, des Ausgangssignals PD_O, des Potentials des Ausgangsknotens Z 202 und der Größe des gesamten Lade- bzw. Entladestroms des Ausgangsknotens dargestellt, wobei bei jedem Signal-, Potential-, bzw. Stromverlauf die jeweiligen Werte von unten nach oben zunehmen.
Im Folgenden wird angenommen, dass der logische Wert 0 dem unteren Versorgungspotential VSS entspricht, und dass der logische Wert 1 dem oberen Versorgungspotential VDD entspricht.
Für zeitlich konstantes Eingangssignal C_I = 0 ist der Ausgangsknoten 202 Z über die Reihenschaltung des leitenden ersten pMOS-Transistors 205 und des leitenden zweiten pMOS-Transistors 206 mit VDD verbunden. Der zweite Knoten 223 weist dann nämlich ebenfalls den Wert 0 auf, was sich folgendermaßen ergibt: Die Bauelementgruppe bestehend aus dem zweiten nMOS-Transistor 209, dem dritten nMOS-Transistor 210, dem dritten pMOS-Transistor 208, dem vierten pMOS-Transistor 211 und dem fünften pMOS-Transistor 212 sowie die Bauelementgruppe bestehend aus dem fünften nMOS-Transistor 217, dem sechsten nMOS-Transistor 218, dem sechsten pMOS-Transistor 216, dem siebten pMOS-Transistor 219, dem achten pMOS-Transistor 220 und dem neunten pMOS-Transistor 222 bilden jeweils einen (über den Ausgangsknoten 202 und einen ersten Gegenkopplungsknoten 226 bzw. einen zweiten Gegenkopplungsknoten 227) gegengekoppelte Inverter, so dass der Wert des zweiten Knotens 223 über vier sequentielle invertierende Stufen aus C_I hervorgeht und entsprechend der zweite pMOS-Transistor 206 leitend ist.
Umgekehrt gilt für zeitlich konstantes C_I = 1, dass der Ausgangsknoten 202 über den ersten nMOS-Transistor 204, den vierten nMOS-Transistor 213 und den siebten nMOS-Transistor 221, die dann leitend sind, mit VSS verbunden ist.
In dem in 3 dargestellten Beispiel tritt zu einem ersten Zeitpunkt 301 ein Übergang von C_I = 1 auf C_I = 0, was einen Übergang von Z = 0 auf Z = 1 zu Folge hat, der zu einem zweiten Zeitpunkt 302 abgeschlossen ist. Dabei ist zu beachten, dass der zweite Knoten 223 erst dann den Wert 0 annehmen kann (und damit der zweite pMOS-Transistor 206 erst dann leitend geschaltet ist), nachdem der erste nMOS-Transistor 204, der vierte nMOS-Transistor 213 und der siebte nMOS-Transistor 221, die mit ihren Gate-Anschlüssen mit C_I, dem ersten Knoten 214 bzw. dem zweite Knoten 223 verbundenen sind, abgeschaltet wurden, in anderen Worten, wenn alle drei Pull-Down Stufen inaktiv sind. Dadurch werden Kurzschlussströme von VDD nach VSS vermieden. Das Aufladen des Ausgangsknotens 202 geschieht dann über den ersten pMOS-Transistor 205 und den zweiten pMOS-Transistor 206, über deren Dimensionierung der Aufladestrom bzw. die Aufladezeit (in 3 bezeichnet mit Δt_PU) eingestellt wird.
Auf eine steigende Flanke von C_I, wie sie in diesem Beispiel zu einem dritten Zeitpunkt 303 auftritt, folgt ein Übergang von Z = 1 auf Z = 0, der in drei zeitlich aufeinander folgenden Stufen abläuft.
In einer ersten Stufe, zwischen dem dritten Zeitpunkt 303 und einem vierten Zeitpunkt 304 ist wegen C_I = 1 der erste nMOS-Transistor 204 leitend, nicht aber der vierte nMOS-Transistor 213 und der siebte nMOS-Transistor 221, da der erste Knoten 214 und der zweite Knoten 223 noch den Wert 0 aufweisen, weil der Ausgangsknoten noch nicht um mindestens den Betrag einer pMOS-Transistor-Schwellspannung |Vth(pMOS)| unter VDD entladen wurde und somit die an ihren Gate-Anschlüssen mit dem Ausgangsknoten 202 verbundenen pMOS-Gegenkopplungen bestehend aus dem fünften pMOS-Transistor 212 und dem vierten pMOS-Transistor 211 bzw. dem achten pMOS-Transistor 220 und dem siebten pMOS-Transistor 219 (noch) nicht leiten.
In einer zweiten Stufe zwischen dem vierten Zeitpunkt 304 und dem fünften Zeitpunkt 305 sind wegen C_I = 1 und dem Wert 1 des ersten Knotens 214 sowohl der erste nMOS-Transistor 204 als auch der vierte nMOS-Transistor 213 leitend, nicht aber der siebte nMOS-Transistor 217, da der dritte Knoten 223 noch den Wert 0 aufweist, weil der Ausgangsknoten zwar auf ein Niveau unterhalb von VDD – |Vth(pMOS)| entladen wurde, die weitere Gegenkopplung über den zweiten Knoten 223, den neunten pMOS-Transistor 222 und den zweiten Gegenkopplungsknoten 227 aber noch nicht überwunden wurde, so dass der über den sechsten pMOS-Transistor 216 und den siebten pMOS-Transistor 219 zum zweiten Gegenkopplungsknoten 227 fließende Strom weitgehend über den neunten pMOS-Transistor 222 nach VSS abgeleitet wird und nicht bzw. nur zum Teil zum Aufladen des zweiten Knotens 223 zur Verfügung steht. Anschaulich verzögert der neunte pMOS-Transistor 222 das Durchschalten der dritten Pull-Down-Stufe und kann somit als Implementierung einer Verzögerungsschaltung angesehen werden.
In einer dritten Stufe zwischen dem fünften Zeitpunkt 305 und einem sechsten Zeitpunkt 306 sind wegen C_I = 1, dem Wert 1 des ersten Knotens 214 und dem Wert 1 des zweiten Knotens 223 sowohl der erste nMOS-Transistor 204, der vierte nMOS-Transistor 213 und der siebte nMOS-Transistor 221 leitend und auch das Ausgangssignal PD_O nimmt dann (und erst dann) den Wert 1 an, womit angezeigt wird, dass die dritte Stufe erreicht wurde. Letzteres bedeutet, dass der Ausgangsknoten 202 dann, je nach Dimensionierung der Gegenkopplungen, insbesondere der Dimensionierung des neunten pMOS-Transistors 222, nur noch einen geringen Bruchteil (z. B. etwa 20%) des Wertes von VDD aufweist.
Das Ausgangssignal PD_O kann beispielsweise dazu eingesetzt werden, einen (externen) Zähler anzusteuern, mit dessen Hilfe das Zeitintervall zwischen der steigenden Flanke von C_I und einem Zeitpunkt, zu dem Z sicher das Niveau von VSS erreicht hat (in 3 mit Δt_PD bezeichnet), zuverlässig und genau zu bestimmen.
Während also über die Dimensionierungen des ersten nMOS-Transistors 204, des vierten nMOS-Transistors 213 und des siebten nMOS-Transistors 221 der (maximale) Entladestrom eingestellt werden kann, sorgt das dreistufige Vorgehen dafür, dass, zumindest während eines großen Teiles der Entladezeit, ein in guter Näherung konstanter Strom fließt, was wiederum eine bei den gegebenen Randbedingungen (Beschränkung des Entladestroms) geringe Entladezeit bedeutet, wobei ein maximaler Lade-/Entlade-Strom I_max 307 nicht überschritten wird.
Ein weiteres Ausführungsbeispiel, in welchem nicht nur das Entladen des Ausgangsknotens dreistufig ausgeführt ist (wie in der Schaltung 200), sondern auch das Aufladen des Ausgangsknotens dreistufig ausgeführt ist, und es daher auch ein weiteres Ausgangssignal PU_O zur Zustandsanzeige des Aufladevorganges gibt, ist in 4 dargestellt.
4 zeigt eine Schaltung 400 gemäß einer weiteren Ausführungsform.
Die Schaltung 400 weist wie die Schaltung 200 einen Eingang 401, einen Ausgangsknoten 402, einen ersten Zustandssignal-Ausgangsknoten 403 entsprechend dem Zustandssignal-Ausgangsknoten 203 und einen zweiten Zustandssignal-Ausgangsknoten 404 auf. Entsprechend dem ersten Inverter 207 weist die Schaltung 200 einen ersten Inverter 411 auf.
Die Schaltung 400 weist einen ersten pMOS-Transistor 405 und einen zweiten pMOS-Transistor 406 entsprechend dem ersten pMOS-Transistor 205 und dem zweiten MOS-Transistor 206 auf. Analog dazu weist die Schaltung einen ersten nMOS-Transistor 407 und einen zweiten nMOS-Transistor 408 auf, die anschaulich spiegelbildlich zu dem ersten pMOS-Transistor 405 und dem zweiten pMOS-Transistor 406 angeordnet (und gekoppelt) sind und entsprechend dem ersten nMOS-Transistor 204 eine erste Pull-Down-Stufe bilden. Der erste pMOS-Transistor 405 und der zweite pMOS-Transistor 406 bilden analog eine erste Pull-Up-Stufe.
Die Schaltung 400 weist ferner eine zweite Pull-Down-Stufe 409 entsprechend der zweiten Pull-Down-Stufe der Schaltung 200 und eine dritte Pull-Down-Stufe 410 entsprechend der dritten Pull-Down-Stufe der Schaltung 200 auf, die mittels eines zweiten Inverters 412 (entsprechend dem zweiten Inverter 215) miteinander gekoppelt sind. Die dritte Pull-Down-Stufe 410 ist analog zu der dritten Pull-Down-Stufe der Schaltung 200 mittels eines dritten Inverters 413 und eines vierten Inverters 414 entsprechend dem dritten Inverter 224 und dem vierten Inverter 225 mit dem ersten Zustandssignal-Ausgangsknoten 403 gekoppelt.
Analog zu der zweiten Pull-Down-Stufe 409, dem zweiten Inverter 412, der dritten Pull-Down-Stufe 410, dem dritten Inverter 413 und dem vierten Inverter 414 weist die Schaltung 400 eine zweite Pull-Up-Stufe 415, einen fünften Inverter 416, eine dritte Pull-Up-Stufe 417, einen sechsten Inverter 418 und einen siebten Inverter 419, die anschaulich spiegelbildlich zu der zweiten Pull-Down-Stufe 409, dem zweiten Inverter 412, der dritten Pull-Down-Stufe 410, dem dritten Inverter 413 und dem vierten Inverter 414 angeordnet und gekoppelt sind, wobei pMOS-Transistoren an die Stelle von nMOS-Transistoren treten und umgekehrt und VDD an die Stelle von VSS tritt und umgekehrt. Der Ausgang des sechsten Inverters 419 ist entsprechend mit dem zweiten Zustandssignal-Ausgangsknoten 404 gekoppelt.
Die Funktion der Schaltung 400 ist analog zur Funktion der Schaltung 200, wobei bei der Schaltung 400 auch das Laden des Ausgangsknotens 402 in drei Stufen erfolgt.
Ein Pull-Down-Transistor, wie der erste nMOS-Transistor 204, der vierte nMOS-Transistor 213 und der siebte nMOS-Transistor 221 (und entsprechend Pull-Up-Transistoren) können durch eine Transistoranordnung ersetzt werden, die es ermöglicht, aus mehreren Lade-(bzw. Entlade-)Strömen auszuwählen, so dass der (Ent-)Ladestrom in einer jeweiligen Stufe nicht nur lediglich über die Dimensionierung des Pull-Down/Up-Transistors eingestellt werden kann, sondern durch eine entsprechende Ansteuerung der Transistoranordnung. Dies ist in 5 dargestellt.
5 zeigt eine weitere Transistoranordnung 500.
In diesem Beispiel dient die Transistoranordnung 500 zum Entladen eines Knotens 501. Analog kann eine Transistoranordnung zum Laden eines Knotens aufgebaut werden.
Die Transistoranordnung 500 weist erste nMOS-Transistoren 502 auf, deren Source-Anschlüsse mit VSS gekoppelt sind. Für jeden nMOS-Transistors 502 ist ein zweiter nMOS-Transistor 503 vorgesehen, dessen Source-Anschluss mit dem Drain-Anschluss des nMOS-Transistors gekoppelt ist. Die Drain-Anschlüsse der zweiten nMOS-Transistoren 502 sind mit dem Knoten 501 gekoppelt.
Die Gate-Anschlüsse der ersten nMOS-Transistoren 502 sind mit einem Eingangsknoten 504 gekoppelt, über den ein Aktivierungssignal zugeführt werden kann, dass die Transistoranordnung zum Entladen des Knotens 501 aktiviert. Beispielsweise ist das Eingangssignal das C_I-Signal, wenn die Transistoranordnung 500 anstatt des ersten nMOS-Transistors 204 verwendet wird.
Jeder erste nMOS-Transistor 502 bildet mit dem für ihn vorgesehenen zweiten nMOS-Transistor 503 einen Zweig, der mittels eines entsprechenden Pegels an einem Steuereingangsknoten 505, der mit dem Gate-Anschluss des zweiten nMOS-Transistors 503 gekoppelt ist, zugeschaltet oder abgeschaltet werden kann. Auf diese Weise kann eine bestimmte Anzahl von Zweigen gewählt werden, die bei Aktivierung durch das Aktivierungssignal den Knoten 501 entladen und somit ein gewünschter Entladestrom eingestellt werden.
Beispielsweise kann bei vier identischen Zweigen aus vier Entladeströmen ausgewählt werden.
Zum Auswählen der aktiven Zweige kann beispielsweise eine Dekoderschaltung vorgesehen sein.

Claims

Schaltung (100) zum strombegrenzten Umladen eines Knotens, aufweisend: einen Ausgangsknoten (101); eine erste Potentialveränderungsstufe (102), die eingerichtet ist, in Reaktion auf ein Eingangssignal den Ausgangsknoten (101) mit einem Versorgungspotential (103) zu koppeln, so dass zwischen dem Ausgangsknoten (101) und dem Versorgungspotential durch die erste Potentialveränderungsstufe (102) ein von dem Potential des Ausgangsknotens (101) abhängiger erster Strom fließt; eine zweite Potentialveränderungsstufe (104), die eingerichtet ist, den Ausgangsknoten (101) mit dem Versorgungspotential (103) zu koppeln, nachdem der Unterschied zwischen dem Potential des Ausgangsknotens (101) und dem Versorgungspotential (103) durch den ersten Strom unter einen vorgegebenen Schwellwert gefallen ist, so dass zwischen dem Ausgangsknoten (101) und dem Versorgungspotential (103) durch die zweite Potentialveränderungsstufe (104) ein von dem Potential des Ausgangsknoten (101) abhängiger zweiter Strom fließt; und wobei die erste (102) und die zweite (104) Potentialveränderungsstufe derart dimensioniert sind, so dass die Summe aus erstem Strom und zweitem Strom einen maximalen Lade- und/oder Entladestrom nicht überschreitet.
Schaltung gemäß Anspruch 1, wobei das Versorgungspotential (103) ein niedriges Versorgungspotential ist und die Potentialveränderungsstufen (102, 104) Pull-Down-Stufen sind oder wobei das Versorgungspotential (103) ein hohes Versorgungspotential ist und die Potentialveränderungsstufen (102, 104) Pull-Up-Stufen sind.
Schaltung gemäß Anspruch 1, aufweisend einen Eingangsknoten (201), wobei das Eingangssignal das Anliegen eines vorgegebenen Pegels an dem Eingangsknoten (201) ist.
Schaltung gemäß Anspruch 3, wobei die erste Potentialveränderungsstufe (204) eingerichtet ist, den Ausgangsknoten (202) mit dem Versorgungspotential (103) zu koppeln, solange der vorgegebene Pegel an dem Eingangsknoten (201) anliegt.
Schaltung gemäß Anspruch 3 oder 4, wobei die zweite Potentialveränderungsstufe (213) eingerichtet ist, den Ausgangsknoten (202) mit dem Versorgungspotential (103) zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter einem vorgegebenen Schwellwert liegt und wenn der vorgegebene Pegel an dem Eingangsknoten (201) anliegt.
Schaltung gemäß einem der Ansprüche 3 bis 5, aufweisend eine weitere Potentialveränderungsstufe (221), die eingerichtet ist, den Ausgangsknoten (202) mit einem weiteren Versorgungspotential zu koppeln, wenn ein weiterer vorgegebener Pegel, der von dem vorgegebenen Pegel unterschiedlich ist, an dem Eingangsknoten (201) anliegt.
Schaltung gemäß einem der Ansprüche 1 bis 6, aufweisend eine dritte Potentialveränderungsstufe (221), die eingerichtet ist, den Ausgangsknoten (202) mit dem Versorgungspotential (103) zu koppeln, wenn der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter einem weiteren vorgegebenen Schwellwert liegt.
Schaltung gemäß Anspruch 7, wobei der weitere Schwellwert und der Schwellwert unterschiedlich sind.
Schaltung gemäß einem der Ansprüche 1 bis 8, wobei der Schwellwert zwischen dem Versorgungspotential (103) und einem weiteren Versorgungspotential liegt.
Schaltung gemäß einem der Ansprüche 1 bis 9, ferner aufweisend einen Zustandssignal-Ausgang (203) und eine Zustandssignalerzeugungsschaltung, die eingerichtet ist, ein Zustandssignal zu erzeugen und mittels des Zustandssignals-Ausgangs (203) auszugeben, das anzeigt, ob der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter einem vorgegebenen Schwellwert liegt oder anzeigt, ob der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter einem weiteren vorgegebenen Schwellwert liegt.
Schaltung gemäß einem der Ansprüche 1 bis 10, wobei die zweite Potentialveränderungsstufe (213) eine Detektionsschaltung aufweist, die detektiert, ob der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter dem vorgegebenen Schwellwert liegt.
Schaltung gemäß einem der Ansprüche 1 bis 11, wobei die zweite Potentialveränderungsstufe (213) einen Schalter mit einem Steuereingang aufweist, wobei der Steuereingang mit dem Ausgangsknoten (202) gekoppelt ist und der Schalter eingerichtet ist, eingeschaltet zu sein abhängig davon, ob der Unterschied zwischen dem Potential des Ausgangsknotens (202) und dem Versorgungspotential (103) unter dem vorgegebenen Schwellwert liegt.
Schaltung gemäß Anspruch 12, wobei der Schalter ein Feldeffekttransistor ist, dessen Gate-Anschluss mit dem Ausgangsknoten (202) gekoppelt ist.
Schaltung gemäß einem der Ansprüche 1 bis 13, wobei die zweite Potentialveränderungsstufe (213) eine Verzögerungsschaltung (208, 209, 210, 211, 212, 213) aufweist, die das Koppeln des Ausgangsknotens (202) mit dem Versorgungspotential (103) durch die zweite Potentialveränderungsstufe (213) gegenüber dem Koppeln des Ausgangsknotens (202) mit dem Versorgungspotential (103) durch die erste Potentialveränderungsstufe (204) verzögert.