DE19813201C2 - Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugt - Google Patents
Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugtInfo
- Publication number
- DE19813201C2 DE19813201C2 DE19813201A DE19813201A DE19813201C2 DE 19813201 C2 DE19813201 C2 DE 19813201C2 DE 19813201 A DE19813201 A DE 19813201A DE 19813201 A DE19813201 A DE 19813201A DE 19813201 C2 DE19813201 C2 DE 19813201C2
- Authority
- DE
- Germany
- Prior art keywords
- node
- voltage
- channel mos
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Microcomputers (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Einschaltrück
setzschaltung, die ein Einschaltrücksetzsignal für eine vorge
schriebene Zeitperiode erzeugt, nachdem die Stromversorgung
eingeschaltet wird.
Aus der DE 41 22 978 C2 ist eine Schaltung nach dem Oberbegriff
des Anspruchs 1 bekannt.
In den meisten integrierten Halbleiterschaltungsvorrichtungen
einschließlich DRAMs (Dynamic Random Access Memories, dynami
scher Direktzugriffsspeicher), SRAMs (Static Random Access Me
mories, statische Direktzugriffsspeicher) und Mikroprozessoren
wird eine Einschaltrücksetzschaltung (Power-on-reset-Schaltung)
verwendet. Die Einschaltrücksetzschaltung erzeugt ein Einschal
trücksetzsignal (Power-on-reset-Signal) für eine vorgeschriebe
ne Zeitperiode nachdem die Stromversorgung eingeschaltet wird,
so daß eine interne Schaltung anläuft, die in einem instabilen
Zustand vor dem Einschalten der Stromversorgung gewesen ist.
Das Einschaltrücksetzsignal wird für eine vorgeschriebene Zeit
periode aktiviert bis die Stromversorgungsspannung einen vorge
schriebenen Pegel erreicht, wonach es inaktiviert wird. Die
oben erwähnte interne Schaltung wird als Antwort auf das akti
vierte Einschaltrücksetzsignal zurückgesetzt.
Bisher ist eine integrierte Halbleiterschaltungsvorrichtung
auch verfügbar, die zwei verschiedene Stromversorgungsspannun
gen verwendet. Zusätzlich kann die integrierte Halbleiterschal
tungsvorrichtung durch Erhöhen oder Abfallenlassen der Strom
versorgungsspannung getestet werden. Hier sind höhere und nied
rigere Stromversorgungsspannungen entsprechend als hohe und
niedrige Stromversorgungsspannungen definiert. Einige DRAMs
verwenden beispielsweise hohe Stromversorgungsspannungen von
5,0 V im Normalbetriebsmodus und niedrige Stromversorgungsspan
nungen von 1,3 V im Bereitschaftsbetriebsmodus.
Wenn eine derartige integrierte Halbleiterschaltungsvorrichtung
in der bei der Anmelderin vorhandenen Einschaltrücksetzschal
tung verwendet wird, wird die interne Schaltung fehlerhafter
weise nicht zurückgesetzt, wenn die Stromversorgungsspannung
von einer niedrigen zu einer hohen Stromversorgungsspannung zu
rückgeführt wird. Insbesondere erzeugt die bei der Anmelderin
vorhandene Einschaltrücksetzschaltung fehlerhafterweise nicht
das Einschaltrücksetzsignal, es sei denn, daß die Stromversor
gungsspannung flach dem Abfallen unter 0,76 V wieder ansteigt.
In einem DRAM, in dem während des Bereitschaftsbetriebsmodus
eine niedrige Stromversorgungsspannung von 1,3 V verwendet
wird, wird beispielsweise die interne Spannung nicht zurückge
setzt, es sei denn, daß das Einschaltrücksetzsignal nach dem
Ende des Bereitschaftsbetriebsmodus erzeugt wird.
Eine Aufgabe der vorliegenden Erfindung ist es, eine Einschal
trücksetzschaltung anzugeben, die fähig ist, auf sichere Weise
ein Einschaltrücksetzsignal zu erzeugen, wenn die Stromversor
gungsspannung nach ihrem kurzzeitigen Abfall wieder angehoben
wird.
Diese Aufgabe wird gelöst durch eine Einschaltrücksetzschaltung
nach Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Gemäß eines Aspektes weist die Einschaltrücksetzschaltung zum
Erzeugen eines Einschaltrücksetzsignals für eine vorbestimmte
Zeitperiode nach dem Einschalten der Stromversorgung eine erste
CMOS-Umkehrschaltung, eine zweite CMOS-Umkehrschaltung, einen
Kondensator, eine Spannungsanhebungsschaltung und eine Puffer
schaltung auf. Die zweite CMOS-Umkehrschaltung hat Eingangs-
und Ausgangsknoten, die entsprechend mit Ausgangs- und Ein
gangsknoten in der ersten CMOS-Umkehrschaltung verbunden sind.
Der Kondensator ist zwischen einem Stromversorgungsknoten und
dem Eingangsknoten der ersten CMOS-Umkehrschaltung geschaltet.
Die Spannungsanhebungsschaltung vergrößert die Quellenspannung
eines n-Kanal-MOS-Transistors in der zweiten CMOS-Umkehrschal
tung um eine vorgeschriebene Spannung von der Massenspannung
aus. Die Pufferschaltung erzeugt das Einschaltrücksetzsignal
als Reaktion auf eine Spannung am Ausgangsknoten der ersten
CMOS-Umkehrschaltung.
Vorzugsweise weist die Spannungsanhebungsschaltung einen Tran
sistor auf, der zwischen einer Source des n-Kanal-MOS-
Transistors und einem Massenknoten diodenverbunden ist.
Vorzugsweise weist die Spannungsanhebungsschaltung auch eine
Mehrzahl von Transistoren und ein Schaltelement auf. Die Mehr
zahl von Transistoren sind in Reihe zwischen der Source des n-
Kanal-MOS-Transistors und dem Massenknoten geschaltet. Jeder
der Transistoren ist diodenverbunden als Diode geschaltet. Das
Schaltelement ist parallel zu mindestens einem der Mehrzahl von
Transistoren geschaltet.
Vorzugsweise weist die Spannungsanhebungsschaltung ferner eine
Steuerschaltung auf, die das Einschalten/Ausschalten des Schal
telements als Reaktion auf die Stromversorgungsspannung steu
ert.
Gemäß eines anderen Aspektes weist eine Einschaltrücksetzschal
tung zum Erzeugen eines Einschaltrücksetzsignals für eine vor
geschriebene Zeitperiode nach dem Einschalten der Stromversor
gung einen ersten und einen zweiten Knoten, einen Kondensator,
einen ersten bis sechsten Transistor und eine Pufferschaltung
auf. Der Kondensator ist zwischen einem Stromversorgungsknoten
und dem ersten Knoten geschaltet. Der erste Transistor hat ein
mit dem ersten Knoten verbundenes Gate, eine mit dem Stromver
sorgungsknoten verbundene Source und ein mit dem zweiten Knoten
verbundenes Drain. Der zweite Transistor hat ein mit dem ersten
Knoten verbundenes Gate, ein mit dem zweiten Knoten verbundenes
Drain, und eine mit dem Massenknoten verbundene Source. Der
dritte Transistor hat ein mit dem zweiten Knoten verbundenes
Gate, eine mit dem Stromversorgungsknoten verbundene Source und
ein mit dem ersten Knoten verbundenes Drain. Der vierte Transi
stor hat ein mit dem zweiten Knoten verbundenes Gate. Der fünf
te Transistor hat ein eine vorgeschriebene Spannung empfangen
des Gate, ein mit dem ersten Knoten verbundenes Drain und eine
mit einem Drain des vierten Transistors verbundene Source. Der
sechste Transistor hat ein Gate und ein Drain, die mit einer
Source des vierten Transistors verbunden sind, und eine mit dem
Massenknoten verbundene Source. Die Pufferschaltung erzeugt das
Einschaltrücksetzsignal als Reaktion auf eine Spannung am zwei
ten Knoten.
In der Einschaltrücksetzschaltung wird die Sourcespannung des
N-Kanal-MOS-Transistors in der CMOS-Umkehrschaltung um eine
vorgeschriebene Spannung von der Massenspannung aus vergrößert,
so daß der Pegel, auf dem das Einschaltrücksetzsignal aktiviert
wird, ansteigt. Daher kann das Einschaltrücksetzsignal auf si
chere Weise aktiviert werden, sogar wenn die Stromversorgungs
spannung von einer hohen auf eine niedrige Stromversorgungs
spannung abfällt. Als eine Folge kann, sogar wenn eine inte
grierte Halbleiterschaltungsvorrichtung mit der Einschaltrück
setzschaltung in den Niedrigstromversorgungsspannungsmodus ge
bracht wird, ihre interne Schaltung ohne Fehler zurückgesetzt
werden.
Zusätzlich sind diodenverbundene Transistoren zwischen der
Source des N-Kanal-MOS-Transistors und dem Massenknoten vorge
sehen, um die Sourcespannung um eine vorgeschriebene Spannung
von der Massenspannung aus zu erhöhen, so daß die Einschalt
rücksetzschaltung ohne einen hohen Anstieg in der Anordnungs
fläche (Layoutfläche) verwirklicht werden kann.
Ferner sind eine Mehrzahl von in Reihe geschalteten und jeweils
diodenverbundenen Transistoren zwischen der Source des n-Kanal-
MOS-Transistors und dem Massenknoten eingefügt, um die Source
spannung um eine vorgeschriebene Spannung von der Massenspan
nung zu erhöhen, und ein Schaltelement ist parallel zu minde
stens einem dieser Transistoren geschaltet. Deshalb kann der
Pegel, auf dem das Einschaltrücksetzsignal aktiviert wird, an
geglichen werden.
Ferner wird das Einschalten/Ausschalten des Schaltelementes als
Reaktion auf die Stromversorgungsspannung gesteuert, so daß der
Pegel, auf dem das Einschaltrücksetzsignal als Reaktion auf die
verwendete niedrige Stromversorgungsspannung aktiviert wird,
automatisch angeglichen wird.
Weitere Merkmale und Vorteile ergeben sich aus der folgenden
detaillierten Beschreibung von Ausführungsformen der vorliegen
den Erfindung anhand der Figuren. Von diesen zeigen:
Fig. 1 ein Schaltbild einer Gesamtanordnung ei
ner Einschaltrücksetzschaltung gemäß ei
ner ersten Ausführungsform der vorlie
genden Erfindung;
Fig. 2 eine Darstellung von Wellenformen, die
sich auf den Betrieb der Einschaltrück
setzschaltung gemäß der in Fig. 1 ge
zeigten ersten Ausführungsform beziehen;
Fig. 3 ein Schaltbild eines Aufbaus des Haupt
teils der Einschaltrücksetzschaltung ge
mäß einer zweiten Ausführungsform der
vorliegenden Erfindung;
Fig. 4 ein Schaltbild eines Aufbaus des
Hauptabschnittes der Einschaltrücksetz
schaltung gemäß einer dritten Ausfüh
rungsform der vorliegenden Erfindung.
Es wird darauf hingewiesen, daß dieselben oder entsprechende
Abschnitte in den Zeichnungen dieselben Bezugszeichen besitzen
und daß die zugehörige Beschreibung nicht wiederholt wird.
Fig. 1 ist ein Schaltbild eines Gesamtaufbaus einer Einschal
trücksetzschaltung gemäß einer ersten Ausführungsform der vor
liegenden Erfindung. Es wird auf Fig. 1 Bezug genommen; die
Einschaltrücksetzschaltung weist CMOS-Umkehrschaltungen
(Inverterschaltungen) 10 und 12, einen Kondensator 14 und einen
n-Kanal-MOS-Transistor 18 auf.
Die CMOS-Umkehrschaltung 10 weist einen p-Kanal-MOS-Transistor
102, einen n-Kanal-MOS-Transistor 104 und einen p-Kanal-MOS-
Transistor 106 auf. Der p-Kanal-MOS-Transistor 102 hat ein mit
dem Knoten NDA verbundenes Gate, eine mit einem Stromversor
gungsknoten 1 verbundene Source und ein mit einem Knoten NDB
über den p-Kanal-MOS-Transistor 106 verbundenes Drain. Der n-
Kanal-MOS-Transistor 104 besitzt ein mit dem Knoten NDA verbun
denes Gate, ein mit dem Knoten NDB verbundenes Drain und eine
mit einem Massenknoten 2 verbundene Source. Der p-Kanal-MOS-
Transistor 106 ist zwischen dem p-Kanal-MOS-Transistor 102 und
dem Knoten NDB geschaltet.
Die CMOS-Umkehrschaltung 12 weist einen p-Kanal-MOS-Transistor
122 und n-Kanal-MOS-Transistoren 124 und 126 auf. Der p-Kanal-
MOS-Transistor 122 besitzt ein mit dem Knoten NDB verbundenes
Gate, eine mit dem Stromversorgungsknoten 1 verbundene Source
und ein mit dem Knoten NDA verbundenes Drain. Der n-Kanal-MOS-
Transistor 124 hat ein mit dem Knoten NDB verbundenes Gate, ein
mit dem Knoten NDA über den n-Kanal-MOS-Transistor 126 verbun
denes Drain und eine mit dem Massenknoten über den n-Kanal-MOS-
Transistor 18 verbundene Source. Der n-Kanal-MOS-Transistor
126 besitzt ein eine vorgeschriebene Spannung empfangendes Ga
te, ein mit dem Knoten NDA verbundenes Drain und eine mit dem
Drain des n-Kanal-MOS-Transistors 124 verbundene Source.
Der Kondensator 14 ist zwischen dem Stromversorgungsknoten 1
und dem Knoten NDA geschaltet. Der n-Kanal-MOS-Transistor 18,
der zum Erhöhen der Quellenspannung des n-Kanal-MOS-Transistors
124 durch die Schwellenspannung Vth von der Massenspannung GND
aus dient, ist zwischen der Source des n-Kanal-MOS-Transistors
und dem Massenknoten 2 geschaltet und ist diodenverbunden (d. h.
als Diode geschaltet).
Die Einschaltrücksetzschaltung weist ferner eine Pufferschal
tung mit sechs CMOS-Umkehrschaltungen (Inverterschaltungen) 20
bis 25 auf. Die Pufferschaltung (CMOS-Umkehrschaltungen 20 bis
25) erzeugt ein Einschaltrücksetzsignal /POR als Reaktion auf
die Spannung am Ausgangsknoten NDB der CMOS-Umkehrschaltung 10.
Jeder der CMOS-Umkehrschaltungen 20 bis 25 hat einen p-Kanal-
MOS-Transistor 202 und einen n-Kanal-MOS-Transistor 204.
Die Einschaltrücksetzschaltung weist ferner einen Kondensator
16, einen p-Kanal-MOS-Transistor 26, einen n-Kanal-MOS-
Transistor 28, p-Kanal-MOS-Transistoren 30 und 32, eine CMOS-
Umkehrschaltung (Inverterschaltung) 34, einen p-Kanal-MOS-
Transistor 36 und einen n-Kanal-MOS-Transistor 38 auf.
Der Kondensator 16 ist zwischen dem Knoten NDB und dem Massen
knoten 2 geschaltet. Der p-Kanal-MOS-Transistor 26 hat ein mit
dem Massenknoten 2 verbundenes Gate, eine mit dem Stromversor
gungsknoten 1 verbundene Source und ein mit dem Gate des n-
Kanal-MOS-Transistors 126 verbundenes Drain. Der p-Kanal-MOS-
Transistor 26 liefert eine vorgeschriebene Spannung an das Gate
des n-Kanal-MOS-Transistors 126, wobei er als ein Widerstand
dient. Der n-Kanal-MOS-Transistor 28 ist zwischen dem Knoten
NDA und dem Massenknoten 2 geschaltet. Jeder der p-Kanal-MOS-
Transistoren 30 und 32 ist zwischen dem Gate des p-Kanal-MOS-
Transistors 106 und dem Massenknoten 2 geschaltet. Der p-Kanal-
MOS-Transistor 30 hat ein mit seinem eigenen Drain verbundenes
Gate und der p-Kanal-MOS-Transistor 32 hat ein mit seiner eige
nen Source verbundenes Gate. Daher liefern die p-Kanal-MOS-
Transistoren 30 und 32 eine vorgeschriebene Spannung an das Ga
te des p-Kanal-MOS-Transistors 106.
Die CMOS-Umkehrschaltung 34 weist einen p-Kanal-MOS-Transistor
342, einen n-Kanal-MOS-Transistor 344 und einen p-Kanal-MOS-
Transistor 346 auf. Der p-Kanal-MOS-Transistor 36 ist zwischen
dem Ausgangsknoten der CMOS-Umkehrschaltung 34 und dem Gate des
n-Kanal-MOS-Transistors 28 geschaltet und ist diodenverbunden.
Der n-Kanal-MOS-Transistor 38 hat ein mit dem Ausgangsknoten
der CMOS-Umkehrschaltung 23 verbundenes Gate und ist zwischen
dem Gate des n-Kanal-MOS-Transistors 28 und dem Massenknoten 2
geschaltet.
Die Einschaltrücksetzschaltung hat eine pegelabhängige Funktion
zum Erzeugen des Einschaltrücksetzsignals /POR für eine vorge
schriebene Zeitperiode, wenn die Stromversorgungsspannung VCC
allmählich nach dem Einschalten der Stromversorgung erhöht
wird, und eine zeitabhängige Funktion zum Erzeugen des Ein
schaltrücksetzsignals /POR für eine vorgeschriebene Zeitperi
ode, wenn die Stromversorgungsspannung VCC schnell nach dem
Einschalten der Stromversorgung erhöht wird. Daher versäumt die
Einschaltrücksetzschaltung niemals, das Einschaltrücksetzsignal
für eine vorgeschriebene Zeitperiode zu erzeugen, egal ob die
Stromversorgungsspannung VCC allmählich oder schnell erhöht
wird.
Hier sind, um die zeitabhängige Funktion zu verwirklichen, der
Kondensator 16, der n-Kanal-MOS-Transistor 28, die CMOS-
Umkehrschaltung 34, der p-Kanal-MOS-Transistor 36 und der n-
Kanal-MOS-Transistor 38 vorgesehen. Da die vorliegende Erfin
dung durch andere Schaltungen charakterisiert ist als die oben
erwähnten Schaltungen zum Verwirklichen der zeitabhängigen
Funktion, wird der Betrieb der Schaltungen zum Verwirklichen
der pegelabhängigen Funktion hauptsächlich beschrieben.
Fig. 2 ist eine Darstellung von Wellenformen, die sich auf den
Betrieb der in Fig. 1 gezeigten Einschaltrücksetzschaltung be
ziehen. Es wird auf Fig. 2 Bezug genommen. Wenn die Stromver
sorgung zum Zeitpunkt t = 0 eingeschaltet wird, steigt die Strom
versorgungsspannung VCC allmählich zu einer hohen Stromversor
gungsspannung VCCH (zum Beispiel von 5,0 V) an. Daher steigen
die Spannungen an den Knoten NDA und NDB ebenfalls an, wobei
sie der Stromversorgungsspannung VCC folgen. Bis t = 1, an dem
die Spannung am Knoten NDB einen vorgeschriebenen Pegel er
reicht, wird das aktivierte Einschaltrücksetzsignal /POR auf
dem L-Pegel (niedrigem) Pegel von der Pufferschaltung erzeugt
(welche die CMOS-Umkehrschaltungen 20 bis 25 aufweist).
Wenn die Spannung am Knoten NDB den vorgeschriebenen Pegel zum
Zeitpunkt t = 1 erreicht, wird das Einschaltrücksetzsignal /POR
zu einem H-Pegel (hoher) Pegel inaktiviert. Indem die Spannung
am Knoten NDB die hohe Stromversorgungsspannung VCCH erreicht,
wird der n-Kanal-MOS-Transistor 124 eingeschaltet. Zu diesem
Zeitpunkt fällt die Spannung am Knoten NDA auf einen vorge
schriebenen Pegel, da der n-Kanal-MOS-Transistor 126, dessen
Gate die Stromversorgungsspannung VCC über den p-Kanal-MOS-
Transistor 26 erhält, immer eingeschaltet ist. Der Pegel wird
durch die Schwellenspannung des diodenverbundenen n-Kanal-MOS-
Transistors 18 bestimmt.
In einem Bereitschaftszustand (die Zeit zwischen t = 1 und t = 2),
nachdem die Stromversorgungsspannung VCC die hohe Stromversor
gungsspannung VCCH erreicht hat, wird, da die Spannung am Kno
ten NDA auf den vorgeschriebenen Pegel gefallen ist, der p-
Kanal-MOS-Transistor 102 eingeschaltet und die Stromversor
gungsspannung VCC wird an den Knoten NDB über die p-Kanal-MOS-
Transistoren 102 und 106 geliefert. Da die Spannung am Knoten
NDB die hohe Stromversorgungsspannung erreicht hat, wird der n-
Kanal-MOS-Transistor 124 eingeschaltet und elektrische Ladungen
am Knoten NDA werden über die n-Kanal-MOS-Transistoren 126, 124
und 18 an den Massenknoten 2 entladen.
Danach fällt, wenn die Stromversorgungsspannung VCC anfängt,
von der hohen Stromversorgungsspannung VCCH zur niedrigen
Stromversorgungsspannung VCCL zu fallen, die Spannung am Knoten
NDA auf einen vorgeschriebenen negativen Pegel aufgrund des
Kopplungseffektes des Kondensators 14. Die Spannung am Knoten
NDB fällt auf die niedrige Stromversorgungsspannung VCCL, wobei
sie der Stromversorgungsspannung VCC folgt.
Dann folgt, falls der n-Kanal-MOS-Transistor 18 nicht vorgese
hen ist, daß der n-Kanal-MOS-Transistor 124 nicht eingeschaltet
wird, es sei denn, daß die Spannung am Knoten NDB niedriger
wird als die Schwellenspannung (zum Beispiel 0,76 V) des n-
Kanal-MOS-Transistors 124, da die Sourcespannung des n-Kanal-
MOS-Transistors 124 die Massenspannung ist. Als eine Folge be
hält der Knoten NDB den H-Pegel und das Einschaltrücksetzsignal
/POR wird nicht auf einen L-Pegel aktiviert.
Jedoch wird in der Einschaltrücksetzschaltung mit dem n-Kanal-
MOS-Transistor 18 der vorliegenden Erfindung, wenn die Spannung
am Knoten NDB kleiner wird als die vorgeschriebene Spannung
(hier 1,7 V ≈ 0,76 V + 1,0 V), der n-Kanal-MOS-Transistor 124
ausgeschaltet. Dies beruht darauf, daß die Sourcespannung des
n-Kanal-MOS-Transistors 124 durch die Schwellenspannung (zum
Beispiel von ungefähr 1,0 V) des n-Kanal-MOS-Transistors 18 von
der Massenspannung GND aus angehoben wird. Hier fällt die Span
nung am Knoten NDB auf die niedrige Stromversorgungsspannung
VCCL von 1,3 V, die niedriger ist als 1,7 V, und erreicht den
L-Pegel, so daß das Einschaltrücksetzsignal /POR auf einen L-
Pegel aktiviert wird.
Wie oben beschrieben, wird der n-Kanal-MOS-Transistor 124 aus
geschaltet und der Knoten NDA wird über den p-Kanal-MOS-
Transistor 122 geladen, da die Spannung am Knoten NDB auf 1,3 V
fällt, was niedriger ist als 1,7 V. Daher steigt die Spannung
am Knoten NDA auf einen derartigen Pegel, der um die Schwellen
spannung des p-Kanal-MOS-Transistors 122 niedriger ist als die
niedrige Stromversorgungsspannung VCCL. Wenn die Spannung am
Knoten NDA größer wird als die Schwellenspannung des n-Kanal-
MOS-Transistors 104, wird der n-Kanal-MOS-Transistor 104 einge
schaltet und die Spannung am Knoten NDB fällt auf die Massen
spannung GND, wobei der Knoten NDB zurückgesetzt wird. Wenn die
Spannung am Knoten NDB den Massenpegel erreicht, wird der p-
Kanal-MOS-Transistor 122 vollständig eingeschaltet und die
Stromversorgungsspannung VCC (hier die niedrige Stromversor
gungsspannung VCCL) wird direkt an den Knoten NDA geliefert.
Danach beginnt die Stromversorgungsspannung VCC auf die hohe
Stromversorgungsspannung VCCH von der niedrigen Stromversor
gungsspannung VCCL zum Zeitpunkt t = 3 anzusteigen, bis sie den
vorgeschriebenen Pegel zum Zeitpunkt t = 4 erreicht, wenn das
Einschaltrücksetzsignal /POR wieder auf einen H-Pegel inakti
viert wird.
Im Vorhergehenden wurde die Stromversorgungsspannung VCC de
tailliert als relativ langsam erhöht beschrieben. Nun wird die
Stromversorgungsspannung VCC kurz als schnell erhöht beschrie
ben.
In der Einschaltrücksetzschaltung wird eine Ausgabe von der
CMOS-Umkehrschaltung 23 durch die CMOS-Umkehrschaltung 34 und
dem p-Kanal-MOS-Transistor 36 verzögert vor der Übertragung an
das Gate des n-Kanal-MOS-Transistors 28, so daß das Einschal
trücksetzsignal /POR nicht sofort nach dem Einschalten der
Stromversorgung inaktiviert wird, sogar wenn die Stromversor
gungsspannung VCC schnell erhöht wird. Daher ist der n-Kanal-
MOS-Transistor 28 für eine vorgeschriebene Zeitperiode nach dem
Einschalten der Stromversorgung ausgeschaltet, sogar wenn die
Stromversorgungsspannung VCC schnell erhöht wird, so daß der
Knoten NDA nicht sofort entladen wird. Deshalb wird, sogar wenn
die Stromversorgungsspannung VCC schnell erhöht wird, das inak
tivierte Einschaltrücksetzsignal /POR auf dem L-Pegel für eine
vorgeschriebene Zeitperiode nach dem Einschalten der Stromver
sorgung erzeugt.
Wie im Vorangegangenen beschrieben wurde, ist gemäß der ersten
Ausführungsform der diodenverbundene n-Kanal-MOS-Transistor 18
zwischen dem n-Kanal-MOS-Transistor 124 und dem Massenknoten 2
vorgesehen und die Sourcespannung des n-Kanal-MOS-Transistors
124 wird um die Schwellenspannung des n-Kanal-MOS-Transistors
18 von der Massenspannung GND aus erhöht. Daher kann das Ein
schaltrücksetzsignal /POR ohne Fehler aktiviert werden, sogar
wenn die Stromversorgungsspannung VCC von der hohen Stromver
sorgungsspannung VCCH auf die niedrige Stromversorgungsspannung
VCCL fällt. Als eine Folge kann, falls die Einschaltrücksetz
schaltung in einer integrierten Halbleiterschaltungsvorrichtung
wie beispielsweise ein DRAM verwendet wird, sogar wenn die in
tegrierte Halbleiterschaltungsvorrichtung in einen Niedrig
stromversorgungsspannungsmodus gebracht wird, ihre interne
Schaltung ohne Fehler zurückgesetzt werden.
In der oben beschriebenen ersten Ausführungsform ist der Span
nungspegel, auf dem das Einschaltrücksetzsignal /POR aktiviert
ist (welcher in der ersten Ausführungsform 1,7 V beträgt),
festgelegt, da ein einziger n-Kanal-MOS-Transistor 18 vorgese
hen ist. Alternativ kann der Pegel gemäß der Spezifikation der
integrierte Halbleiterschaltungsvorrichtung, in der die Ein
schaltrücksetzschaltung verwendet wird, angleichbar gemacht
werden.
Fig. 3 ist ein Schaltbild einer Anordnung des Hauptabschnitts
der Einschaltrücksetzschaltung gemäß einer zweiten Ausführungs
form, die gedacht ist, den oben erwähnten Pegel angleichbar zu
machen. Es wird auf Fig. 3 Bezug genommen; in der zweiten Aus
führungsform sind drei n-Kanal-MOS-Transistoren 181 bis 183 an
stelle des n-Kanal-MOS-Transistors 18 in der oben beschriebenen
ersten Ausführungsform in Reihe zwischen der Source des n-
Kanal-MOS-Transistors 124 und dem Massenknoten 2 geschaltet.
Die n-Kanal-MOS-Transistoren 181 bis 183 sind jeweils dioden
verbunden. Zusätzlich sind Sicherungen (z. B. Schmelzelement)
401 bis 403 entsprechend parallel zu den n-Kanal-MOS-
Transistoren 181 bis 183 als Schaltelemente geschaltet.
Falls keine der Sicherungen 401 bis 403 unterbrochen (gelöst)
ist, erreicht die Sourcespannung des n-Kanal-MOS-
Transistors 124 die Massenspannung GND. Falls eine der Siche
rungen 401 bis 403 unterbrochen ist, steigt die Sourcespannung
des n-Kanal-MOS-Transistors 124 von der Massenspannung GND um
die Schwellenspannung desjenigen n-Kanal-MOS-Transistors an,
der der unterbrochenen Sicherung entspricht. Falls zwei der Si
cherungen 401 bis 403 unterbrochen sind, steigt die Sourcespan
nung des n-Kanal-MOS-Transistors 124 von der Massenspannung GND
um die Schwellenspannung der beiden n-Kanal-MOS-Transistoren
an. Falls alle der Sicherungen 401 bis 403 unterbrochen sind,
steigt die Sourcespannung des n-Kanal-MOS-Transistors 124 von
der Massenspannung GND um die Schwellenspannung der drei n-
Kanal-MOS-Transistoren 181 bis 183 an.
Daher kann durch geeignetes Unterbrechen (Lösen) der Sicherun
gen 401 bis 403 gemäß der Spezifikation der integrierte Halb
leiterschaltungsvorrichtung, in der die Einschaltrücksetzschal
tung vorgesehen ist, der Pegel angeglichen werden, auf dem Ein
schaltrücksetzsignal /POR erzeugt wird.
Während drei n-Kanal-MOS-Transistoren 181 bis 183 hier vorgese
hen sind, ist die Anzahl von n-Kanal-MOS-Transistoren nicht be
sonders darauf beschränkt. Zusätzlich müssen die Sicherungen
401 bis 403 nicht parallel zu allen n-Kanal-MOS-Transistoren
181 bis 183 geschaltet sein, und die Sicherungen können paral
lel zu mindestens einem der n-Kanal-MOS-Transistoren geschaltet
sein.
In der oben beschriebenen zweiten Ausführungsform wird der
Spannungspegel, auf dem das Einschaltrücksetzsignal /POR als
Reaktion auf die Stromversorgungsspannung erzeugt wird, manuell
angleichbar gemacht. Alternativ kann der Spannungspegel automa
tisch angleichbar gemacht werden als Reaktion auf die Stromver
sorgungsspannung VCC.
Fig. 4 ist ein Schaltbild eines Aufbaues des Hauptabschnittes
der Einschaltrücksetzschaltung gemäß einer dritten Ausführungs
form, die dazu gedacht ist, den Spannungspegel, auf dem das
Einschaltrücksetzsignal /POR aktiviert wird, automatisch als
Reaktion auf die Stromversorgungsspannung VCC angleichbar zu
machen. Es wird auf Fig. 4 Bezug genommen; in der dritten Aus
führungsform sind n-Kanal-MOS-Transistoren 411 bis 413 anstelle
der Sicherungen 401 bis 403 in der oben beschriebenen zweiten
Ausführungsform als Schaltelemente geschaltet. Zusätzlich sind
Widerstände 431 bis 434 in Reihe zwischen dem Stromversorgungs
knoten 1 und dem Massenknoten 2 geschaltet, und Umkehrschaltun
gen 421 bis 423 sind entsprechend zwischen dem Verbindungskno
ten ND1 bis ND3 der Widerstände 431 bis 433 und den Gates der
n-Kanal-MOS-Transistoren 411 bis 413 geschaltet.
Wenn die verwendete niedrige Stromversorgungsspannung VCCL re
lativ niedrig ist, werden eine große Anzahl von n-Kanal-MOS-
Transistoren 411 bis 413 eingeschaltet, wobei der Spannungspe
gel, auf das Einschaltrücksetzsignal /POR aktiviert wird, ge
senkt wird. Andererseits werden, wenn die verwendete niedrige
Stromversorgungsspannung VCCL relativ hoch ist, eine kleinere
Anzahl von n-Kanal-MOS-Transistoren 411 bis 413 eingeschaltet,
wobei der Spannungspegel, auf dem das Einschaltrücksetzsignal
/POR aktiviert wird, vergrößert wird.
Wie im Vorhergehenden kann gemäß der dritten Ausführungsform,
da das Einschalten/Ausschalten des n-Kanal-MOS-Transistors als
Reaktion auf die Stromversorgungsspannung VCC gesteuert wird,
der Spannungspegel, auf dem das Einschaltrücksetzsignal /POR
aktiviert wird, automatisch angeglichen werden.
Claims (6)
1. Einschaltrücksetzschaltung, die ein Einschaltrücksetzsi
gnal (/POR) für eine vorgeschriebene Zeitperiode nach dem Ein
schalten der Stromversorgung erzeugt, mit
einer ersten CMOS-Umkehrschaltung (10),
einer zweiten CMOS-Umkehrschaltung (12) mit einem Eingangskno ten (NDB), der mit einem Ausgangsknoten (NDB) der ersten CMOS- Umkehrschaltung (10) verbunden ist, und einem Ausgangsknoten (NDA), der mit einem Eingangsknoten (NDA) der ersten CMOS-Um kehrschaltung (10) verbunden ist,
einem Kondensator (14), der zwischen einem Stromversorgungskno ten (1) und dem Eingangsknoten (NDA) der ersten CMOS-Umkehr schaltung (10) geschaltet ist, und
einer Pufferschaltung (20-25), die auf eine Spannung des Aus gangsknotens (NDB) der ersten CMOS-Umkehrschaltung (10) rea giert, zum Erzeugen des Einschaltrücksetzsignals (/POR),
gekennzeichnet durch eine Spannungsanhebungseinrichtung (18; 181-183, 401-403; 411-413) zum Anheben einer Sourcespannung eines n-Kanal-MOS-Transistors (124) in der zweiten CMOS-Umkehr schaltung (12) um eine vorgeschriebene Spannung gegenüber der Massenspannung (GND).
einer ersten CMOS-Umkehrschaltung (10),
einer zweiten CMOS-Umkehrschaltung (12) mit einem Eingangskno ten (NDB), der mit einem Ausgangsknoten (NDB) der ersten CMOS- Umkehrschaltung (10) verbunden ist, und einem Ausgangsknoten (NDA), der mit einem Eingangsknoten (NDA) der ersten CMOS-Um kehrschaltung (10) verbunden ist,
einem Kondensator (14), der zwischen einem Stromversorgungskno ten (1) und dem Eingangsknoten (NDA) der ersten CMOS-Umkehr schaltung (10) geschaltet ist, und
einer Pufferschaltung (20-25), die auf eine Spannung des Aus gangsknotens (NDB) der ersten CMOS-Umkehrschaltung (10) rea giert, zum Erzeugen des Einschaltrücksetzsignals (/POR),
gekennzeichnet durch eine Spannungsanhebungseinrichtung (18; 181-183, 401-403; 411-413) zum Anheben einer Sourcespannung eines n-Kanal-MOS-Transistors (124) in der zweiten CMOS-Umkehr schaltung (12) um eine vorgeschriebene Spannung gegenüber der Massenspannung (GND).
2. Einschaltrücksetzschaltung nach Anspruch 1, in der die
Spannungsanhebungseinrichtung einen Transistor (18) aufweist,
der zwischen einer Source des n-Kanal-MOS-Transistors (124) und
einem Massenknoten (2) diodenverbunden ist.
3. Einschaltrücksetzschaltung nach einem der Ansprüche 1 bis
2, in der die Spannungsanhebungseinrichtung (181-183, 401-403,
411-413) eine Steuereinrichtung (421-423, 431-434) aufweist zum
Steuern eines Schaltelementes (411-413), das als Reaktion auf
eine Stromversorgungsspannung (VCC) eingeschaltet/ausgeschaltet
werden soll.
4. Einschaltrücksetzschaltung nach Anspruch 1, in der die
Spannungsanhebungseinrichtung folgendes aufweist:
eine Mehrzahl von Transistoren (181-183), die zwischen einer Source des n-Kanal-MOS-Transistors (124) und einem Massenknoten (2) in Reihe geschaltet sind und von denen jeder diodenverbun den ist, und
ein Schaltelement (401-403; 411-413), das parallel zu minde stens einem der Mehrzahl von Transistoren (181-183) geschaltet ist.
eine Mehrzahl von Transistoren (181-183), die zwischen einer Source des n-Kanal-MOS-Transistors (124) und einem Massenknoten (2) in Reihe geschaltet sind und von denen jeder diodenverbun den ist, und
ein Schaltelement (401-403; 411-413), das parallel zu minde stens einem der Mehrzahl von Transistoren (181-183) geschaltet ist.
5. Einschaltrücksetzschaltung nach Anspruch 4, in der die
Spannungsanhebungseinrichtung (181-183, 401-403, 411-413) eine
Steuereinrichtung (421-423, 431-434) aufweist zum Steuern des
Schaltelementes (411-413), das als Reaktion auf eine Stromver
sorgungsspannung (VCC) eingeschaltet/ausgeschaltet werden soll.
6. Einschaltrücksetzschaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die erste CMOS-Umkehrschaltung (10)
einen ersten Transistor (102), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem zweiten Knoten (NDB) verbunden ist, und
einen zweiten Transistor (104), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Drain mit dem zweiten Knoten (NDB) verbunden ist und dessen Source mit einem Massenknoten (2) verbunden ist, aufweist
und die zweite CMOS-Umkehrschaltung (12)
einen dritten Transistor (122), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem ersten Knoten (NDA) verbunden ist,
einen vierten Transistor (124), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist, und
einen fünften Transistor (126), dessen Gate eine vorgeschrie bene Spannung empfängt, dessen Drain mit dem ersten Knoten (NDA) verbunden ist und dessen Source mit einem Drain des vier ten Transistors (124) verbunden ist, aufweist, und
die Spannungsanhebungseinrichtung (18; 181-183, 401-403, 411-413)
einen sechsten Transistor (18), dessen Gate mit einer Source des vierten Transistors (124) verbunden ist, dessen Drain mit einer Source des vierten Transistors (124) verbunden ist und dessen Source mit dem Massenknoten (2) verbunden ist, aufweist.
die erste CMOS-Umkehrschaltung (10)
einen ersten Transistor (102), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem zweiten Knoten (NDB) verbunden ist, und
einen zweiten Transistor (104), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Drain mit dem zweiten Knoten (NDB) verbunden ist und dessen Source mit einem Massenknoten (2) verbunden ist, aufweist
und die zweite CMOS-Umkehrschaltung (12)
einen dritten Transistor (122), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem ersten Knoten (NDA) verbunden ist,
einen vierten Transistor (124), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist, und
einen fünften Transistor (126), dessen Gate eine vorgeschrie bene Spannung empfängt, dessen Drain mit dem ersten Knoten (NDA) verbunden ist und dessen Source mit einem Drain des vier ten Transistors (124) verbunden ist, aufweist, und
die Spannungsanhebungseinrichtung (18; 181-183, 401-403, 411-413)
einen sechsten Transistor (18), dessen Gate mit einer Source des vierten Transistors (124) verbunden ist, dessen Drain mit einer Source des vierten Transistors (124) verbunden ist und dessen Source mit dem Massenknoten (2) verbunden ist, aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9243648A JPH1186525A (ja) | 1997-09-09 | 1997-09-09 | パワーオンリセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19813201A1 DE19813201A1 (de) | 1999-03-11 |
DE19813201C2 true DE19813201C2 (de) | 1999-12-02 |
Family
ID=17106952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813201A Expired - Fee Related DE19813201C2 (de) | 1997-09-09 | 1998-03-25 | Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugt |
Country Status (6)
Country | Link |
---|---|
US (1) | US6016068A (de) |
JP (1) | JPH1186525A (de) |
KR (1) | KR100275396B1 (de) |
CN (1) | CN1135562C (de) |
DE (1) | DE19813201C2 (de) |
TW (1) | TW393641B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100301252B1 (ko) * | 1999-06-23 | 2001-11-01 | 박종섭 | 파워 온 리셋 회로 |
KR100333666B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로 |
KR100316528B1 (ko) * | 1999-12-21 | 2001-12-12 | 박종섭 | 노이즈 검출기를 이용한 파워온리셋신호 발생장치 |
JP3639189B2 (ja) | 2000-06-22 | 2005-04-20 | 株式会社デンソー | 負荷駆動回路 |
KR20020009702A (ko) * | 2000-07-26 | 2002-02-02 | 박종섭 | 파워-온 리셋회로 |
ITRM20010522A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sequenziale di "power-on-reset" condizionato e robusto a potenza ultrabassa per circuiti integrati. |
KR100427034B1 (ko) * | 2002-07-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 반도체 장치의 피워온리셋 회로 |
US7310760B1 (en) | 2002-12-11 | 2007-12-18 | Chung Sun | Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage |
CN100414643C (zh) * | 2004-01-15 | 2008-08-27 | 威达电股份有限公司 | 电源开启重置的解除装置及方法 |
DE102004006254A1 (de) * | 2004-02-09 | 2005-09-01 | Infineon Technologies Ag | Schaltungsanordnung zur Erzeugung eines Rücksetzsignals nach einem Absinken und Wiederansteigen einer Versorgungsspannung |
JP4578882B2 (ja) * | 2004-07-30 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
CN103510967B (zh) * | 2013-10-12 | 2015-12-23 | 中联重科股份有限公司 | 伸缩臂架和混凝土喷射机 |
TWM533587U (en) | 2016-08-19 | 2016-12-11 | Full Reach Industry Co Ltd | Strengthened teeth wheel collar of hub |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4122978C2 (de) * | 1990-07-13 | 1993-10-07 | Mitsubishi Electric Corp | Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5951177B2 (ja) * | 1977-03-12 | 1984-12-12 | 日本電気株式会社 | オ−トクリア信号発生回路 |
JP2816508B2 (ja) * | 1991-12-16 | 1998-10-27 | 三菱電機株式会社 | 電源投入検出回路 |
EP0591561B1 (de) * | 1992-09-30 | 1999-04-28 | Siemens Aktiengesellschaft | Integrierte Schaltung zur Erzeugung eines Reset-Signals |
US5546045A (en) * | 1993-11-05 | 1996-08-13 | National Semiconductor Corp. | Rail to rail operational amplifier output stage |
US5570050A (en) * | 1994-03-08 | 1996-10-29 | Intel Corporation | Zero standby current power-up reset circuit |
US5646563A (en) * | 1994-07-15 | 1997-07-08 | National Semiconductor Corporation | Charge pump with near zero offset current |
-
1997
- 1997-09-09 JP JP9243648A patent/JPH1186525A/ja active Pending
-
1998
- 1998-03-06 US US09/035,922 patent/US6016068A/en not_active Expired - Fee Related
- 1998-03-25 DE DE19813201A patent/DE19813201C2/de not_active Expired - Fee Related
- 1998-04-15 TW TW087105702A patent/TW393641B/zh not_active IP Right Cessation
- 1998-05-08 CN CNB981079679A patent/CN1135562C/zh not_active Expired - Fee Related
- 1998-05-09 KR KR1019980016655A patent/KR100275396B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4122978C2 (de) * | 1990-07-13 | 1993-10-07 | Mitsubishi Electric Corp | Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung |
Also Published As
Publication number | Publication date |
---|---|
TW393641B (en) | 2000-06-11 |
DE19813201A1 (de) | 1999-03-11 |
US6016068A (en) | 2000-01-18 |
KR19990029193A (ko) | 1999-04-26 |
CN1211041A (zh) | 1999-03-17 |
KR100275396B1 (ko) | 2000-12-15 |
JPH1186525A (ja) | 1999-03-30 |
CN1135562C (zh) | 2004-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4122978C2 (de) | Restladungskompensierungsschaltung und Verfahren zum Kompensieren einer Restladung | |
DE69616726T2 (de) | Spannungsregelumsetzer | |
DE4039524C2 (de) | Substratspannungserzeuger für eine Halbleitereinrichtung und Verfahren zum Erzeugen einer Substratspannung | |
DE10307320B4 (de) | Treiberschaltung | |
DE69131723T2 (de) | Integrierte Schaltung mit verbesserter Speisespannungssteuerung | |
DE19618752C2 (de) | Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung | |
DE19813201C2 (de) | Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugt | |
DE102004055006B4 (de) | Flipflop mit zusätzlicher Zustandsspeicherung bei Abschaltung | |
DE3806951C2 (de) | Integrierte Schaltung mit CMOS-Strukturen für zwei Versorgungsspannungen | |
DE3128732C2 (de) | Spannungsdifferenzdetektorschaltung | |
DE4041945A1 (de) | Integrierte halbleiterschaltkreiseinrichtung | |
DE102007025775A1 (de) | Elektrostatische Mehrmodus-Entladeschaltung und Verfahren zur Eingangskapazitätsreduzierung | |
DE10106407A1 (de) | Schaltung zur Erzeugung einer internen Spannung | |
DE10033035A1 (de) | Einschalt-Rücksetzschaltung für ein Dualversorgungssystem | |
DE69837587T2 (de) | Schaltung als Einschaltdetektor mit schneller Abschaltfeststellung | |
EP0496018B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE4305864A1 (en) | Output buffer digital driver - has overshoot limiting and changes impedance with output voltage | |
DE69320505T2 (de) | Schaltung zum automatischen Rücksetzen mit verbesserter Prüfbarkeit | |
DE102008027392B4 (de) | Schaltung und Verfahren zum Betrieb einer Schaltung | |
DE3826745C2 (de) | ||
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE68915432T2 (de) | Schaltung zur Feststellung eines Versorgungsspannungsabfalls sowie zur Wiederherstellung des Beginnschaltzustands. | |
DE10106767B4 (de) | Spannungsdetektionsschaltung für ein Halbleiterspeicherbauelement und Verwendung | |
DE4234667C2 (de) | Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung | |
EP1064726A1 (de) | Schaltungsanordnung zur reduzierung des leckstromes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |