CN1211041A - 能够可靠地产生通电复位信号的通电复位电路 - Google Patents

能够可靠地产生通电复位信号的通电复位电路 Download PDF

Info

Publication number
CN1211041A
CN1211041A CN98107967A CN98107967A CN1211041A CN 1211041 A CN1211041 A CN 1211041A CN 98107967 A CN98107967 A CN 98107967A CN 98107967 A CN98107967 A CN 98107967A CN 1211041 A CN1211041 A CN 1211041A
Authority
CN
China
Prior art keywords
mentioned
node
voltage
links
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98107967A
Other languages
English (en)
Other versions
CN1135562C (zh
Inventor
丁磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1211041A publication Critical patent/CN1211041A/zh
Application granted granted Critical
Publication of CN1135562C publication Critical patent/CN1135562C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Microcomputers (AREA)
  • Dram (AREA)

Abstract

一种通电复位电路,包括:第一和第二倒相电路(10,12)、电容(14)和缓冲电路(20～25)。为了使第二倒相电路(12)中的N沟道MOS晶体管(124)的源极电压上升得比接地电压(GND)还高,在该晶体管(124)的源极和接地结点(2)之间插入以二极管形式连接的晶体管(18)。因此,即使在电源电压(VCC)下降时,该通电复位电路也能可靠地产生通电复位信号(/POR)。

Description

能够可靠地产生通电复位 信号的通电复位电路
本发明涉及通电复位电路，更详细地说，涉及在电源投入后的规定期间产生通电复位信号的通电复位电路。
在DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、微处理器等大多数半导体集成电路装置中，为将电源投入前处于不稳定状态的内部电路初始化，采用了在电源投入后只产生规定期间的通电复位信号的通电复位电路。该通电复位信号只在电源电压达到规定电压值前的规定期间被激活，电源电压达到规定电压值就失去作用。上述内部电路响应该被激活的通电复位信号而被复位。
另一方面，最近也提供了采用两种电源电压的半导体集成电路。也有提高或降低电源电压来测试半导体集成电路的。这里，将电压高的电源电压定义为高电源电压，将电压低的电源电压定义为低电源电压。例如在DRAM中，有在通常动作方式中使用5.0V的高电源电压而在待机动作方式中使用1.3V的低电源电压的装置。
在这样的半导体集成电路装置中，采用现有通电复位电路时，有电源电压从低电压恢复到高电压时内部电路不被复位之虞。即，若现有的通电复位电路的电源电压在低于0.76V后不再上升，则不能产生通电复位信号。例如在采用1.3V作为待机动作方式时的低电源电压的DRAM中，存在着在待机动作方式结束后不产生通电复位信号、内部电路不被复位的问题。
本发明的目的在于提供电源电压暂时下降后又再次上升时能够可靠地产生通电复位信号的通电复位电路。
根据本发明的一个方面，在电源投入后产生规定期间的通电复位信号的通电复位电路包括第一CMOS倒相电路、第二CMOS倒相电路、电容、电压上升电路和缓冲电路。第二CMOS倒相电路具有与第一CMOS倒相电路的输出结点相连的输入结点及与第一CMOS倒相电路的输入结点相连的输出结点。电容连接到电源结点和第一CMOS倒相电路的输入结点之间。压上升电路使第二CMOS倒相电路中的N沟道MOS晶体管的源极压比接地电压只上升规定电压。缓冲电路响应第一CMOS倒相电路的输出结点的电压，产生通电复位信号。
最好是上述电压上升电路包括以二极管的形式连接在上述N沟道MOS晶体管的源极和接地结点之间的晶体管。
最好是上述电压上升电路包括多个晶体管和开关元件。多个晶体管在上述N沟道MOS晶体管的源极和接地结点之间串联连接。各晶体管用二极管连接。开关元件与多个晶体管中的至少一个并联连接。
最好上述电压上升电路还包括控制电路，根据电源电压进行控制，使上述开关元件接通/截止。
根据本发明的另一方面，在电源投入后的规定期间产生通电复位信号的通电复位电路包括第一结点、第二结点、电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和缓冲电路。电容被连接到电源结点和第一结点之间。第一晶体管具有和第一结点连接的栅极、和电源结点连接的源极以及和第二结点连接的漏极。第二晶体管具有和第一结点连接的栅极、和第二结点连接的漏极以及和接地结点连接的源极。第三晶体管具有和第二结点连接的栅极、和电源结点连接的源极以及和第一结点连接的漏极。第四晶体管具有和第二结点连接的栅极。第五晶体管具有接受规定电压的栅极、和第一结点连接的漏极以及和第四晶体管的漏极相连的源极。第六晶体管具有和第四晶体管的源极相连的栅极、和第四晶体管的源极相连的漏极以及和接地结点相连的源极。缓冲电路响应第二结点的电压，产生通电复位信号。
根据本发明的通电复位电路，由于使CMOS倒相电路中的N沟道MOS晶体管的源极电压比接地电压只上升规定电压，因而提高了使通电复位信号激活的电压值，这样，即使电源电压从高电源电压下降到低电源电压时，也能够可靠地激活通电复位信号。结果，采用了该通电复位电路的半导体集成电路即使进入了低电源电压方式，其内部电路也可以被可靠地复位。
还有，在上述N沟道MOS晶体管的源极和接地结点间插入以二极管的形式连接的晶体管，以使上述源极电压只比接地电压升高规定电压，所以，该通电复位电路不大幅度增加布局面积就能够实现。
还有，在上述N沟道MOS晶体管的源极和接地结点间插入串联连接且以二极管的形式连接的多个晶体管并将开关元件与这些晶体管中的至少一个并联连接，以使上述源极电压只比接地电压升高规定电压，所以，能够方便地调整使通电复位信号激活的电压值。
还有，根据电源电压进行控制使上述开关元件接通/截止，所以，能够根据所用的低电源电压任意方便地调整使通电复位信号激活的电压值。
图1是表示本发明的实施例1的通电复位电路的整体结构的电路图；
图2是用于说明图1所示实施例1的通电复位电路的动作的图；
图3是表示本发明实施例2的通电复位电路的主要部分的结构的电路图；
图4是表示本发明实施例3的通电复位电路的主要部分的结构的电路图。
下面，参照附图详细说明本发明的实施例。在图中相同或相当的部分上添加相同的标号，不对其进行重复说明。(实施例一)
图1是表示本发明实施例1的通电复位电路的整体结构的电路图。参见图1，该通电复位电路包括CMOS倒相电路10及12、电容14以及N沟道MOS晶体管18。
CMOS倒相电路10包括P沟道MOS晶体管102、N沟道MOS晶体管104和P沟道MOS晶体管106。P沟道MOS晶体管102具有和结点NDA相连的栅极、和电源结点1相连的源极以及通过P沟道MOS晶体管106与结点NDB相连的漏极。N沟道MOS晶体管104具有和结点DNA相连的栅极、和结点NDB电相连的漏极以及和接地结点2相连的源极。P沟道MOS晶体管106连接在P沟道MOS晶体管102和结点NDB之间。
CMOS倒相电路12包括P沟道MOS晶体管122、N沟道MOS晶体管124和N沟道MOS晶体管126。P沟道MOS晶体管122具有和结点NDB相连的栅极、和电源结点1相连的源极以及和结点NDA相连的漏极。N沟道MOS晶体管124具有和结点NDB相连的栅极、通过N沟道MOS晶体管126和结点NDA相连的漏极以及通过N沟道MOS晶体管18和接地结点相连的源极。N沟道MOS晶体管126具有接受规定电压的栅极、与结点NDA相连的漏极以及和与N沟道MOS晶体管124的漏极相连的漏极。
电容14连接在电源结点1和结点NDA之间。N沟道MOS晶体管18是用于使N沟道MOS晶体管124的源极电压比接地电压GND只提高一个阈值电压Vth的晶体管，它连接到N沟道MOS晶体管的源极和接地结点2之间，并且是以二极管的形式连接的。
该通电复位电路还包括由六个CMOS倒相电路20～25构成的缓冲电路。该缓冲电路(20～25)响应CMOS倒相电路10的输出结点NDB的电压，产生通电复位信号/POR。CMOS倒相电路20～25分别包括P沟道MOS晶体管202及N沟道MOS晶体管204。
该通电复位电路还包括电容16、P沟道MOS晶体管26、N沟道MOS晶体管28、P沟道MOS晶体管30及32、CMOS倒相电路34、P沟道MOS晶体管36和N沟道MOS晶体管38。
电容16连接在结点NDB和接地结点2之间。P沟道MOS晶体管26具有和接地结点2连接的栅极、和电源结点1连接的源极以及和N沟道MOS晶体管126的栅极相连的漏极。该P沟道MOS晶体管26具有作为电阻的功能，所以，向N沟道MOS晶体管126的栅极供给规定电压。N沟道MOS晶体管28连接在结点NDA和接地结点2之间。P沟道MOS晶体管30和32分别连接在P沟道MOS晶体管106的栅极和接地结点2之间。P沟道MOS晶体管30的栅极和该晶体管30自身的漏极相连，P沟道MOS晶体管32的栅极和该晶体管32自身的源极相连。因此，P沟道MOS晶体管30及32向P沟道MOS晶体管106的栅极提供规定电压。
CMOS倒相电路34具有P沟道MOS晶体管342、N沟道MOS晶体管344和P沟道MOS晶体管346。P沟道MOS晶体管36被连接在CMOS倒相电路34的输出结点和N沟道MOS晶体管28的栅极之间，并且以二极管的形式连接。N沟道MOS晶体管38具有与CMOS倒相电路23的输出结点相连的栅极，连接在N沟道MOS晶体管28的栅极与接地结点2之间。
该通电复位电路具有在电源投入后电源电压VCC缓慢上升时产生规定期间的通电复位信号/POR的电压值型功能和在电源投入后电源电压VCC急速上升时产生规定期间的通电复位信号/POR的时间型功能。因此，该通电复位电路在电源电压VCC缓慢上升及急速上升时，都能可靠地在规定期间发生通电复位信号。
这里，为实现时间型功能，设置了电容16、N沟道MOS晶体管28、CMOS倒相电路34、P沟道MOS晶体管36和N沟道MOS晶体管38。由于本发明的特征在于实现时间型功能的上述电路之外的电路，所以，下面以用于实现电压型功能的电路为中心说明其动作。
图2是用于说明图1所示的通电复位电路的动作的波形图。参照图2，在时刻t=0投入电源时，电源电压VCC缓慢地朝着高电源电压VCCH(例如5.0V)上升。因此，结点NDA和NDB的电压也跟随电源电压VCC而上升。在结点NDB的电压达到规定电压值的时刻t=1之前的期间，由缓冲电路(由倒相电路20～25构成)产生激活了的L(低)电压值的通电复位信号/POR。
接着，在时刻t=1结点NDB的电压达到规定电压值时，通电复位信号/POR成为H(高)电压值而失去作用。该结点NDB的电压达到高电源电压VCCH，所以，N沟道MOS晶体管124导通。此时，其栅极通过P沟道MOS晶体管26接受电源电压VCC的N沟道MOS晶体管126总是处于导通状态，所以，结点NDA的电压下降到规定电压值。该电压值由以二极管的形式连接的N沟道MOS晶体管18的阈值电压确定。
在电源电压VCC达到高电源电压VCCH后的定常状态(从时刻t=1到时刻t=2的期间)中，结点NDA的电压一直下降到上述规定电压值，所以，P沟道MOS晶体管102导通，电源电压VCC通过P沟道MOS晶体管102及106供给结点NDB。结点NDB的电压成为高电源电压，所以，N沟道MOS晶体管124导通，结点NDA的电荷通过N沟道MOS晶体管126、124及18向接地结点2放电。
接着，在时刻t=2，电源电压VCC开始从高电源电压VCCH向低电源电压VCCL下降时，结点NDA的电压由于电容14的耦合效应而下降到规定的负电压。结点NDB的电压跟随电源电压VCC而下降到低电源电压VCCL。
此时，假设不设置N沟道MOS晶体管18，则N沟道MOS晶体管124的源极电压成为接地电压，所以，结点NDB的电压不比N沟道MOS晶体管124的阈值电压(例如0.76V)低，N沟道MOS晶体管124不导通。因此，结点NDB维持H电压值，通电复位信号/POR不被激活成L电压值。
然而，由于在该通电复位电路中设有N沟道MOS晶体管18，所以，N沟道MOS晶体管124的源极电压只比接地电压GND上升N沟道MOS晶体管18的阈值电压(例如约1.0V)，所以，如果结点NDB的电压比规定电压(这里是1.7V=0.76V+1.0V)还低，则N沟道MOS晶体管124截止。这里，结点NDB的电压一直下降到比1.7V还低的1.3V的低电源电压VCCL，所以，成为L电压值，这样，通电复位信号/POR被激活成L电压值。
如上所述，结点NDB的电压一直下降到比1.7V还低的1.3V，所以，N沟道MOS晶体管129截止，结点NDA被P沟道MOS晶体管124充电。因此，结点NDA的电压一直上升到只比低电源电压VCCL低出一个P沟道MOS晶体管122的阈值电压的电压值。当结点NDA的电压比N沟道MOS晶体管104的阈值电压还高时，N沟道MOS晶体管104导通，结点NDB的电压下降到接地电压GND，这样，结点NDB被复位。结点NDB的电压成为接地电压时，P沟道MOS晶体管122完全导通，电源电压VCC(这里是低电源电压VCCL)直接供给结点NDA。
接着，在时刻t=3电源电压VCC开始从低电源电压VCCL向高电源电压VCCH上升、当在时刻t=4达到规定的电压值时，通电复位信号/POR再次成为H电压值，不被激活。
以上，详细地说明了电源电压比较缓慢地上升的情况，下面，简单地说明电源电压急剧上升时的情况。
在该通电复位电路中，即使在电源电压VCC急剧上升的情况下，CMOS倒相电路23的输出被CMOS倒相电路34及P沟道MOS晶体管36延迟后向N沟道MOS晶体管28的栅极传递，使通电复位信号/POR电路在电源投入后不立即失去作用。因此，即使在电源电压急剧上升时，N沟道MOS晶体管28在电源投入后规定期间内截止，所以，结点NDA不被马上放电。因此，即使在电源电压VCC急剧上升的情况下，也在电源投入后的规定期间内产生不被激活的L电压值的通电复位信号/POR。
如上所述，根据实施例1，在N沟道MOS晶体管124和接地结点2之间插入以二极管的形式连接的N沟道MOS晶体管18，N沟道MOS晶体管124的源极电压只比接地电压GND上升一个N沟道MOS晶体管18的阈值电压，所以，电源电压VCC在从高电源电压VCCH下降到低电源电压VCCL时，通电复位信号/POR也能可靠地激活。结果，若在DRAM等半导体集成电路装置中采用该通电复位电路的话，即使在该半导体集成电路装置成为低电源电压方式的情况下，也能够可靠地复位其内部电路。(实施例2)
在上述实施例1中，设有一个N沟道MOS晶体管18，所以，电压值被固定为使通电复位信号/POR激活的电压值(在实施例1中为1.7V)，然而，该电压值也可以根据采用该通电复位电路的半导体集成电路装置的规格进行调整。
图3是表示旨在可调整上述电压值的实施例2的通电复位电路的主要部分的结构的图。参考图3，在该实施例2中，代替上述实施例1的N沟道MOS晶体管18，在N沟道MOS晶体管124的源极和接地结点2之间串联连接了三个N沟道MOS晶体管181～183。各个N沟道MOS晶体管181～183以二极管的形式连接。还有，在N沟道MOS晶体管181～183上分别并联地连接有作为开关元件的熔断器401～403。
在所有熔断器407～403都没被切断的的情况下，N沟道MOS晶体管124的源极电压成为接地电压GND。在切断熔断器401～403中的一个时，N沟道MOS晶体管124的源极电压只比接地电压GND上升一个与该被切断的熔断器对应的N沟道MOS晶体管的阈值电压。在切断熔断器401～403中的两个时，N沟道MOS晶体管124的源极电压只比接地电压GND上升相当两个N沟道MOS晶体管阈值电压。在熔断器401～403都被切断的情况下，N沟道MOS晶体管124的源极电压只比接地电压GND上升三个N沟道MOS晶体管181～183的阈值电压。
所以，通过根据采用该通电复位电路的半导体集成电路装置的规格适当地切断熔断器401～403，可以方便地调整发生通电复位信号/POR的电压。
这里是插入三个N沟道MOS晶体管181～183，但这个数目并没有特别限制。还有，熔断器401～403也不需要与所有的N沟道MOS晶体管181～183并联连接，可以与至少一个N沟道MOS晶体管并联连接熔断器。(实施例3)
在上述实施例2中，可以根据电源电压人为地调整发生通电复位信号/POR的电压值，但也可以根据电源电压VCC自动调整该电压值。
图4是旨在可以根据电源电压VCC自动调整使通电复位信号/POR激活的电压值的实施例3的通电复位电路的主要部分的结构的电路图。参考图4，在该实施例3中，连接了N沟道MOS晶体管411～413来作为开关元件以取代上述实施例2的熔断器401～403。还有，在电源结点1和接地结点2之间串联连接电阻431～434，在电阻431～434的连接结点ND1～ND3与N沟道MOS晶体管411～413的栅极之间分别连接倒相电路421～423。
在使用相对低的低电源电压VCCL的情况下，成为导通的N沟道MOS晶体管411～413的数目增加，因此，激活通电复位信号/POR的电压值变低。另一方面，在使用相对高的低电源电压VCCL的情况下，成为导通的N沟道MOS晶体管411～413的数目减少，因此，激活通电复位信号/POR的电压值变高。
如上所述，根据实施例3，根据电源电压进行控制使N沟道MOS晶体管导通/截止，所以，能够自动调整使通电复位信号激活的电压值。

Claims (5)

1．一种通电复位电路，在电源投入后产生规定期间的通电复位信号，其特征在于，包括：
第一CMOS例相电路(10)；
第二CMOS倒相电路(12)，它具有和上述第一CMOS倒相电路(10)的输出结点(NDB)相连的输入结点(NDB)以及和上述第一CMOS倒相电路(10)的输入结点(NDA)相连的输出结点(NDA)；
电容(14)，它连接在电源结点(1)和上述第一CMOS倒相电路(10)的输入结点(NDA)之间；
电压上升单元(18；181～183；401～403；411～413)，它使上述第二CMOS倒相电路(12)中的N沟道MOS晶体管(124)的源极电压比接地电压(GND)只上升规定电压；
缓冲电路(20～25)，它响应上述第一CMOS倒相电路(10)中的输出结点(NDB)的电压，发生上述通电复位信号(/POR)。
2．权利要求1记载的通电复位电路，其特征在于，上述电压上升单元包括以二极管的形式连接在上述N沟道MOS晶体管(24)的源极和接地结点(12)之间的晶体管。
3．权利要求1记载的通电复位电路，其特征在于，上述电压上升单元包括串联连接在上述N沟道MOS晶体管(124)的源极与接地结点(2)之间且以二极管的形式连接的多个晶体管(181～183)以及和上述多个晶体管(181～183)中的至少一个并联连接的开关元件(401～403；411～413)。
4．权利要求1记载的通电复位电路，其特征在于，上述电压上升单元还包括根据电源电压进行控制使上述开关元件(411～413)接通/截止的控制单元(421～423,431～434)。
5．一种通电复位电路，在电源投入后发生规定期间的通电复位信号(/POR)，其特征在于，包括：
第一结点(NDA)；
第二结点(NDB)；
电容(14)，连接在电源结点(1)和上述第一结点(NDA)之间；
第一晶体管(102)，具有和上述第一结点(NDA)相连的栅极、和上述电源结点(1)相连的源极以及和上述第二结点(NDB)相连的漏极；
第二晶体管(104)，具有和上述第一结点(NDA)相连的栅极、和上述第二结点(NDB)相连的漏极以及和接地结点(2)相连的源极，
第三晶体管(122)，具有和上述第二结点(NDB)相连的栅极、和上述电源结点(1)相连的源极以及和上述第一结点(NDA)相连的漏极；
第四晶体管(124)，它具有和上述第二结点(NDB)相连的栅极；
第五晶体管(126)，具有接受规定电压的栅极、和上述第一结点(NDA)相连的漏极以及和上述第四晶体管(124)的漏极相连的源极；
第六晶体管(18)，具有和上述第四晶体管(124)的源极相连的栅极、和上述第四晶体管(124)的源极相连的漏极以及和上述接地结点(2)相连的源极；和
缓冲电路(20～25)，响应上述第二结点(NDB)的电压，产生上述通电复位信号(/PDR)。
CNB981079679A 1997-09-09 1998-05-08 能够可靠地产生通电复位信号的通电复位电路 Expired - Fee Related CN1135562C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP243648/97 1997-09-09
JP9243648A JPH1186525A (ja) 1997-09-09 1997-09-09 パワーオンリセット回路
JP243648/1997 1997-09-09

Publications (2)

Publication Number Publication Date
CN1211041A true CN1211041A (zh) 1999-03-17
CN1135562C CN1135562C (zh) 2004-01-21

Family

ID=17106952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981079679A Expired - Fee Related CN1135562C (zh) 1997-09-09 1998-05-08 能够可靠地产生通电复位信号的通电复位电路

Country Status (6)

Country Link
US (1) US6016068A (zh)
JP (1) JPH1186525A (zh)
KR (1) KR100275396B1 (zh)
CN (1) CN1135562C (zh)
DE (1) DE19813201C2 (zh)
TW (1) TW393641B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414643C (zh) * 2004-01-15 2008-08-27 威达电股份有限公司 电源开启重置的解除装置及方法
CN1734938B (zh) * 2004-07-30 2010-06-09 恩益禧电子股份有限公司 半导体集成电路
CN103510967A (zh) * 2013-10-12 2014-01-15 中联重科股份有限公司 伸缩臂架和混凝土喷射机

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301252B1 (ko) * 1999-06-23 2001-11-01 박종섭 파워 온 리셋 회로
KR100333666B1 (ko) * 1999-06-30 2002-04-24 박종섭 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로
KR100316528B1 (ko) * 1999-12-21 2001-12-12 박종섭 노이즈 검출기를 이용한 파워온리셋신호 발생장치
JP3639189B2 (ja) 2000-06-22 2005-04-20 株式会社デンソー 負荷駆動回路
KR20020009702A (ko) * 2000-07-26 2002-02-02 박종섭 파워-온 리셋회로
ITRM20010522A1 (it) * 2001-08-30 2003-02-28 Micron Technology Inc Sequenziale di "power-on-reset" condizionato e robusto a potenza ultrabassa per circuiti integrati.
KR100427034B1 (ko) * 2002-07-22 2004-04-14 주식회사 하이닉스반도체 반도체 장치의 피워온리셋 회로
US7310760B1 (en) 2002-12-11 2007-12-18 Chung Sun Apparatus and method for initializing an integrated circuit device and activating a function of the device once an input power supply has reached a threshold voltage
DE102004006254A1 (de) * 2004-02-09 2005-09-01 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung eines Rücksetzsignals nach einem Absinken und Wiederansteigen einer Versorgungsspannung
TWM533587U (en) 2016-08-19 2016-12-11 Full Reach Industry Co Ltd Strengthened teeth wheel collar of hub

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951177B2 (ja) * 1977-03-12 1984-12-12 日本電気株式会社 オ−トクリア信号発生回路
JPH0474015A (ja) * 1990-07-13 1992-03-09 Mitsubishi Electric Corp 半導体集積回路装置
JP2816508B2 (ja) * 1991-12-16 1998-10-27 三菱電機株式会社 電源投入検出回路
EP0591561B1 (de) * 1992-09-30 1999-04-28 Siemens Aktiengesellschaft Integrierte Schaltung zur Erzeugung eines Reset-Signals
US5546045A (en) * 1993-11-05 1996-08-13 National Semiconductor Corp. Rail to rail operational amplifier output stage
US5570050A (en) * 1994-03-08 1996-10-29 Intel Corporation Zero standby current power-up reset circuit
US5646563A (en) * 1994-07-15 1997-07-08 National Semiconductor Corporation Charge pump with near zero offset current

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414643C (zh) * 2004-01-15 2008-08-27 威达电股份有限公司 电源开启重置的解除装置及方法
CN1734938B (zh) * 2004-07-30 2010-06-09 恩益禧电子股份有限公司 半导体集成电路
CN103510967A (zh) * 2013-10-12 2014-01-15 中联重科股份有限公司 伸缩臂架和混凝土喷射机

Also Published As

Publication number Publication date
CN1135562C (zh) 2004-01-21
US6016068A (en) 2000-01-18
KR19990029193A (ko) 1999-04-26
TW393641B (en) 2000-06-11
DE19813201A1 (de) 1999-03-11
DE19813201C2 (de) 1999-12-02
KR100275396B1 (ko) 2000-12-15
JPH1186525A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
CN1135562C (zh) 能够可靠地产生通电复位信号的通电复位电路
EP0195525B1 (en) Low power cmos reference generator with low impedance driver
US7385440B2 (en) Bootstrapped switch for sampling inputs with a signal range greater than supply voltage
US5151614A (en) Circuit having charge compensation and an operation method of the same
US7580233B2 (en) Protecting circuits from electrostatic discharge
US7586721B2 (en) ESD detection circuit
JP2741022B2 (ja) パワーオンリセツトパルス発生回路
KR950003911B1 (ko) 기판 바이어스 발생장치
JPH064181A (ja) パワーオンリセット信号発生装置
CN1314019A (zh) 用于静电放电保护的电源箝位电路
KR100367312B1 (ko) 지연 회로
US20080150593A1 (en) Power-On Reset Circuit
US5278798A (en) Semiconductor memory device
JPH0265270A (ja) 高電圧動作用ｃｍｏｓ論理回路
KR20010024289A (ko) 영 전력 파워 온 리셋 회로
KR100586750B1 (ko) 전위 부스트 회로
US7629831B1 (en) Booster circuit with capacitor protection circuitry
JP2988387B2 (ja) 半導体装置
US20050110553A1 (en) Level shifter
CN100580604C (zh) 交换式电压产生电路
US5912564A (en) Voltage-boosting circuit with mode signal
US11418188B1 (en) Bootstrapped switch
CN110798187B (zh) 一种上电复位电路
CN110391809A (zh) 堆叠晶体管电路的应力降低
CN1181492C (zh) 改进的字线升压电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040121