CN100580604C - 交换式电压产生电路 - Google Patents
交换式电压产生电路 Download PDFInfo
- Publication number
- CN100580604C CN100580604C CN200710109960A CN200710109960A CN100580604C CN 100580604 C CN100580604 C CN 100580604C CN 200710109960 A CN200710109960 A CN 200710109960A CN 200710109960 A CN200710109960 A CN 200710109960A CN 100580604 C CN100580604 C CN 100580604C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- voltage
- charging capacitor
- generating circuits
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 238000007599 discharging Methods 0.000 abstract 2
- 230000002596 correlated effect Effects 0.000 abstract 1
- 239000013256 coordination polymer Substances 0.000 description 18
- 230000006870 function Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Abstract
一种交换式电压产生电路包括偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径位于充电电容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切换电路耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应于时钟信号。本发明的交换式电压产生电路与电源供应电压呈非线性相关，以提供较具弹性的设计。
Description
技术领域
本发明涉及集成电路，特别涉及交换式电压产生器。
背景技术
集成电路通常形成于半导体芯片上。半导体芯片上的集成电路由电源供应器来提供电力，以提供操作电压(通常称为VDD)。因此，集成电路的电压通常介于0伏特的接地电压与操作电压VDD的范围之间。
为了提升集成电路的可靠度与性能，也许会需要使用超出一般电压范围的电压(高于操作电压VDD或是低于接地电压0伏特的电压)。具有这样需求的范例电路包括操作于动态电力下的静态随机存取存储器(static randomaccess memory，SRAM)。通过提供低于0伏特或是高于操作电压VDD的电压至SRAM单元可提升SRAM单元的读取与写入边缘。
图1显示传统交换式电压产生电路，包括彼此串联的P型金属氧化物半导体(PMOS)晶体管2以及N型金属氧化物半导体(NMOS)晶体管4。PMOS晶体管2以及NMOS晶体管4耦接于接地点与操作电压VDD之间，并且形成反相器，使得节点8处的电压V8为节点6处的电压V6的反相。电容10串联至负载电容12，其中负载电容12可以为负载电路的等效电容。
节点处的时钟信号的电压切换于0伏特与操作电压VDD之间。当电压V6从0伏特上升至VDD时，电压V8会从VDD下降至0伏特。因此，位于节点14处的电压V14会从初始电压V1降低为较低电压V2。若将V1设定为0伏特，则V2将会低于0伏特，两者之间的关系如下：
V2＝-VDD×C12/(C10+C12) [方程式1]
其中C10与C12分别为电容10与12的电容值。因而产生了小于接地电压的交换式电压。
图1的电路也可用来产生大于VDD的电压。当电压V6从操作电压VDD降低为0伏特时，电压V8会从0伏特上升至操作电压VDD。因此，节点14处的电压V14会从初始电压V3上生为较高的电压V4。若将V3设定为VDD，则V4将会大于VDD，两者之间的关系如下：
V4＝VDD×C12/(C10+C12)+VDD [方程式2]
方程式1与方程式2显示交换式电压V2与V4与操作电压VDD线性相关。这样的交换式电压会受到限制。例如，若负载电路的性能受到温度的改变而产生偏移，则期望交换式电压也会随着温度产生偏移，以消除负载电路的偏移效应。然而，传统交换式电压产生电路无法提供这样的功能。因此，需要更有弹性的交换式电压产生电路。
发明内容
有鉴于此，本发明提供一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压。交换式电压产生电路包括：偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于第一端的电压以非线性的方式与操作电压相关；充电电容，具有第一端，耦接至负载电路的；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径，位于充电电容的第二端与低电压参考电位之间，其中放电路径对应于时钟信号；以及切换电路，耦接于充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应于时钟信号。
根据本发明的交换式电压产生电路，其中上述充电路径包括PMOS晶体管，具有源极耦接至上述偏压电路的第一端，上述放电路径包括NMOS装置，具有源极耦接至上述低电压参考电位，其中上述PMOS晶体管的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极以及上述NMOS晶体管的栅极都耦接至上述时钟信号。
根据本发明的交换式电压产生电路，其中上述偏压电路的第一端为小于上述操作电压的常数电压。
根据本发明的交换式电压产生电路，其中上述偏压电路包括二极管。
根据本发明的交换式电压产生电路，还包括耦接于上述操作电压与上述偏压电路的第一端之间的电流源。
根据本发明的交换式电压产生电路，其中上述低电压参考电位为接地点。
再者，本发明提供一种交换式电压产生电路，包括：用来提供电流的电流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至低电压参考电位的第二端，且其中位于偏压电路的第一端的电压与交换式电压产生电路的电源供应电压的漂移无关；充电电容，具有耦接至负载电路的第一端；充电路径，位于充电电容的第二端与偏压电路的第一端之间，其中充电路径对应于时钟信号；放电路径，位于充电电容的第二端与参考电位之间，其中放电路径对应于时钟信号；以及切换电路，耦接至充电电容的第一端，用来设定充电电容的第一端的电压，其中切换电路对应至时钟信号。
根据本发明的交换式电压产生电路，其中上述偏压电路的第一端的电压小于上述电源供应电压。
根据本发明的交换式电压产生电路，其中上述偏压电路包括具有临界电压的MOS晶体管，且其中上述偏压电路的第一端的电压为上述临界电压的函数。
根据本发明的交换式电压产生电路，其中上述充电路径包括PMOS晶体管，且其中上述放电路径包括NMOS晶体管，且其中上述PMOS晶体管的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极与上述NMOS晶体管的栅极彼此内连。
再者，本发明提供一种交换式电压产生电路，包括：用来提供电流的电流源；用来接收电流的偏压电路，其中偏压电路具有第一端以及耦接至参考电位的第二端，且其中偏压电路的第一端的电压为电阻性装置的电阻值的函数且独立于上述交换式电压产生电路的电源供应电压的函数；PMOS晶体管，具有耦接至偏压电路的第一端的源极；NMOS晶体管，具有耦接至PMOS晶体管的漏极的漏极以及耦接至PMOS晶体管的栅极的栅极，其中PMOS晶体管与NMOS晶体管的栅极耦接至时钟信号；充电电容，具有第一端，耦接至PMOS晶体管与NMOS晶体管的漏极，以及第二端，耦接至负载电路；以及切换电路耦接至充电电容的第二端，用来设定充电电容的第二端的电压，其中切换电路对应于时钟信号。
根据本发明的交换式电压产生电路，其中上述偏压电路的第一端的电压不是上述交换式电压产生电路的电源供应电压的函数。
根据本发明的交换式电压产生电路，其中上述偏压电路还包括额外NMOS晶体管，与上述电阻性装置串联，且其中上述额外NMOS晶体管的栅极与漏极彼此内连，且其中上述偏压电路的第一端的电压与上述额外NMOS晶体管的临界电压呈线性关系。
根据本发明的交换式电压产生电路，其中上述偏压电路还包括与上述电阻性装置串联的二极管。
本发明实施例的特征在于与电源供应电压呈非线性相关，以提供较具弹性的设计。
附图说明
图1显示传统交换式电压产生电路的示意图，其中所产生的交换式电压与操作电压VDD呈线性正比。
图2显示根据本发明实施例所述的交换式电压产生电路，其中所产生的交换式电压与操作电压VDD非线性相关。
图3与图4显示交换式电压产生电路的不同节点的电压。
图5至图7实现如图2所示的实施例。
其中，附图标记说明如下：
2～PMOS晶体管 4～NMOS晶体管
10～电容 12、CL～负载电容
C～充电电容 D1～Dn～二极管
I～电流 VDD～操作电压
MP、MN、MN’～晶体管 VSS～参考电位
6、8、14、B、CK1、CK2、CP～节点
Vo、Vpre、Vneg、VCK1、VCK2、VCP～电压
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
实施例：
以下将介绍根据本发明所述的较佳实施例。必须说明的是，本发明提供了许多可应用的发明概念，所公开的特定实施例仅是说明达成以及使用本发明的特定方式，不可用以限制本发明的范围。
本发明提供一种新的电压产生电路。以下将会讨论本发明实施例的变化与操作。在本发明实施例中所有相同的元件都使用相同的标号。
图2显示交换式电压产生电路的电路图，包括耦接于操作电压VDD与低电压参考电位VS之间的偏压电路。操作电压VDD又叫做电源供应电压VDD。参考电位VSS通常会被设定为0伏特(接地电压)，然而其亦可以被设定为较高或较低的电压。偏压电路可以为简单的装置，例如电阻、二极管、金属氧化物半导体晶体管或是包括多个装置的电路。偏压电路于节点B处产生电压Vo。反相器包括与偏压电路并接的PMOS晶体管MP以及NMOS晶体管MN，因此电压Vo供应至反相器。交换式电压产生电路还包括充电电容C(其电容值也标示为C)以及具有负载电容为CL的负载电路，其中负载电容CL为负载电路的等效电容。额外的电容可以内建于负载电路中，以将负载电容CL调整为期望的值。切换于高电压与低电压之间(例如切换于电力供应电压VDD与参考电位VSS)的时钟信号供应至节点CK1，节点CK1耦接至晶体管MP与MN的栅极。因此于节点CP处产生交换式电压VCP。
交换式电压产生电路还包括切换电路，其可以在时钟信号的期望时间将节点CP连接至期望电压。例如，为了产生小于VSS的交换式电压，切换电路于节点CK1为低电压时将节点CP连接至接地点，并且当节点CK1处的电压VCK1开始上升之前将节点CP与接地点分离。相反的，为了产生大于操作电压VDD的交换式电压，切换电路于节点CK1为高电压时将节点CP连接至操作电压VDD，并且当节点CK1处的电压VCK1开始下降之前将节点CP与操作电压VDD分离。
偏压电路可于节点B处产生偏压Vo。在本发明实施例中的电压Vo以非线性的方法与操作电压VDD呈现相关，可以是与操作电压VDD呈非线性相关或是独立于电压VDD。很显然的，电压Vo小于操作电压VDD。在此实施例中，电压Vo可以为温度的函数或是MOS晶体管的临界电压的函数。相反的，电压Vo可以不受温度或是MOS晶体管的临界电压的影响。在其他实施例中，电压Vo为不受操作电压VDD变化影响的常数。由于电压Vo以非线性的方法与操作电压VDD呈现相关，若操作电压向上或向下漂移，则电压Vo将不会与操作电压VDD的漂移呈线性漂移。
以下将会简单的说明图2的交换式电压产生电路的操作。接下来的讨论以VSS＝0伏特为前提。即使VSS不为接地电压，本领域技术人员也可判断其操作。图3显示节点CK1、CK2与CP处以时间为函数的电压VCK1、VCK2与VCP。在时钟周期的初期，节点CK1处的电压VCK1为低电位，因此晶体管MP为导通且晶体管MN为不导通。由于节点CK2处的电压VCK2与Vo相同，因此电压VCK2为高电位。电容CL与C因此会被充电。假设此时节点CP处的电压为Vpre(可以通过切换电路来设定)，因此可推得节点CP处的总电荷Q1为：
Q1＝Vpre×CL+(Vpre-Vo)*C [方程式3]
此切换电路接下来会与节点CP分离。当节点CK1处的信号电压VCK1上升为高电压(例如VDD)，则晶体管MP为不导通且晶体管MN为导通。节点CK2处的电压VCK2因而降低为VSS(可能是0伏特)。假设节点CP处的电压为Vneg，则可推得节点CP处的总电荷为：
Q2＝Vneg×CL+Vneg*C [方程式4]
由于节点CP处的电荷于反相器翻转前后都相同，因此Q1＝Q2。将方程式3与方程式4结合可推导出：
Vneg＝Vpre-Vo×CL/(CL+C) [方程式5]
因此，通过切换电路将电压Vpre设定为0伏特可得到：
Vneg＝-Vo×CL/(CL+C) [方程式6]
由于Vo与操作电压VDD不是线性相关，因此交换式电压Vneg与操作电压VDD也不是线性相关。
图2中的电路也可用来产生比VDD更高的电压。图4显示以时间为函数的电压VCK1、VCK2与VCP。在一个时钟周期中，节点CK1处的电压VCK1从VDD切换为VSS，因此节点CK2处的电压VCK2从VSS切换为Vo。因此，节点CP处的电压VCP会从Vpre增加为Vpos，其中通过切换电路可以将电压Vpre设定为期望的值。通过推导方程式3-5相同的方法，可推导出节点CP处的电压Vpos为：
Vpos＝Vo×CL/(CL+C)+Vpre [方程式7]
若Vpre为VDD，则Vpos大于VDD，由于电压Vo与操作电压VDD不是线性相关，因此Vpre与Vpos两者差Vpos-Vpre与操作电压VDD并不为线性相关。
在半导体芯片上具有广泛的交换式电压产生电路，包括第一交换式电压产生电路以及第二交换式电压产生电路，两者都具有如图2的架构。第一与第二交换式电压产生电路的偏压电路(如同图5至图7的电流源)可能是相同或不同的。第一交换式电压产生电路用来产生大于VDD的电压，且第二交换式电压产生电路用来产生低于VSS的电压。因此，第一交换式电压产生电路中的切换电路的操作与第二交换式电压产生电路中的切换电路不同。值得注意的是，第二交换式电压产生电路中的切换电路将其节点CP连接至VDD的时间与第一交换式电压产生电路中的切换电路将其节点CP连接至VDD的时间不同。
图5实现图2所显示的电路，包括提供电流I的电流源。假设具有阻抗Rload以及电压Vo的偏压电流取决于I×Rload，若电流I为常数电流或是非线性正比于操作电压VDD，则I×Rload与操作电压VDD无关。在此实施例中，电流I为常数电流源且偏压电路为电阻。因此，即使操作电压VDD产生漂移，节点B处的电压Vo并不会跟着漂移。
图6更进一步实现图2所显示的电路，其中偏压电路包括MOS晶体管MN’以及串联的偏压子电路。MOS晶体管MN’的漏极与栅极彼此内连。节点20处的电压可因而表示为I×Rload’+Vt，其中Vt为MOS晶体管MN’的临界电压，且电阻Rload’为偏压子电路的电阻。假设偏压子电路具有电阻性，则可将方程式5表示为：
Veng＝Vpre-(I×Rload+Vt)×CL/(CL+C) [方程式8]
图6中所显示本发明的特征在于交换式电压Vneg会追踪临界电压Vt的变化。通过将MON晶体管MN’设计为与负载电路中的MOS晶体管相似，至少可消除部分负载电路中临界电压漂移所造成的负面影响。例如，若负载电路中MOS晶体管的临界电压Vt不预期的向上漂移或向下漂移，则交换式电压(可能供应至负载电路中MOS晶体管的栅极)也会向上漂移或向下漂移，如此便可消除Vt漂移所带来的负面影响。
在另一实施例中，交换式电压可追踪温度。图7显示本发明实施例，其中偏压电路包括与偏压子电路串联的多个二极管D1至Dn，二极管具有电阻性特性。本领域技术人员都了解，若二极管串联至电阻性电子装置，则二极管的压降具有负的温度系数。因此，所产生的交换式电压具有负的温度系数。交换式电压的方程式如下：
Vpre-Vneg＝(I×Rload+Vdiodes)×CL/(CL+C) [方程式9]
其中电压Vdiode为二极管D1至Dn上的压降，并且具有负温度系数。
通过将交互式电压从操作电压VDD去耦，本发明实施例显然对电路设计提供较大的弹性。
本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的变化与修改，因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (16)
1.一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压，其中上述交换式电压产生电路包括：
偏压电路，具有第一端，耦接至具有操作电压的第一电源节点，以及第二端，耦接至低电压参考电位，其中位于上述第一端的电压以非线性的方式与上述操作电压相关；
充电电容，具有耦接至上述负载电路的第一端；
充电路径，位于上述充电电容的第二端与上述偏压电路的第一端之间，其中上述充电路径对应于时钟信号；
放电路径，位于上述充电电容的第二端与上述低电压参考电位之间，其中上述放电路径对应于上述时钟信号；以及
切换电路，耦接于上述充电电容的第一端，用来设定上述充电电容的第一端的电压，其中上述切换电路对应于上述时钟信号。
2.如权利要求1所述的交换式电压产生电路，其中上述充电路径包括PMOS晶体管，具有源极耦接至上述偏压电路的第一端，上述放电路径包括NMOS装置，具有源极耦接至上述低电压参考电位，其中上述PMOS晶体管的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极以及上述NMOS晶体管的栅极都耦接至上述时钟信号。
3.如权利要求1所述的交换式电压产生电路，其中上述偏压电路的第一端为小于上述操作电压的常数电压。
4.如权利要求1所述的交换式电压产生电路，其中上述偏压电路包括二极管。
5.如权利要求1所述的交换式电压产生电路，还包括耦接于上述操作电压与上述偏压电路的第一端之间的电流源。
6.如权利要求1所述的交换式电压产生电路，其中上述低电压参考电位为接地点。
7.如权利要求1所述的交换式电压产生电路，其中上述切换电路在上述时钟信号为低电压时，将上述充电电容的第一端连接至接地点，而在上述时钟信号开始上升前，将上述充电电容的第一端与接地点分离；并且上述切换电路在上述时钟信号为高电压时，将上述充电电容的第一端连接至上述操作电压，而在上述时钟信号开始下降前，将上述充电电容的第一端与上述操作电压分离。
8.一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压，其中上述交换式电压产生电路包括：
电流源，用来提供电流；
偏压电路，用来接收上述电流，其中上述偏压电路具有第一端，以及耦接至低电压参考电位的第二端，且其中位于上述偏压电路的第一端的电压与上述交换式电压产生电路的电源供应电压的漂移无关；
充电电容，具有耦接至上述负载电路的第一端；
充电路径，位于上述充电电容的第二端与上述偏压电路的第一端之间，其中上述充电路径对应于时钟信号；
放电路径，位于上述充电电容的第二端与参考电位之间，其中上述放电路径对应于上述时钟信号；以及
切换电路，耦接至上述充电电容的第一端，用来设定上述充电电容的第一端的电压，其中上述切换电路对应至上述时钟信号。
9.如权利要求8所述的交换式电压产生电路，其中上述偏压电路的第一端的电压小于上述电源供应电压。
10.如权利要求9所述的交换式电压产生电路，其中上述偏压电路包括具有临界电压的MOS晶体管，且其中上述偏压电路的第一端的电压为上述临界电压的函数。
11.如权利要求9所述的交换式电压产生电路，其中上述充电路径包括PMOS晶体管，且其中上述放电路径包括NMOS晶体管，且其中上述PMOS晶体管的漏极耦接至上述NMOS晶体管的漏极，且其中上述PMOS晶体管的栅极与上述NMOS晶体管的栅极彼此内连。
12.如权利要求8所述的交换式电压产生电路，其中上述切换电路在上述时钟信号为低电压时，将上述充电电容的第一端连接至接地点，而在上述时钟信号开始上升前，将上述充电电容的第一端与接地点分离；并且上述切换电路在上述时钟信号为高电压时，将上述充电电容的第一端连接至上述电源供应电压，而在上述时钟信号开始下降前，将上述充电电容的第一端与上述电源供应电压分离。
13.一种交换式电压产生电路，用以在具有负载电容的负载电路产生交换式电压，其中上述交换式电压产生电路包括：
电流源，用来提供电流；
偏压电路，用来接收上述电流，其中上述偏压电路具有第一端，以及耦接至参考电位的第二端，且其中上述偏压电路的第一端的电压为一电阻性装置的电阻值的函数且独立于上述交换式电压产生电路的电源供应电压的函数；
PMOS晶体管，具有耦接至上述偏压电路的第一端的源极；
NMOS晶体管，具有耦接至上述PMOS晶体管的漏极的漏极，以及耦接至上述PMOS晶体管的栅极的栅极，其中上述PMOS晶体管与NMOS晶体管的栅极耦接至时钟信号；
充电电容，具有第一端，耦接至上述PMOS晶体管与NMOS晶体管的漏极，以及第二端，耦接至上述负载电路；以及
切换电路，耦接至上述充电电容的第二端，用来设定上述充电电容的第二端的电压，其中上述切换电路对应于上述时钟信号。
14.如权利要求13所述的交换式电压产生电路，其中上述偏压电路还包括额外NMOS晶体管，与上述电阻性装置串联，且其中上述额外NMOS晶体管的栅极与漏极彼此内连，且其中上述偏压电路的第一端的电压与上述额外NMOS晶体管的临界电压呈线性关系。
15.如权利要求13所述的交换式电压产生电路，其中上述偏压电路还包括与上述电阻性装置串联的二极管。
16.如权利要求13所述的交换式电压产生电路，其中上述切换电路在上述时钟信号为低电压时，将上述充电电容的第二端连接至接地点，而在上述时钟信号开始上升前，将上述充电电容的第二端与接地点分离；并且上述切换电路在上述时钟信号为高电压时，将上述充电电容的第二端连接至上述交换式电压产生电路的电源供应电压，而在上述时钟信号开始下降前，将上述充电电容的第二端与上述交换式电压产生电路的电源供应电压分离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/705,642 US7612605B2 (en) | 2007-02-12 | 2007-02-12 | Bootstrap voltage generating circuits |
| US11/705,642 | 2007-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101246374A CN101246374A (zh) | 2008-08-20 |
| CN100580604C true CN100580604C (zh) | 2010-01-13 |
Family
ID=39685334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710109960A Expired - Fee Related CN100580604C (zh) | 2007-02-12 | 2007-06-11 | 交换式电压产生电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7612605B2 (zh) |
| CN (1) | CN100580604C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847816A (zh) * | 2010-02-05 | 2017-06-13 | 株式会社半导体能源研究所 | 半导体装置 |
| TWI466443B (zh) | 2012-05-31 | 2014-12-21 | Orise Technology Co Ltd | 靴帶式電路 |
| US9627964B1 (en) * | 2016-02-25 | 2017-04-18 | Nxp Usa, Inc. | Systems and methods for recovering voltage beyond device limits |
| CN110729990B (zh) * | 2019-09-29 | 2023-08-22 | 上海艾为电子技术股份有限公司 | 一种支持快速充放电的自举电路及芯片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
| US6127881A (en) * | 1994-05-31 | 2000-10-03 | Texas Insruments Incorporated | Multiplier circuit |
| US5825217A (en) * | 1996-05-29 | 1998-10-20 | Amir Lehavot | Low power accelerated switching for MOS circuits |
| US6271715B1 (en) * | 1998-02-27 | 2001-08-07 | Maxim Integrated Products, Inc. | Boosting circuit with supply-dependent gain |
| JP3666805B2 (ja) * | 2000-09-19 | 2005-06-29 | ローム株式会社 | Ｄｃ／ｄｃコンバータ |
| KR100410987B1 (ko) * | 2001-11-02 | 2003-12-18 | 삼성전자주식회사 | 내부 전원전압 발생회로 |
| US6853566B2 (en) * | 2002-04-18 | 2005-02-08 | Ricoh Company, Ltd. | Charge pump circuit and power supply circuit |
| KR100564575B1 (ko) * | 2003-09-23 | 2006-03-29 | 삼성전자주식회사 | 부하제어 부스팅 장치, 부하량에 따라 자동적으로부스팅을 결정하고 커패시터 수가 적은 부스팅 파워시스템 및 그 방법 |
| JP2005151777A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | チャージポンプ回路およびアンプ |
| US7382177B2 (en) * | 2004-10-25 | 2008-06-03 | Micron Technology, Inc. | Voltage charge pump and method of operating the same |
| EP1691472B1 (en) * | 2005-02-11 | 2009-07-15 | STMicroelectronics (Research & Development) Limited | Self regulating charge pump |
-
2007
- 2007-02-12 US US11/705,642 patent/US7612605B2/en not_active Expired - Fee Related
- 2007-06-11 CN CN200710109960A patent/CN100580604C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20080191798A1 (en) | 2008-08-14 |
| CN101246374A (zh) | 2008-08-20 |
| US7612605B2 (en) | 2009-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10371582B2 (en) | Signal generation circuit and temperature sensor | |
| US7439795B2 (en) | Charge pump circuit with reduced parasitic capacitance | |
| US7453312B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
| KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
| US7586361B2 (en) | Semiconductor device comprising a charge pump operated by clock signals | |
| CN101213499A (zh) | 用于广泛电源电压范围的有效电荷泵 | |
| CN101110549B (zh) | 升压电路 | |
| US20100013519A1 (en) | Inverter circuit | |
| US8120413B2 (en) | Charge pump circuit | |
| CN100390994C (zh) | 半导体器件 | |
| JP4785411B2 (ja) | チャージポンプ回路 | |
| CN102377334B (zh) | 电荷泵电路、非易失性存储器、数据处理装置和微计算机应用系统 | |
| CN100580604C (zh) | 交换式电压产生电路 | |
| US9812457B1 (en) | Ultra high density integrated composite capacitor | |
| US7616032B2 (en) | Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof | |
| Baek et al. | A power-efficient voltage upconverter for embedded EEPROM application | |
| US20030214347A1 (en) | Basic stage for a charge pump circuit | |
| US11309792B2 (en) | Voltage converter circuit | |
| Zhang et al. | Gain-enhanced monolithic charge pump with simultaneous dynamic gate and substrate control | |
| EP0865149B1 (en) | High current CMOS charge pump, particularly for flash EEPROM memories | |
| CN100585995C (zh) | 电荷泵电路 | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| WO2009145872A1 (en) | Voltage boost circuit without device overstress | |
| JP2001245468A (ja) | 昇圧回路 | |
| EP0851562B1 (en) | High voltage charge pump, particularly for flash EEPROM memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100113 |