CN1734938B - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1734938B
CN1734938B CN2005100845761A CN200510084576A CN1734938B CN 1734938 B CN1734938 B CN 1734938B CN 2005100845761 A CN2005100845761 A CN 2005100845761A CN 200510084576 A CN200510084576 A CN 200510084576A CN 1734938 B CN1734938 B CN 1734938B
Authority
CN
China
Prior art keywords
voltage
power
semiconductor integrated
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100845761A
Other languages
English (en)
Other versions
CN1734938A (zh
Inventor
北岛宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1734938A publication Critical patent/CN1734938A/zh
Application granted granted Critical
Publication of CN1734938B publication Critical patent/CN1734938B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

在电源供给暂时(或瞬间)停止、而后其电源供给恢复时在加电清除电路中也保持复位期间。半导体集成电路(200)的加电清除电路(30)，具有：电容器(C31)，其一端连接到外部电源电压(Vcc1)；N沟道MOS晶体管(Q31)，漏极连接到电容器(C31)的另一端，并且源极连接到接地电位，栅极经由电阻(R31)连接到外部电源电压(Vcc1)；和变换器(INV31)，连接到电容器(C31)及MOS晶体管(Q31)的连接点，并且电源连接到内部电源电压(Vcc2)和接地电位之间。

Description

半导体集成电路
技术领域
本发明涉及内置有电压调节器和加电清除电路(也称作加电复位电路)的半导体集成电路，特别是涉及根据电压调节器的输出电平从加电清除电路生成复位信号的半导体集成电路。
背景技术
触发电路、或以触发电路为基本构成的寄存器或计数器等顺序逻辑电路中用作内部电路的半导体集成电路中，接通电源时具有不稳定的电平，存在误操作的可能，因此一般内置有加电清除电路(例如参照专利文献1)。接通电源时使该加电清除电路操作，使内部电路初始化，由此防止半导体集成电路的误操作。
以下，参照图5对现有的加电清除电路进行说明。加电清除电路10，由电阻R11、电容器C11、C12、N沟道MOS晶体管Q11及变换器(inverter)INV11构成。电阻R11和电容器C11串联连接到电源电压Vcc和接地电位Gnd之间。此外，电容器C12和晶体管Q11串联连接到电源电压Vcc和接地电位Gnd之间，晶体管Q11的栅极连接到电阻R11和电容器C11的连接点、即节点ND11。变换器INV11的输入端子连接到电容器C12和晶体管Q11的漏极的连接点、即节点ND12。变换器INV11的输出信号，作为复位信号RES输出到后续连接的内部电路(未图示)。
在如此构成的加电清除电路10中，电源电压Vcc的供给开始后，首先，节点ND12由电容器C12上拉(pull-up)，大致保持在电源电压Vcc。此时，来自变换器INV11的复位信号RES保持在低电平。电容器C11经由电阻C11被充电，因此晶体管Q11的栅极电压逐渐升高，到达晶体管Q11的阈值电压后，晶体管Q11切换为导通状态。与之对应，节点ND12从高电平切换为低电平。并且，来自变换器INV11的复位信号RES从低电平切换为高电平。复位信号RES为低电平时，后续连接的内部电路被复位，复位信号RES变为高电平后，复位状态被解除。
接下来，参照图6对内置有上述加电清除电路10的半导体集成电路100进行说明。该半导体集成电路100，在内部电路由加电清除电路10复位或初始化时，内部电路由低耐压的晶体管构成、且外部电源电压Vcc1在其耐压以上时，需要使加电清除电路10的输出电平，为与该晶体管的耐压对应的、比外部电源电压Vcc1低的电压电平。作为其设备，半导体集成电路100，内置有将外部电源电压Vcc1调节为内部电源电压Vcc2的电压调节器20。
电压调节器20，由以下各部构成：输出用P沟道MOS晶体管Q21；差动放大器21；由分压电阻R21、R22构成的分压电路22；及基准电压源23。MOS晶体管Q21和分压电路22串联连接到外部电源电压Vcc1和接地电位Gnd之间，将其串联连接点及节点ND21作为内部电源电压Vcc2的输出端。在差动放大器21的非反相输入端连接分压电阻R21、R22的串联连接点、即节点ND22。差动放大器21的反相输入端连接到基准电压源23。差动放大器21的输出端连接到MOS晶体管Q21的栅极。在外部电源电压Vcc1和节点ND21之间连接ESD(Electro StaticDischarge，静电释放)保护用二极管D21，在节点ND21和接地电位Gnd之间连接ESD保护用二极管D22。此外，在节点ND21和接地电位Gnd之间连接外加的平滑电容器C1。
半导体集成电路100，对电压调节器20供给外部电源电压Vcc1、例如Vcc1＝3v后，由电压调节器20生成内部电源电压Vcc2、例如Vcc2＝2v，从电压调节器20对加电清除电路10供给内部电源电压Vcc2来替代外部电源电压Vcc1。此时，在加电清除电路10中，如图7所示，从时刻T1到T2，保持复位信号RES的低电平期间(复位期间)。
专利文献1：特开2003-8426号公报(图5)
但是，在触发电路或顺序逻辑电路用作内部电路的半导体集成电路中，即使在由于电池更换、电源线路的连接解除、或任何一个原因而暂时(或瞬间)停止外部电源电压的供给，由此停止对内部电路的电源电压供给的情况下，当外部电源电压的供给恢复时，为了防止半导体集成电路的误操作，与一般的电源接通时相同，需要通过加电清除电路对内部电路进行初始化。
以下，参照图7对在半导体集成电路100中，外部电源电压Vcc1的供给暂时(或瞬间)停止、而后其电压供给恢复时的加电清除电路10的操作进行说明。对半导体集成电路100进行的外部电源电压Vcc1＝3v的供给在时刻T3停止，变为Vcc1＝0v后，通过晶体管Q21的寄生二极管或ESD防止二极管D21，Vcc2(节点ND21的电位)从2v变为约0.6v(Vcc2，若Vcc1＝0v的时间较长，则由分压电阻R21、R22任意一个均会变为0v，但由于时间常数而花费数秒)。此时，在加电清除电路10中，节点ND12的电位由于存储在电容器C12中的电位而下降为负电位，但通过MOS晶体管Q11的寄生二极管变为约-0.6v，变为在电容器C12中存储了约1.2v的电荷的状态。
并且，时刻T4的Vcc2＝约0.6v时，恢复对半导体集成电路100的外部电源电压Vcc1＝3v的供给后，节点ND12的电位变为Vcc2-约1.2v＝0.8v，比变换器INV11的阈值电压Vt、例如Vt＝1.0v低，复位信号RES变为高电平，加电清除电路10不能保持复位期间。因此，对电压调节器20进行的外部电源电压Vcc1的供给暂时(或瞬间)停止的情况下，其电压供给恢复时，存在无法通过加电清除电路10对半导体集成电路100的内部电路进行复位或初始化的问题。通过将变换器INV11的阈值电压设置地较低，使加电清除电路10保持复位期间。但是，此时，复位期间变得过长，在半导体集成电路100的内部电路的复位或初始化完成之前就变为操作状态。于是该方案导致作为电路进行误操作。
发明内容
因此，本发明的目的在于提供一种半导体集成电路，具有在对电压调节器进行的外部电源电压Vcc1的供给暂时(或瞬间)停止的情况下、其电压供给恢复时保持复位期间的加电清除电路。
(1)在本发明的第一方案中，一种半导体集成电路，其特征在于，具有：电压调节器，输出外部电源电压调节以及比外部电源电压低的内部电源电压；以及加电清除电路，该加电清除电路包括变换器，变换器具有连接到内部电源电压的电源端子以及接受外部电源电压的输入端子，当外部电源电压的供给停止而后其电压供给恢复时，该变换器输出复位信号，以及MOS晶体管和电容器，所述MOS晶体管和所述电容器串联连接在所述外部电源电压和接地电位之间，所述MOS晶体管和所述电容器之间的连接点连接到所述变换器的所述输入端子，所述MOS晶体管具有连接到所述外部电源电压和所述接地电位的端子，在所述外部电源电压供给时所述MOS晶体管被导通，所述电容器具有连接到所述外部电源电压和所述接地电位二者之一的端子，在所述外部电源电压供给时，所述电容器由所述外部电源电压充电。
(2)本发明的半导体集成电路，在上述(1)项的半导体集成电路中，其特征在于，所述MOS晶体管为N沟道型，由所述电容器和导通的所述MOS晶体管构成微分电路。
(3)本发明的半导体集成电路，在上述(1)项的半导体集成电路中，其特征在于，所述MOS晶体管为P沟道型，由所述电容器和导通的所述MOS晶体管构成积分电路。
(4)在上述(1)项中，其特征在于，所述复位信号，复位期间内具有接地电位。
(5)在上述(1)项中，其特征在于，所述复位信号，复位期间内具有所述内部电源电压。
(6)本发明的第二方案中，一种半导体集成电路，其特征在于，具有：电压调节器，将外部电源电压调节为内部电源电压；和加电清除电路，输入所述内部电源电压和所述外部电源电压，输出复位信号。(基本结构2)
(7)在上述(6)项(基本结构2)中，其特征在于，所述加电清除电路，具有串联连接在输入所述外部电源电压的第一电源线路和第二电源线路之间的电容器及晶体管，并且进一步具有变换器，连接在输入所述内部电源电压的内部电源线路和所述第二电源线路之间，具有连接在所述电容器及所述晶体管的连接点的输入端子。
(8)在上述(7)项中，其特征在于，所述晶体管，被插入在所述连接点和所述第二电源线路之间，且具有与所述第一电源线路连接的控制栅极。
(9)在上述(7)项中，其特征在于，所述晶体管，被插入在所述连接点和所述第二电源线路之间，且具有与所述内部电源线路连接的控制栅极。
(10)在上述(7)项中，其特征在于，所述晶体管，被插入在所述连接点和所述第一电源线路之间，且具有与所述第二电源线路连接的控制栅极。
根据上述设备，外部电源电压Vcc1的供给停止时，在加电清除电路中，电容器的存储电压瞬间降低到MOS晶体管的寄生二极管的顺方向电压(约0.6v)，因此其电压供给恢复时可以在加电清除电路中保持复位期间。
根据本发明，对半导体集成电路进行的外部电源电压Vcc1的供给暂时(或瞬间)停止的情况下，其电压供给恢复时，可以根据来自加电清除电路的电压调节器的输出电平由复位信号对内部电路进行初始化。
附图说明
图1是本发明第一实施方式的半导体集成电路200的电路图。
图2是说明图1所示的半导体集成电路200的操作的波形图。
图3是本发明第二实施方式的半导体集成电路300的电路图。
图4是说明图3所示的半导体集成电路300的操作的波形图。
图5是现有的加电清除电路10的一例的电路图。
图6是内置有图5的加电清除电路10的半导体集成电路100的电路图。
图7是说明图6所示的半导体集成电路100的操作的波形图。
具体实施方式
以下，参照图1对本发明的第一实施方式的半导体集成电路200进行说明。另外，对与图6所示的部分基本结构相同的部分标以相同标号，省略其说明。与图6所示的现有的半导体集成电路100不同的点，是具有加电清除电路30来替代加电清除电路10。
加电清除电路30，由电阻R31、电容器C31、N沟道MOS晶体管Q31及变换器INV31构成。电容器C31和晶体管Q31串联连接到外部电源电压Vcc1和接地电位Gnd之间。电容器C31的一端连接到外部电源电压Vcc1，晶体管Q31的源极连接到接地电位Gnd，晶体管Q31的栅极经由电阻R31连接到外部电源电压Vcc1。晶体管Q31的栅极也可以连接到内部电源电压线路Vcc2。变换器INV31的电源端子连接到来自电压调节器20的内部电源电压Vcc2和接地电位Gnd之间。变换器INV31的输入端子，连接到电容器C31的另一端和晶体管Q31的漏极的连接点、即节点ND31。变换器INV31的输出信号，被作为复位信号RES而输出到后续连接的内部电路(未图示)。
参照图2对半导体集成电路200的操作进行说明。首先，对在半导体集成电路200中，通常进行外部电源电压Vcc1的供给时加电清除电路30的操作进行说明。在时刻T1供给外部电源电压Vcc1、例如Vcc1＝3v时，该外部电源电压Vcc1＝3v被供给到电压调节器20，由电压调节器20生成内部电源电压Vcc2、例如Vcc2＝2v，从电压调节器20的节点ND21供给内部电源电压Vcc2＝2v作为加电清除电路30的变换器INV31的电源。
此外，其外部电源电压Vcc1＝3v也被供给到加电清除电路30。在加电清除电路30中，外部电源电压Vcc1＝3v经由电阻R31被供给到晶体管Q31的栅极，并且供给到电容器C31的一端。外部电源电压Vcc1＝3v被供给到晶体管Q31的栅极后，晶体管Q31导通。此外，外部电源电压Vcc1＝3v被供给到电容器C31的一端后，首先，节点ND31由电容器C31上拉(pull-up)，大致变成外部电源电压Vcc1＝3v。此时，来自变换器INV31的复位信号RES变成低电平。
电容器C31和导通的晶体管Q31构成微分电路，因此节点ND31的电位，其后以由电容器C31的电容和晶体管Q31的导通电阻确定的时间常数而从Vcc1＝3v降低。节点ND31的电位，在时刻T2从变换器INV31的阈值电压Vt降低后，来自变换器INV31的复位信号RES从低电平切换为高电平。因此，在加电清除电路30中，从时刻T1到T2，保持复位信号RES的低电平期间(复位期间)。
接下来，对在半导体集成电路200中，外部电源电压Vcc1的供给暂时(或瞬间)停止、而后其电压供给恢复时的加电清除电路30的操作进行说明。对半导体集成电路200进行的外部电源电压Vcc1＝3v的供给在时刻T3停止，变为Vcc1＝0v后，晶体管Q31瞬间截止，由于晶体管Q31的寄生二极管，节点ND31的电位约为-0.6v。并且，对半导体集成电路200进行的外部电源电压Vcc1的供给在时刻T4恢复后，节点ND31由电容器C31上拉，节点ND31的电位从变换器INV31的阈值电压Vt升高，大致变为外部电源电压Vcc1-0.6＝2.4v。节点ND31的电位从变换器INV31的阈值电压Vt升高时，来自变换器INV31的复位信号RES变为低电平。
节点ND31的电位，其后降低，在时刻T5从变换器INV31的阈值电压Vt降低后，来自变换器INV31的复位信号RES从低电平切换为高电平。因此，在加电清除电路30中，从时刻T4到T5保持复位信号RES的低电平期间(复位期间)。
如上，对电容器C31的一端供给的电压，即使外部电源电压Vcc1＝0v时，也不是不为0v的来自电压调节器20的内部电源电压Vcc2，在供给停止时必然为0v，而在供给时为比内部电源电压Vcc2高的外部电源电压Vcc1。因此，外部电源电压Vcc1的供给停止时，电容器C31的存储电压瞬间下降为越0.6v，在其电压供给恢复时，节点ND31的电位比变换器31的阈值高，大致为Vcc1-0.6v＝2.4v。因此，对半导体集成电路200进行的外部电源电压Vcc1的供给暂时(或瞬间)停止的情况下，其电压供给恢复时也可以使加电清除电路30保持复位期间。
接下来，参照图3对本发明的第二实施方式的半导体集成电路300进行说明。另外，对于与图1所示的部分基本结构相同的部分标以相同标号，省略其说明。与图1所示的半导体集成电路200的不同点，是具有加电清除电路40来替代加电清除电路30。
加电清除电路40，由电阻R41、电容器C41、P沟道MOS晶体管Q41以及变换器INV41构成。晶体管Q41和电容器41串联连接到外部电源电压Vcc1和接地电位Gnd之间。晶体管Q41的源极连接到Vcc1，电容器C41的一端连接到接地电位Gnd，晶体管Q41的栅极经由电阻R41连接到接地电位Gnd。变换器INV41的电源端子连接到来自电压调节器20的内部电源电压Vcc2和接地电位Gnd之间。变换器INV41的输入端子，连接到晶体管Q41的漏极和电容器C41的另一端的连接点、即节点ND41。变换器INV41的输出信号，被作为复位信号RES输出到后续连接的内部电路(未图示)。
参照图4对半导体集成电路300的操作进行说明。首先，对在半导体集成电路300中，通常进行外部电源电压Vcc1的供给时加电清除电路40的操作进行说明。在时刻T1供给外部电源电压Vcc1、例如Vcc1＝3v时，该外部电源电压Vcc1＝3v被供给到电压调节器20，由电压调节器20生成内部电源电压Vcc2、例如Vcc2＝2v，从电压调节器20的节点ND21供给内部电源电压Vcc2＝2v作为加电清除电路40的变换器INV41的电源。此时，节点ND41的电位为低电平，来自变换器INV41的复位信号RES为高电平。
此外，其外部电源电压Vcc1＝3v也被供给到加电清除电路40。在加电清除电路40中，外部电源电压Vcc1＝3v被供给到晶体管Q41的源极后，晶体管Q41的栅极连接到接地电位Gnd，经由导通的晶体管Q41对电容器C41进行充电。导通的晶体管Q41和电容器C41构成积分电路，因此节点ND41的电位，其后以由晶体管Q41的导通电阻和电容器C41的电容确定的时间常数而升高到Vcc1＝3v。节点ND41的电位，在时刻T2从变换器INV41的阈值电压Vt升高后，来自变换器INV41的复位信号RES从高电平切换为低电平。因此，在加电清除电路40中，从时刻T1到T2，保持复位信号RES的高电平期间(复位期间)。
接下来，对在半导体集成电路300中，外部电源电压Vcc1的供给暂时(或瞬间)停止、而后其电压供给恢复时的加电清除电路40的操作进行说明。对半导体集成电路300进行的外部电源电压Vcc1＝3v的供给在时刻T3停止，变为Vcc1＝0v后，晶体管Q41瞬间截止，由于晶体管Q41的寄生二极管，节点ND41的电位约为0.6v。并且，对半导体集成电路300进行的外部电源电压Vcc1＝3v的供给在时刻T4恢复后，从电压调节器20的节点ND21供给内部电源电压Vcc2＝2v作为加电清除电路40的变换器INV41的电源。此时，节点ND41的电位约为0.6v，比变换器INV41的阈值电压Vt低，来自变换器INV41的复位信号RES变为高电平。
节点ND41的电位，其后升高到Vcc1＝3v。节点ND41的电位，在时刻T5升高为变换器INV41的阈值电压Vt后，来自变换器INV41的复位信号RES从高电平切换为低电平。因此，在加电清除电路40中，从时刻T4到T5保持复位信号RES的高电平期间(复位期间)。
如上，对晶体管Q41的源极供给的电压，即使外部电源电压Vcc1＝0v时，也不是不为0v的来自电压调节器20的内部电源电压Vcc2，而是在供给停止时必然为0v的外部电源电压Vcc1。因此，外部电源电压Vcc1的供给停止时，电容器C41的存储电压瞬间下降为约0.6v，在其电压供给恢复时，节点ND41的电位，从比变换器41的阈值低的约0.6v变为比变换器41的阈值高的外部电源电压Vcc1。因此，对半导体集成电路300进行的外部电源电压Vcc1的供给暂时(或瞬间)停止的情况下，其电压供给恢复时也可以使加电清除电路40保持复位期间。
另外，在上述各实施方式中，对变换器以1级进行说明，但也可以由多个奇数级构成。此外，在第一实施方式中将来自加电清除电路的复位信号RES的低电平期间作为复位期间，在第二实施方式中将来自加电清除电路的复位信号RES的高电平期间作为复位期间，进行了说明，但也能够以偶数级构成变换器，使之为相反的电平。

Claims (5)

1.一种半导体集成电路，其特征在于，具有：
电压调节器，输出外部电源电压以及比所述外部电源电压低的内部电源电压；以及
加电清除电路，所述加电清除电路包括
变换器，所述变换器具有连接到所述内部电源电压的电源端子以及接受所述外部电源电压的输入端子，当所述外部电源电压的供给停止而后其电压供给恢复时，所述变换器输出复位信号，和
MOS晶体管和电容器，所述MOS晶体管和所述电容器串联连接在所述外部电源电压和接地电位之间，所述MOS晶体管和所述电容器之间的连接点连接到所述变换器的所述输入端子，
所述MOS晶体管具有连接到所述外部电源电压和所述接地电位的端子，在所述外部电源电压供给时所述MOS晶体管被导通，
所述电容器具有连接到所述外部电源电压和所述接地电位二者之一的端子，在所述外部电源电压供给时，所述电容器由所述外部电源电压充电。
2.根据权利要求1所述的半导体集成电路，其特征在于，
所述MOS晶体管为N沟道型，由所述电容器和导通的所述MOS晶体管构成微分电路。
3.根据权利要求1所述的半导体集成电路，其特征在于，
所述MOS晶体管为P沟道型，由所述电容器和导通的所述MOS晶体管构成积分电路。
4.根据权利要求1所述的半导体集成电路，其特征在于，
所述复位信号，复位期间内具有接地电位。
5.根据权利要求1所述的半导体集成电路，其特征在于，
所述复位信号，复位期间内具有所述内部电源电压。
CN2005100845761A 2004-07-30 2005-08-01 半导体集成电路 Expired - Fee Related CN1734938B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004222678 2004-07-30
JP2004-222678 2004-07-30
JP2004222678A JP4578882B2 (ja) 2004-07-30 2004-07-30 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1734938A CN1734938A (zh) 2006-02-15
CN1734938B true CN1734938B (zh) 2010-06-09

Family

ID=35731440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100845761A Expired - Fee Related CN1734938B (zh) 2004-07-30 2005-08-01 半导体集成电路

Country Status (3)

Country Link
US (1) US7498855B2 (zh)
JP (1) JP4578882B2 (zh)
CN (1) CN1734938B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347753A (zh) * 2010-07-26 2012-02-08 三美电机株式会社 复位电路以及具备该复位电路的装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI353553B (en) * 2007-12-26 2011-12-01 Asustek Comp Inc Cpu core voltage supply
JP2010086642A (ja) * 2008-10-03 2010-04-15 Nec Electronics Corp 半導体装置および半導体装置の内部電源供給方法
JP6466761B2 (ja) 2015-03-31 2019-02-06 ラピスセミコンダクタ株式会社 半導体装置、及び電源供給方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591745A (en) * 1984-01-16 1986-05-27 Itt Corporation Power-on reset pulse generator
US4939385A (en) * 1987-12-30 1990-07-03 Sgs-Thomson Microelectronics Sa Reenergizing circuit for a MOS technology integrated circuit
US5321317A (en) * 1991-08-30 1994-06-14 Sgs-Thomson Microelectronics S.R.L. Zero-consumption power-on reset circuit
US5828251A (en) * 1996-07-02 1998-10-27 Lucent Technologies Inc. Power-up detector circuit
CN1201929A (zh) * 1997-06-02 1998-12-16 日本电气株式会社 用于半导体集成电路器件上的通电复位电路
CN1211041A (zh) * 1997-09-09 1999-03-17 三菱电机株式会社 能够可靠地产生通电复位信号的通电复位电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3299032B2 (ja) * 1994-05-17 2002-07-08 松下電器産業株式会社 初期値設定回路
JP2877015B2 (ja) * 1995-02-15 1999-03-31 株式会社デンソー パワーオン・パワーオフリセット装置
US5850156A (en) * 1996-02-07 1998-12-15 Lucent Technologies Inc. Processor supervisory circuit and method having increased range of power-on reset signal stability
JPH09246934A (ja) * 1996-03-07 1997-09-19 Toshiba Inf Syst Japan Corp パワーオンリセット回路
US6259284B1 (en) * 1999-12-22 2001-07-10 Hitachi America, Ltd. Charge free power-on-reset circuit
JP2002271185A (ja) * 2001-03-09 2002-09-20 Ricoh Co Ltd パワーオンリセット回路
JP4910250B2 (ja) 2001-06-26 2012-04-04 日本テキサス・インスツルメンツ株式会社 インターフェース回路
JP4172378B2 (ja) * 2003-11-14 2008-10-29 沖電気工業株式会社 パワーオンリセット回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591745A (en) * 1984-01-16 1986-05-27 Itt Corporation Power-on reset pulse generator
US4939385A (en) * 1987-12-30 1990-07-03 Sgs-Thomson Microelectronics Sa Reenergizing circuit for a MOS technology integrated circuit
US5321317A (en) * 1991-08-30 1994-06-14 Sgs-Thomson Microelectronics S.R.L. Zero-consumption power-on reset circuit
US5828251A (en) * 1996-07-02 1998-10-27 Lucent Technologies Inc. Power-up detector circuit
CN1201929A (zh) * 1997-06-02 1998-12-16 日本电气株式会社 用于半导体集成电路器件上的通电复位电路
CN1211041A (zh) * 1997-09-09 1999-03-17 三菱电机株式会社 能够可靠地产生通电复位信号的通电复位电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347753A (zh) * 2010-07-26 2012-02-08 三美电机株式会社 复位电路以及具备该复位电路的装置
CN102347753B (zh) * 2010-07-26 2015-06-03 三美电机株式会社 复位电路以及具备该复位电路的装置

Also Published As

Publication number Publication date
US20060022725A1 (en) 2006-02-02
JP4578882B2 (ja) 2010-11-10
CN1734938A (zh) 2006-02-15
US7498855B2 (en) 2009-03-03
JP2006042218A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP6135333B2 (ja) 電源切替回路、電子機器および電源切替回路の制御方法
US6297974B1 (en) Method and apparatus for reducing stress across capacitors used in integrated circuits
US6445243B2 (en) Charge-pump circuit and control method thereof
KR101162704B1 (ko) 슬립모드를 갖는 배터리 백업 시스템
US6255896B1 (en) Method and apparatus for rapid initialization of charge pump circuits
KR960003529B1 (ko) 반도체 메모리 장치의 칩 초기화 신호 발생회로
US7256640B2 (en) Multi-stage charge pump voltage generator with protection of the devices of the charge pump
JP2014500700A (ja) リチウム電池保護回路
CN1734938B (zh) 半导体集成电路
CN102460581A (zh) 用于对电路节点充电和放电的方法和电路
CN115617116B (zh) 电流源电路、系统、芯片及电子设备
CN101604549B (zh) 电路及运行电路的方法
US5278798A (en) Semiconductor memory device
US5852552A (en) High voltage generator with a latch-up prevention function
US20150214837A1 (en) Charge pump circuit
CN100547927C (zh) 输入/输出电路
CN113992197A (zh) 电平移位器
EP3046239A1 (en) Current generating circuit, current generating method, charge pumping circuit and charge pumping method
CN110502088B (zh) 一种电池供电保护装置和服务器
US8610472B2 (en) Power-up signal generating circuit of semiconductor integrated circuit
CN112133238B (zh) 驱动电路与电子设备
US9571092B2 (en) Cascaded high voltage switch architecture
US6476651B1 (en) Power-off detection circuit
KR100548557B1 (ko) 반도체 장치의 내부 전원발생장치
US7262646B2 (en) Power-on reset circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20160801