CN102347753A

CN102347753A - 复位电路以及具备该复位电路的装置

Info

Publication number: CN102347753A
Application number: CN2011102153578A
Authority: CN
Inventors: 平井胜
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2010-07-26
Filing date: 2011-07-25
Publication date: 2012-02-08
Anticipated expiration: 2031-07-25
Also published as: JP2012029131A; US20120019291A1; CN102347753B; US8310287B2; JP5593917B2

Abstract

本发明提供一种复位电路以及具备该复位电路的装置，所述复位电路即使电源电压为极低电压状态也能够防止复位被解除。复位电路具备：作为N沟道MOSFET的晶体管(N0)；根据电源电压(VDD)超过应该解除复位的预定的阈值(Vth)而将晶体管(N0)从导通变为截止，由此将晶体管(N0)的漏极电压从表示复位状态的低电平切换为表示复位解除状态的高电平的栅极驱动电路(A1)，其中，具备吸收电路(A2)，其通过吸收流过晶体管(N0)的漏极侧的电流(I)，将晶体管(N0)的漏极电压维持为低电平；以及切断电路(A3)，其当电源电压(VDD)超过阈值(Vth)时切断由吸收电路(A2)吸收电流(I)。

Description

复位电路以及具备该复位电路的装置

技术领域

本发明涉及复位电路，该复位电路具备N沟道MOSFET和栅极驱动电路，该栅极驱动电路根据电源电压超过应该解除复位的预定的阈值而将所述N沟道MOSFET从导通变为截止，由此将所述N沟道MOSFET的漏极电压从表示复位状态的低电平切换为表示复位解除状态的高电平。

背景技术

作为现有技术，已知当检测出电源电压超过预定阈值后上升时解除复位信号的上电复位(Power-on-reset)电路。图1是上电复位电路的一例、即漏极开路输出(open-drain output)的复位电路1的结构图。在图1的复位电路1的情况下，当电源电压VDD通过电阻R1和R2、R3而得的分压电压Vc比基准电压Vref低时，比较器C1将高电平的栅极驱动信号VG作为输出信号来输出。因此，复位电路1通过高电平的栅极驱动信号VG使晶体管N0导通(ON)，因此使输出端子13的电压电平POR成为低电平。反之，当分压电压Vc比基准电压Vref高时，比较器C1将低电平的栅极驱动信号VG作为输出信号来输出。因此，复位电路1通过低电平的栅极驱动信号VG使晶体管N0截止(OFF)，从而使输出端子13的电压电平POR成为高电平。

即，在图1的电路的情况下，当电源电压VDD的电压状态为应该对未图示的外部装置实施复位的低电压状态时，电压电平POR变为低电平，当电源电压VDD的电压状态为能够解除外部装置的复位的正常电压状态时，电压电平POR变为高电平。

此外，作为与复位电路相关的现有技术文献，已知例如专利文献1。

在图1的电路的情况下，在电源电压VDD为比零V稍大的极低电压状态下，以电源电压VDD作为工作电源电压的比较器C1无法输出可以使晶体管N0导通的程度的栅极电压。因此，晶体管N0无法吸收电流，结果，输出端子13的电压电平POR变为高电平。

然而，微型计算机等的控制电路的工作电压的低电压化近年来取得了进展，因此，即使电源电压VDD为极低电压状态，当电压电平POR变为高电平时，尽管不是应该解除复位的电源电压，这种控制电路也有可能识别为解除了复位。

在这方面，即使电源电压VDD为极低电压状态也能够使输出端子的电压成为低电平的专利文献1的发明是以CMOS输出的情况为对象，因此，在图1的电路那样的漏极开路输出的情况下无法直接应用。

【专利文献】日本特开2001-141761号公报

发明内容

因此，本发明的目的在于提供即使电源电压为极低电压状态，也能够防止复位被解除的复位电路以及具备该复位电路的装置。

为了达成上述目的，本发明的复位电路具备N沟道MOSFET和栅极驱动电路，该栅极驱动电路根据电源电压超过应该解除复位的预定的阈值而将所述N沟道MOSFET从导通变为截止，由此，将所述N沟道MOSFET的漏极电压从表示复位状态的低电平切换为表示复位解除状态的高电平，其中，具备：吸收电路，其吸收流过所述N沟道MOSFET的漏极侧的电流，由此将所述漏极电压维持为低电平；以及切断电路，其当所述电源电压超过所述阈值时，切断由所述吸收电路吸收所述电流。

根据本发明，即使电源电压为极低电压状态，也能够防止复位被解除。

附图说明

图1是现有的复位电路1的结构图。

图2是作为本发明的一个实施方式的控制装置100的结构图。

图3是具备复位电路4的控制装置200的结构图。

图4是总结了电源电压VDD的电压状态、晶体管N0、P1、N1的导通/截止状态和电压电平POR的高/低状态的关系的图。

图5是图1的复位电路1中的电源电压VDD和电压电平POR的关系图。

图6是图3的复位电路4中的电源电压VDD和电压电平POR的关系图。

图7是具备复位电路5的控制装置300的结构图。

符号说明

1、2、4复位电路

3控制电路

A1栅极驱动电路

A2吸收电路

A3切断电路

C1比较器

N1耗尽型N沟道MOSFET

M1负电源

100、200、300控制装置

具体实施方式

以下，参照附图说明本发明的实施方式。图2是作为本发明的一个实施方式的控制装置100的结构图。控制装置100是具备复位电路2和控制电路3的系统电路。例如，复位电路2和控制电路3是系统芯片(system on chip SOC)的集成电路。复位电路2对控制电路3的复位以及复位解除进行控制。作为控制电路3的具体例子，例如中央运算处理装置(CPU)，作为控制装置100的具体例子，例如将控制电路3作为CPU来内置的微型计算机。

复位电路2具有以下功能：当电源电压VDD的电压状态为应该对控制电路3等周边电路实施复位的低电压状态时，将电压电平POR维持为低电平，当电源电压VDD的电压状态为能够解除控制电路3等周边电路的复位的正常电压状态时，将电压电平POR维持为高电平。

通过未图示的稳压器等电压控制电路来控制电源电压VDD，使其与预先设定的目标电压一致。在电源电压VDD的上升时，以比电源电压VDD的目标电压稍低的电压，复位电路2的输出端子13的电压电平POR从低电平切换为高电平，由此，从复位模式转移到复位解除模式。另外，在电源电压VDD的下降时也同样，以比电源电压VDD的目标电压稍低的电压，电压电平POR从高电平切换为低电平，由此，从复位解除模式转移到复位模式。

复位电路2具备晶体管N0、栅极驱动电路A1、吸收(sink)电路A2和切断电路A3。

晶体管N0是增强型MOS电场效应晶体管(FET)。晶体管N0是以漏极开路输出来构成复位电路2的输出部的源极接地电路。在与晶体管N0的漏极连接的输出端子13和电源电压VDD的电源端子11之间插入在复位电路2上外接的电阻R4。电阻R4被插入晶体管N0的漏极和电源电压VDD之间即可，因此可以内置在控制电路3中，也可以内置在复位电路2中。

栅极驱动电路A1根据电源电压VDD超过应该解除复位的预定的阈值Vth而将晶体管N0从导通变为截止，由此，将输出端子13(即晶体管N0的漏极电压)的电压电平POR从表示复位状态的低电平切换到表示复位解除状态的高电平。栅极驱动电路A1通过将低电平的栅极驱动信号VG输出到晶体管N0的栅极来将晶体管N0截止，通过将高电平的栅极驱动信号VG输出到晶体管N0的栅极来将晶体管N0导通。栅极驱动电路A1是以电源电压VDD作为工作电源电压的电路。

栅极驱动电路A1例如具有以电源电压VDD作为工作电源电压的比较器C1。比较器C1作为用于比较电源电压VDD和阈值Vth的电路，根据其比较结果将栅极驱动信号VG的电压电平切换为高电平或低电平。

吸收电路A2吸收流过晶体管N0的漏极侧的输出端子13的电流I，由此将晶体管N0的漏极电压的电压电平POR维持为低电平。电流I经由电阻R4流入吸收电路A2。

当电源电压VDD超过了阈值Vth时，切断电路A3切断由吸收电路A2吸收电流I，由此对吸收电路A2将电压电平POR维持为低电平进行解除。

此外，复位电路2的电源端子11与控制电路3的电源端子16连接，复位电路2的输出端子13与控制电路3的复位输入端子18连接，复位电路2的接地端子12与控制电路3的接地端子17连接。

因此，根据具备这种结构的复位电路2，即使由于电源电压VDD为极低电压状态而使晶体管N0截止，也通过吸收电路A2将晶体管N0的漏极电压的电压电平POR强制地维持为低电平，因此可以防止电压电平POR变为高电平。其结果，可以防止尽管不是应该解除复位的电源电压，控制电路3仍识别为解除了复位。另外，若电源电压VDD超过阈值Vth，则吸收电路A2进行的电流I的吸收被切断电路A3切断，同时，晶体管N0按照低电平的栅极驱动信号VG而截止。由此，电压电平POR变为高电平，所以也可以防止在应该解除复位的电源电压未解除复位。

接下来，说明作为复位电路2的具体例子的复位电路4。图3是具备复位电路4的控制装置200的结构图。关于与上述相同的结构，省略其说明。

栅极驱动电路A1具有：电阻分压电路(R1、R2、R3)、比较器C1和生成基准电压Vref的基准电压生成电路S1。

电阻分压电路(R1、R2、R3)是监视电源电压VDD的监视电路。电阻分压电路(R1、R2、R3)作为电阻R1、R2和R3的串联电路，被插入与接地端子12连接的接地图案(ground pattern)和与电源端子11连接的电源图案之间。电阻分压电路(R1、R2、R3)从电阻R1和电阻R2的连接点输出对电源电压VDD分压而得的检测电压Vc。即，检测电压Vc是与电源电压VDD对应的值。

电阻分压电路(R1、R2、R3)，当比较器C1的输出电压(栅极驱动信号VG)为低电平时晶体管B 1截止，因此通过用电阻R1和R2、R3对电源电压VDD进行分压而输出检测电压Vc，当比较器C1的输出电压为高电平时晶体管B1导通，因此通过用电阻R1和电阻R2对电源电压VDD进行分压而输出检测电压Vc。由此，可以使检测电压Vc具有滞后。

比较器C1被输入检测电压Vc和基准电压Vref来进行比较，输出与该比较输入结果对应的栅极驱动信号VG。基准电压Vref是通过基准电压生成电路S对电源电压VDD进行降压变换所生成的恒定的电压值。基准电压Vref被输入到比较器C1的同相输入端子，检测电压Vc被输入到比较器C1的反相输入端子。因此，比较器C1当检测出检测电压Vc未超过基准电压Vref时，输出高电平的栅极驱动信号VG，当检测出检测电压Vc超过了基准电压Vref时，输出低电平的栅极驱动信号VG。

生成基准电压Vref的基准电压生成电路S，例如通过使从恒流源S1流出的恒定电流流过基准电压生成元件S2，生成比电源电压VDD低的恒定的基准电压Vref。恒流源S1例如由漏极与电源电压VDD连接、并且栅极和源极间短路的耗尽型MOSFET(depletion-type MOSFET)构成。基准电压生成元件S2例如由进行了二极管连接的耗尽型MOSFET构成。

另外，复位电路4具备将栅极和源极之间经由电阻R5短路的耗尽型N沟道MOSFET、即晶体管N1，作为图2所示的吸收电路A2。将晶体管N1的栅极接地，将晶体管N1的源极经由电阻R5接地。由此，可以使晶体管N1的源极基准的栅极电压为零V。并且，晶体管N1的源极基准的栅极电压为零V、并且晶体管N1的漏极与晶体管N0的漏极连接，因此只要后述的由晶体管P1以及电阻R5构成的切断电路不切断流过晶体管N0的漏极侧的电流I，晶体管N1始终(特别是即使电源电压VDD为极低电压状态)可以将其吸收。

另外，复位电路4具备作为P沟道MOSFET的晶体管P1和电阻R5，作为图2所示的切断电路A2。晶体管P1按照从比较器C1输出的低电平的栅极驱动信号VG，将晶体管N1的源极电位提升到电源电压VDD，由此，晶体管N1的漏极源极间电压变为约0V，因此可以对由晶体管N1吸收电流I进行切断。晶体管P1的栅极与比较器C1的输出端子以及晶体管N0的栅极连接。由此，可以对晶体管P1的栅极输入栅极驱动信号VG。晶体管P1的源极与电源电压VDD连接，晶体管P1的漏极与晶体管N1的源极和电阻R5的连接点相连。电阻R5被插入晶体管N1和源极和地之间。

图4是总结了电源电压VDD的电压状态、复位电路4的晶体管N0、P1、N1的导通/截止状态和输出端子13的电压电平POR的高/低状态的关系的图。

当电源电压VDD为电压VL以下的极低电压状态时，电源电压VDD低于比较器C1能够正常工作的最低工作电压，因此，以电源电压VDD作为工作电源电压的比较器C1的输出电压比能够导通晶体管N0的栅极电压的阈值低。因此，当电源电压VDD为极低电压状态时晶体管N0截止。另一方面，由于电源电压VDD为极低电压状态，因此，晶体管P1的栅极-源极间的电位差比能够导通晶体管P1的栅极电压的阈值小。因此，当电源电压VDD为极低电压状态时晶体管P1截止，因此，由于晶体管N1的导通引起的电流I的吸收，电压电平POR变为低电平。

当电源电压VDD为大于电压VL且在阈值Vth以下的低电压状态时，电源电压VDD超过比较器C1能够正常工作的最低工作电压。另外，当电源电压为低电压状态时，检测电压Vc比基准电压Vref小。因此，从以电源电压VDD作为工作电源电压的比较器C1输出的栅极驱动信号VG的电压电平为高电平，因此晶体管N0导通。另一方面，栅极驱动信号VG的电压电平为高电平，因此，晶体管P1的栅极-源极间的电位差比能够导通晶体管P1的栅极电压的阈值小。因此，当电源电压VDD为低电压状态时晶体管P1截止，因此，由于晶体管N1的导通引起的电流I的吸收，电压电平POR变为低电平。

当电源电压VDD为超过阈值Vth的正常电压状态时，检测电压Vc比基准电压Vref大。因此，比较器C1的栅极驱动信号VG的电压电平为低电平，因此晶体管N0截止。另一方面，栅极驱动信号VG的电压电平为低电平，因此，晶体管P1的栅极-源极间的电位差超过能够导通晶体管P1的栅极电压的阈值，因此晶体管P1导通。通过晶体管P1的导通，晶体管N1截止，因此通过晶体管N1进行的电流I的吸收被切断。因此，电压电平POR变为高电平。

图5是图1的复位电路1中的电源电压VDD和电压电平POR的关系图。图6是图3的复位电路4中的电源电压VDD和电压电平POR的关系图。比较图5、图6可以明了，即使电源电压VDD为极低电压状态也可以将电压电平POR维持为低电平。

例如，工作电压为1V的微型计算机将电压在(0.8×VDD)以上的电压电平POR检测为高电平，识别为复位被解除。另外，将电压在(0.2×VDD)以下的电压电平POR检测为低电平，识别为实施了复位。对于这种规格的微型计算机，当电源电压VDD为0.6V时，使电压电平POR为低电平，希望成为实施了复位的状态。

在这种情况下，在具有图5的特性的现有的复位电路1中，当电源电压VDD为0.6V时，电压电平POR的电压为0.6V，因此，微型计算机将电压电平POR检测为高电平，识别为复位被解除。然而，在作为具有图6的特性的本发明的实施方式的复位电路4中，当电源电压VDD为0.6V时，电压电平POR为(0.2×VDD)以下的电压。因此，微型计算机将电压电平POR检测为低电平，不识别为复位被解除。

以上，详细说明了本发明的优选实施例，但是本发明不受上述实施例的限制，在不脱离本发明的范围的情况下可以对上述实施例加以各种变形以及置换。

例如，本发明的复位电路不限于图3所示的结构。图7是具备复位电路5的控制装置300的结构图。复位电路5具备负电源M1，作为图2所示的切断电路A3。负电源M1通过使晶体管N1的栅极-源极间电压成为预定值以下的负值，可以切断由晶体管N1吸收电流I。当为不需要切断电流I的低电压状态(包含极低电压状态)时，将晶体管N1的栅极以及源极与大地短接即可。

另外，作为本发明的一个实施方式，图2所示的控制装置100可以是DC-DC变换器(典型地是升压稳压器)。例如，在即使电源电压VDD为极低电压状态也能够工作的控制电路3是控制电源电压VDD的升压的升压控制电路的情况下，也能够有效地应用本发明。

Claims

1.一种复位电路，具备N沟道MOSFET和栅极驱动电路，该栅极驱动电路根据电源电压超过应该解除复位的预定的阈值而将所述N沟道MOSFET从导通变为截止，由此，将所述N沟道MOSFET的漏极电压从表示复位状态的低电平切换为表示复位解除状态的高电平，所述复位电路的特征在于，

具备：

吸收电路，其吸收流过所述N沟道MOSFET的漏极侧的电流，由此将所述漏极电压维持为低电平；以及

切断电路，其当所述电源电压超过所述阈值时，切断由所述吸收电路吸收所述电流。

2.根据权利要求1所述的复位电路，其特征在于，

所述栅极驱动电路具有比较所述电源电压和所述阈值的比较器，

所述切断电路根据所述比较器的输出信号切断由所述吸收电路吸收所述电流。

3.根据权利要求1或2所述的复位电路，其特征在于，

所述吸收电路具有栅极-源极间电压为能够吸收所述电流的零以下的电压的耗尽型N沟道MOSFET。

4.根据权利要求3所述的复位电路，其特征在于，

所述切断电路通过提升所述耗尽型N沟道MOSFET的源极电位，切断由所述耗尽型N沟道MOSFET吸收所述电流。

5.一种控制装置，其特征在于，

所述控制装置具备：权利要求1至4中任一项所述的复位电路、和当所述漏极电压为高电平时解除复位的控制电路。

6.一种微型计算机，其特征在于，

所述微型计算机具备：权利要求1至4中任一项所述的复位电路、和当所述漏极电压为高电平时解除复位的中央运算处理装置。