JP3299032B2

JP3299032B2 - 初期値設定回路

Info

Publication number: JP3299032B2
Application number: JP10291094A
Authority: JP
Inventors: 直己三宅; 誠小島
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1994-05-17
Filing date: 1994-05-17
Publication date: 2002-07-08
Anticipated expiration: 2017-07-08
Also published as: US5523710A; JPH07312541A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源投入時に、半導体
集積回路の内部回路の誤動作を防ぐために、この内部回
路の動作状態を一意的に所定の初期状態に決める初期値
設定回路の改良に関するものである。

【０００２】

【従来の技術】従来、このような初期値設定回路として
図８に示すものが知られている。以下、図８の初期値設
定回路について説明する。

【０００３】図８の初期値設定回路において、５０は入
力端子、５１は電源Ｖccに接続されたＮチャネルＭＯＳ
トランジスタであって、そのゲートには前記入力端子５
０が接続される。５２はキャパシタであって、前記ＭＯ
Ｓトランジスタ５１のオン時に電源Ｖccから電荷の供給
を受ける。５３は前記ＮチャネルＭＯＳトランジスタ５
１とキャパシタ５２の接続点の電位が供給される出力ノ
ード、５４は前記出力ノード５３に接続されたＰチャネ
ルＭＯＳトランジスタであって、そのゲートには電源Ｖ
ccが接続される。５５は前記出力ノード５３に接続され
たインバータである。

【０００４】また、６０はセット・リセット回路であっ
て、この回路には、出力端子５６と、電源投入時に動作
状態（電圧レベル）が一意的に決まらない信号線５７
と、この出力端子５６と信号線５７との間に配置された
オア回路５８とが備えられる。このオア回路５８には、
前記インバータ５５の出力が入力される。

【０００５】前記図８に示す従来の初期値設定回路で
は、電源投入時には入力端子５０の電圧レベルがローレ
ベルであり、従ってＮチャネルＭＯＳトランジスタ５１
はオフし、またキャパシタ５２の容量カップリングによ
り出力ノード５３の電圧レベルもローレベルであり、従
ってインバータ５５はハイレベルの初期設定信号を出力
し、その結果、セット・リセット回路の出力端子５６の
電圧レベルはハイレベルとなって、半導体集積回路の内
部回路の電圧レベルをハイレベルに初期設定する。この
状態では、ＰチャネルＭＯＳトランジスタ５４は電源電
圧Ｖccの印加によりオフしている。

【０００６】その後、入力端子５０の電圧レベルがハイ
レベルになると、ＮチャネルＭＯＳトランジスタ５１が
オンして、キャパシタ５２が充電され、出力ノード５３
がハイレベルになり、従ってインバータ５５の出力がロ
ーレベルになってハイレベルの初期設定信号の出力が停
止され、その結果、半導体集積回路の内部回路は信号線
５７の電圧レベルに応じて動作状態が変化する。前記初
期設定のリセット後は、入力端子５０の電圧レベルをロ
ーレベルにすることにより、ＮチャネルＭＯＳトランジ
スタ５１をオフし、キャパシタ５２への充電を停止す
る。

【０００７】一方、電源をオフする（切る）と、Ｐチャ
ネルＭＯＳトランジスタ５４はゲート電圧が０ｖとなる
ので、オンして、前記キャパシタ５２に蓄えられた電荷
がＰチャネルＭＯＳトランジスタ５４を経てグランドに
放電され、出力ノード５３の電圧レベルをローレベルの
初期状態に戻す。

【０００８】

【発明が解決しようとする課題】しかしながら、前記従
来の初期値設定回路では、次の欠点があった。すなわ
ち、半導体集積回路の内部回路の初期状態のリセット後
（即ち、出力ノード５３のハイレベル状態時）、キャパ
シタ５２に蓄えられた電荷がリークにより減少し、その
リーク量が増大すると、出力ノード５３の電圧レベルが
ハイレベルからローレベルに変化し、このためインバー
タ５５は初期設定信号（ハイレベル）を出力し、セット
・リセット回路の出力端子５６の電圧レベルもハイレベ
ルとなって、半導体集積回路の内部回路が誤ってハイレ
ベルに初期設定されてしまう不具合がある。

【０００９】そこで、例えば、前記図８の回路を改良し
た初期値設定回路として、図９に示す回路を提案するこ
とができる。

【００１０】図９に示す初期値設定回路は、基本的に
は、図８の回路におけるＰチャネルＭＯＳトランジスタ
５４を削除し、その代りに、Ｐチャネルトランジスタで
構成するフィードバックトランジスタ７０を付加したも
のである。

【００１１】前記フィードバックトランジスタ７０は、
電源Ｖccと出力ノード５３とに接続され、ゲートにはイ
ンバータ５５の出力側が接続される。従って、キャパシ
タ５２の充電電荷により出力ノード５３がハイレベルの
とき、即ちインバータ５５の出力がローレベルのとき、
フィードバックトランジスタ７０がオンして、電源から
電荷をキャパシタ５２に補充して出力ノード５３のハイ
レベルを維持し、また電源オフ時には、キャパシタ５２
に蓄えられた電荷を出力ノード５３及びフィードバック
トランジスタ７０を介して放電するようにしている。

【００１２】尚、図９では、入力端子５０が接続される
トランジスタ５１をＰチャネルトランジスタで構成し、
また、インバータ５５を具体的に電源Ｖccに接続された
Ｐチャネルトランジスタ５５ａと、グランドに接続され
たＮチャネルトランジスタ５５ｂとを並列接続した構成
としている。また、セット・リセット回路７１では、電
源投入時に電圧レベルが一意的に決まらない信号線Ｂ、
Ｃが入力されるナンド回路７１ａと、このナンド回路７
１ａの出力と前記インバータ５５の出力とを入力するノ
ア回路７１ｂとにより構成し、インバータ５５のハイレ
ベル出力を初期設定信号としてセット・リセット回路７
１のノア回路７１ｂの出力をローレベルとすることによ
り、半導体集積回路の内部回路の動作状態を初期設定す
る。

【００１３】しかしながら、前記提案の初期値設定回路
であっても、瞬時停電、又は電源切直後での電源再投入
があった場合には、内部回路の初期設定を行うことがで
きない欠点を有することが判った。その原因の詳細を以
下に説明する。

【００１４】すなわち、内部回路の初期設定をリセット
した状態にある場合には、既述の通り出力ノード５３が
フィードバックトランジスタ７０のオンにより電源Ｖcc
から電荷補充を受けて、その電圧レベルはハイレベルに
あり、それに伴いインバータ５５の出力がローレベルに
あって初期設定信号をリセットしているが、この状態で
電源をオフした場合には、電源電圧Ｖccは０ｖにまで下
がり、このため、キャパシタ５２に蓄えられた電荷がフ
ィードバックトランジスタ７０から電源に向って放電さ
れ、出力ノード５３の電圧レベルは低下する。しかし、
出力ノード５３の電圧レベルがフィードバックトランジ
スタ７０の閾値電圧Ｖｔにまで低下すると、この時点で
フィードバックトランジスタ７０がオフするため、出力
ノード５３の電圧レベルは０ｖとならず、前記閾値電圧
Ｖｔが残存する。この残存した電圧Ｖｔを形成する電荷
は、時間経過に伴いキャパシタ５２から徐々にリーク
し、やがて出力ノード５３の電圧レベルは０ｖとなり、
このような状況で次の電源投入が行われる通常の場合に
は、インバータ５５の出力がハイレベルとなり（インバ
ータ５５のＰチャネルトランジスタ５５ａを通じて電源
電圧Ｖccが供給されてハイレベルとなり）、初期設定信
号が出力される。これに対し、瞬時停電又は電源切直後
に電源再投入があった場合には、出力ノード５３の電圧
レベルはほぼ前記閾値電圧Ｖｔにある一方、インバータ
５５の出力側の電圧レベルは、内蔵のＮチャネルトラン
ジスタ５５ｂを介してグランドレベルにあり、このた
め、この状況で電源電圧Ｖccが０ｖから上昇し始める
と、この電源電圧Ｖccがフィードバックトランジスタ７
０の閾値電圧Ｖｔを越えた時点でフィードバックトラン
ジスタ７０がオンして、図１０に示すように電源から出
力ノード５３に電荷が供給され、出力ノード５３の電圧
レベルは電源電圧Ｖccにまで上昇してハイレベルとな
る。その結果、インバータ５５では、Ｐチャネルトラン
ジスタ５５ａがオフし、Ｎチャネルトランジスタ５５ｂ
がオンして、インバータ５５の出力はローレベルを維持
し、初期設定信号（ハイレベル出力）は出力されない。
従って、瞬時停電時又は電源切直後の電源再投入時には
半導体集積回路の内部回路を初期設定することができな
い。

【００１５】以上、出力ノードを初期状態ではローレベ
ルとし、そのリセット時にハイレベルとした初期値設定
回路について説明したが、その反対に、出力ノードを初
期状態ではハイレベルとし、そのリセット時にローレベ
ルとした初期値設定回路であっても、前記のようなフィ
ードバックトランジスタを備える限り、同様の欠点を有
する。

【００１６】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、前記フィードバックトランジスタ等
のフィードバック用スイッチング手段を備えた初期値設
定回路において、瞬時停電時や電源切直後の電源再投入
時であっても、初期設定信号を確実に出力できるように
することにある。

【００１７】

【課題を解決するための手段】前記の目的を達成するた
め、本発明では、前記従来の欠点を生じる原因が、瞬時
停電時や電源切直後の電源再投入時にインバータの正常
動作が確保されない前の段階で、そのインバータの不正
常動作に伴いフィードバック用スイッチング手段が誤動
作する点にあることから、瞬時停電時や電源切直後の電
源再投入時にフィードバック用スイッチング手段の正常
動作を確保する構成とする。

【００１８】すなわち、請求項１記載の発明の初期値設
定回路では、出力ノードと、前記出力ノードの電位を設
定電位に初期設定するキャパシタと、外部から入力され
る初期状態リセット信号により制御され、前記出力ノー
ドを前記初期設定された設定電位とは異なる電位に設定
する初期状態リセット用スイッチング手段と、入力段が
前記出力ノードに接続され、出力ノードの電位を反転し
た電位を出力するインバータと、前記インバータの出力
により制御され、前記出力ノードの電位を保持するフィ
ードバック用スイッチング手段と、電源電圧が規定値に
上昇する電源投入時に、電源電圧が前記インバータの正
常動作が確保される電圧値に達するまで前記フィードバ
ック用スイッチ手段の作動及び前記初期状態リセット用
スイッチング手段の作動を制限する制限手段とを備えた
構成としている。

【００１９】また、請求項２記載の発明では、前記請求
項１記載の発明の初期値設定回路において、初期状態リ
セット用スイッチング手段を削除した構成としている。

【００２０】更に、請求項３記載の発明では、前記請求
項１又は請求項２記載の初期値設定回路の制限手段を限
定して、制限手段は、電源に接続され、電源電圧がイン
バータの正常動作が確保される電圧値に達して初めて活
性化されて、電源電圧をフィードバック用スイッチ手段
及び初期状態リセット用スイッチング手段に供給するも
のである構成としている。

【００２１】加えて、請求項４記載の発明では、前記請
求項３記載の初期値設定回路の制限手段を更に限定し、
制限手段は、電源に接続された２個のＭＯＳトランジス
タより成るカレントミラー回路と、前記カレントミラー
回路の一方のＭＯＳトランジスタに接続され、前記カレ
ントミラー回路の他方のトランジスタの導通非導通電圧
を決定する１個又は複数個の導通非導通電圧設定用ＭＯ
Ｓトランジスタとから成り、前記カレントミラー回路の
他方のＭＯＳトランジスタには出力端子が接続される構
成としている。

【００２２】更に加えて、請求項５記載の発明では、前
記請求項３又は請求項４記載の初期値設定回路の制限手
段に対し、前記制限手段から出力される電圧の立上りを
滑らかにする他のキャパシタを接続する構成としてい
る。

【００２３】また、請求項６記載の発明では、前記請求
項１、請求項２、請求項３、請求項４又は請求項５記載
の初期値設定回路において、フィードバック用スイッチ
ング手段はＭＯＳトランジスタより構成され、前記ＭＯ
Ｓトランジスタに並列に接続される他のＭＯＳトランジ
スタを備え、前記他のＭＯＳトランジスタは、前記ＭＯ
Ｓトランジスタの閾値電圧よりも閾値電圧が低い構成と
している。

【００２４】

【作用】以上の構成により、請求項１、請求項３及び請
求項４記載の発明では、瞬時停電時や、電源切直後の電
源再投入時には、インバータが正常動作を行うまでの間
のフィードバック用スイッチング手段の不正常な作動が
制限手段により制限されるので、この瞬時停電時等であ
っても半導体集積回路の内部回路は確実に初期設定され
る。

【００２５】また、請求項２記載の発明では、前記請求
項１記載の発明の作用の他に、電源投入時には、電源電
圧がインバータの正常動作が確保される電圧にまで上昇
した時点で制限手段の作動が停止するので、この制限手
段の停止を初期状態のリセット信号として用いて、半導
体集積回路の内部回路の初期設定をリセットすることが
可能となる。

【００２６】更に、請求項５記載の発明では、制限手段
から出力される電圧値の上昇の速度を他のキャパシタに
より調整することができる。

【００２７】加えて、請求項６記載の発明では、他のＭ
ＯＳトランジスタにより、出力ノードの電位を確実に前
記他のＭＯＳトランジスタの閾値電圧にまで低下させ
て、その出力ノードを初期状態の設定電位にすることが
できる。

【００２８】

【実施例】以下、本発明の実施例を図面に基いて説明す
る。

【００２９】（第１の実施例）以下、本発明の第１の実
施例について図１を参照しながら説明する。

【００３０】図１は本発明の第１の実施例の初期値設定
回路を示す。同図において、１は電源に接続されて電源
電圧Ｖｃｃが所定電圧に達するまで活性化されない内部
電源回路、３は初期値設定回路の初期設定値をリセット
するための初期状態リセット信号/RSTが入力される入力
端子、Ｔr1は前記初期状態リセット信号/RSTの入力端子
３がゲートに接続されたＰチャネルのトランジスタで構
成された初期状態リセット用スイッチング手段であっ
て、そのドレインには、前記内部電源回路１が接続され
る。前記初期状態リセット信号/RSTは、図３に示すよう
な動作をする。

【００３１】また、Ｃ１は一端がグランドに接続された
キャパシタ、ＩＮＶ１は入力段のレベルを反転した電位
を出力するインバータであって、このインバータＩＮＶ
１は、電源電圧Ｖccが印加されるＰチャネルのＭＯＳト
ランジスタＴr10 と、グランドに接続されたＮチャネル
のＭＯＳトランジスタＴr11 とを直列に接続した回路か
ら成る。

【００３２】更に、Ａは出力ノードであって、前記出力
ノードＡには、前記キャパシタＣ１の他端と、前記初期
状態リセット用スイッチング手段Ｔr1のソースと、前記
インバータＩＮＶ１の入力段とが接続される。従って、
前記キャパシタＣ１は、電源投入時に出力ノードＡをグ
ランドレベル（設定電位）に初期設定し、初期状態リセ
ット用スイッチング手段Ｔr1は、初期状態リセット信号
/RSTがローレベルのときオンして、内部電源回路１の出
力電圧を出力ノードＡに供給することにより、前記出力
ノードＡをハイレベル（前記初期設定された設定電位と
は異なる電位）に設定する。

【００３３】加えて、Ｔr5はＰチャネルのトランジスタ
で構成されたフィードバック用スイッチ手段であって、
このフィードバック用スイッチ手段Ｔr5は、そのドレイ
ンが前記内部電源回路１に、そのソースが前記出力ノー
ドＡに各々接続され、そのゲートが前記インバータＩＮ
Ｖ１の出力側に接続される。従って、フィードバック用
スイッチ手段Ｔr5は、そのオン時（インバータＩＮＶ１
の出力がローレベルのとき）に内部電源回路１の出力電
圧を出力ノードＡに供給して、前記出力ノードＡをハイ
レベル（初期設定された設定電位とは異なる電位）に保
持する。

【００３４】また、２はセット・リセット回路であっ
て、前記セット・リセット回路２には、電源投入時にレ
ベルが一意的に定まらない２本の信号線Ｂ，Ｃが入力さ
れるＮＡＮＤ回路５と、前記ＮＡＮＤ回路５の出力及び
前記インバータＩＮＶ１の出力が入力されるＮＯＲ回路
６とを有し、出力端子OUT1には前記ＮＯＲ回路６の出力
側が接続される。

【００３５】次に、前記内部電源回路１の内部構成を図
２に示す。同図の内部電源回路１において、Ｔr2，Ｔr3
は、電源電圧Ｖccが印加され、カレントミラー回路１０
を形成する２個のＰチャネルのＭＯＳトランジスタであ
る。また、ＰＴr1〜ＰＴrnは、前記カレントミラー回路
１０の一方のトランジスタＴr2とグランドとの間に接続
された複数個（ｎ個）の他のＰチャネルのＭＯＳトラン
ジスタであって、これ等のトランジスタＰＴr1〜ＰＴrn
は、前記カレントミラー回路１０の他方のトランジスタ
Ｔr3の導通非導通の電圧を決定し、電源電圧Ｖccがこれ
等の複数個のトランジスタＰＴr1〜ＰＴrnの各閾値電圧
Ｖpt1 〜Ｖptn の合計値と前記カレントミラー回路１０
の一方のトランジスタＴr2自身の閾値電圧Ｖt1との合計
値に等しい設定電圧Ｖcc0 に達すると、カレントミラー
回路１０の２個のトランジスタＴr2，Ｔr3がＯＮする構
成である。前記カレントミラー回路１０の他方のトラン
ジスタＴr3にはカレントミラー回路１０の出力端子１１
が接続され、この出力端子１１には、カレントミラー回
路１０の２個のトランジスタＴr2，Ｔr3のＯＮ時に電源
電圧Ｖccと同電位の電圧が現れる。尚、前記複数個の導
通非導通電圧設定用のトランジスタＰＴr1〜ＰＴrnは、
電源からグランドに流れる貫通電流を抑えて、低電流化
を図る作用をも有する。

【００３６】従って、前記内部電源回路１は、以上の構
成により、電源電圧Ｖccが設定電圧（複数個のトランジ
スタＰＴr1〜ＰＴrnの各閾値電圧Ｖpt1 〜Ｖptn の合計
値と前記カレントミラー回路１０の一方のトランジスタ
Ｔr2自身の閾値電圧Ｖt1との合計値）Ｖcc0 に達して初
めて活性化される。前記設定電圧Ｖcc0 は、インバータ
ＩＮＶ１の正常動作が確保される設定最低電圧値以上の
電圧値に設定される。よって、電源電圧が規定値に上昇
する電源投入時には、前記フィードバック用スイッチ手
段Ｔr5が不正常にオンしても、電源電圧ＶccＶccが前記
設定電圧Ｖcc0 に達するまでの間は出力ノードＡに電圧
を供給しないようにフィードバック用スイッチ手段Ｔr5
による作動（出力ノードＡへの電圧供給）を制限する制
限手段１５を構成している。

【００３７】以上のように構成された本実施例の初期値
設定回路について、以下、その動作を図３を参考に説明
する。

【００３８】先ず、通常の動作を先に説明する。電源投
入時、初期状態リセット信号/RSTはハイレベルにある。
この時、初期状態リセット用スイッチング手段Ｔr1はオ
フしている。従って、出力ノードＡのレベルは、キャパ
シタＣ１による容量カップリングのためにローレベルと
なっている。その結果、インバータＩＮＶ１はハイレベ
ルの初期設定信号を出力するので、セット・リセット回
路２の出力端子OUT1の出力はローレベルとなって、半導
体集積回路の内部回路がこのローレベルに初期設定され
る。

【００３９】その後、電源電圧Ｖccが規定値（例えば３
Ｖ）を保持している状態で、初期状態リセット信号/RST
のレベルはローレベルとなる。これにより、初期状態リ
セット用スイッチング手段Ｔr1はオンし、電源からの電
荷が内部電源回路１及び前記初期状態リセット用スイッ
チング手段Ｔr1を経てキャパシタＣ１に充電されるの
で、出力ノードＡのレベルはローレベルからハイレベル
になる。その結果、インバータＩＮＶ１の出力はローレ
ベルとなって初期設定信号の出力が停止してリセットさ
れるので、セット・リセット回路２の出力端子OUT1の出
力は信号線Ｂ，Ｃのレベルに応じて変化して、半導体集
積回路の内部回路は前記信号線Ｂ，Ｃのレベルに応じて
動作状態が変化することになる。この状態では、フィー
ドバック用スイッチ手段Ｔr5がオンし、内部電源回路１
の電荷が前記フィードバック用スイッチ手段Ｔr5を経て
キャパシタＣ１に補充されるので、前記出力ノードＡの
ハイレベルが保持されて、インバータＩＮＶ１の初期設
定信号の出力の停止は維持される。

【００４０】いま、前記の状態において、瞬時停電又は
電源切直後での電源再投入が行われた場合（以下、これ
等の場合を瞬時停電時等という）には、電源電圧Ｖccが
短期間の間低下するため、この低下している期間ではキ
ャパシタＣ１に蓄えられた電荷が出力ノードＡ及びフィ
ードバック用スイッチ手段Ｔr5を経て放電される。この
放電は、出力ノードＡの電位がフィードバック用スイッ
チ手段Ｔr5の閾値電圧Ｖt5にまで低くなった時点で、前
記フィードバック用スイッチ手段Ｔr5がオフするため
に、停止し、出力ノードＡの電位はこの閾値電圧Ｖt5に
保持される。

【００４１】その後、電源電圧Ｖccが上昇し始めても、
電源電圧Ｖccが前記設定電圧Ｖcc0 に達するまでの間で
は、内部電源回路１は活性化されず、その出力端子１１
の出力電圧は０ｖである。従って、インバータＩＮＶ１
では、その入力段の電位が前述の通り出力ノードＡの電
位であるフィードバック用スイッチ手段Ｔr5の閾値電圧
Ｖt5にあっても、電源電圧ＶccがＰチャネルのトランジ
スタＴr10 を経て出力側に印加されて、電源電圧Ｖccの
上昇によりインバータＩＮＶ１の出力はやがてハイレベ
ルの初期設定信号を出力するので、セット・リセット回
路２の出力端子OUT1のレベルはローレベルとなって、半
導体集積回路の内部回路がこのローレベルに確実に且つ
一意的に初期設定されることになる。この際、フィード
バック用スイッチ手段Ｔr5は、前記インバータＩＮＶ１
のハイレベルの出力によりオフするので、内部電源回路
１の出力は出力ノードＡには印加されない。尚、仮にフ
ィードバック用スイッチ手段Ｔr5がオン状態にあって
も、前述の通り内部電源回路１は未だ活性化されず、そ
の出力端子１１の出力は０ｖであるので、出力ノードＡ
の電位はローレベルに保たれる。更に、このような電源
電圧Ｖccが設定電圧Ｖcc0 未満の状態において、初期状
態リセット信号/RSTが電源電圧Ｖccの上昇に伴わず早期
にローレベルになると（図３の信号/RSTを参照）、初期
状態リセット用スイッチング手段Ｔr1がオンするが、内
部電源回路１は活性化されていず、その出力端子１１の
出力は０ｖであるので、出力ノードＡの電位はローレベ
ルに保たれる。

【００４２】その後、電源電圧Ｖccが設定電圧Ｖcc0 に
達すると、内部電源回路１が活性化されて、その出力端
子１１の出力電圧は電源電圧Ｖccとなる。従って、前記
内部電源回路１から電荷が初期状態リセット用スイッチ
ング手段Ｔr1を経てキャパシタＣ１に充電されて、出力
ノードＡのレベルがハイレベルになるので、インバータ
ＩＮＶ１の出力はローレベルとなって、初期設定信号
（ハイレベル）がリセットされる。このインバータＩＮ
Ｖ１のローレベル出力は、フィードバックスイッチング
手段Ｔr5の作用により、初期状態リセット信号/RSTのそ
の後のレベル変化に関係なく保持される。よって、前記
インバータＩＮＶ１の出力（ローレベル）により、セッ
ト・リセット回路２の出力端子OUT1は信号線Ｂ，Ｃのレ
ベルに応じて変化するので、半導体集積回路の内部回路
の動作状態は信号線Ｂ，Ｃのレベルにより制御されるこ
とになる。

【００４３】（第２の実施例）次に、本発明の第２の実
施例を図４に示す。

【００４４】同図（ａ）は、前記図１に示す第１の実施
例の初期値設定回路の出力ノードＡに他のＮチャネルの
ＭＯＳトランジスタＴr4のソースを接続したものであ
る。

【００４５】前記他のＭＯＳトランジスタＴr4は、その
ドレインに電源電圧Ｖccが印加され、ゲート及びソース
は出力ノードＡに接続される。このＭＯＳトランジスタ
Ｔr4は、その閾値電圧Ｖt4がフィードバック用スイッチ
手段（ＭＯＳトランジスタ）Ｔ r5の閾値電圧Ｖt5より
も低い電圧値のものが使用される。

【００４６】従って、本実施例においては、前記第１の
実施例と同様の動作を行う他、通常の電源切時や、瞬時
停電時等では、キャパシタＣ１に蓄えられた電荷がフィ
ードバック用スイッチ手段Ｔr5から放電される際に、そ
の電荷の一部が前記他のＭＯＳトランジスタＴr4を経て
放電されると共に、出力ノードＡのレベルがフィードバ
ック用スイッチ手段Ｔr5の閾値電圧Ｖt5にまで低下して
前記フィードバック用スイッチ手段Ｔr5がオフしても、
前記他のＭＯＳトランジスタＴr4は、出力ノードＡの電
位が自己の閾値電圧Ｖt4（Ｖt4＜Ｖt5）にまで低下して
初めてオフするので、出力ノードＡのレベルをその閾値
電圧Ｖt4にまで低く制限して、その出力ノードＡのレベ
ルを確実にローレベルにする作用を奏する。

【００４７】尚、前記他のＭＯＳトランジスタＴr4はＮ
チャネルのもので構成されているが、同図（ｂ）に示す
ように、ＰチャネルのＭＯＳトランジスタで構成しても
よいのは勿論である。

【００４８】（第３の実施例）次に、本発明の第３の実
施例を図５に示す。

【００４９】同図（ａ）は、前記図４に示す第２の実施
例の初期値設定回路の内部電源回路１の出力端子１１に
他のキャパシタＣ２の一端を接続し、その他端をグラン
ドに接続したものである。

【００５０】したがって、本実施例においては、前記他
のキャパシタＣ２により、同図（ｂ）に示すように、電
源電圧Ｖccが設定電圧Ｖcc0 に達した時点から、内部電
源回路１の出力端子１１から出力ノードＡに出力される
電圧Vcc2の上昇の程度を同図に一点鎖線で示すように任
意に調整することができる。

【００５１】（第４の実施例）以下、本発明の第４の実
施例について図６を参照しながら説明する。

【００５２】図６は、前記第２の実施例を示す図４の初
期値設定回路の構成から初期状態リセット用スイッチン
グ手段Ｔr1を削除した構成である。すなわち、電源電圧
Ｖccが設定電圧Ｖcc0 に達するまでは、内部電源回路１
の０ｖの出力により半導体集積回路の内部回路を初期設
定し、その後、電源電圧Ｖccが設定電圧Ｖcc0 以上に上
昇すれば、内部電源回路１の電源電圧Ｖccの出力により
その初期状態をリセットするようにした構成である。
尚、同図では、図１に示すセット・リセット回路２は図
示していないが、存在する。

【００５３】以下、本実施例の動作を具体的に説明す
る。先ず、通常の電源投入時においては、当初、出力ノ
ードＡのレベルは、キャパシタＣ１による容量カップリ
ングのためにローレベルとなり、従ってインバータＩＮ
Ｖ１の出力はハイレベルの初期設定信号を出力するの
で、セット・リセット回路２の出力端子OUT1はローレベ
ルとなって、半導体集積回路の内部回路がこのローレベ
ルに初期設定される。その後、電源電圧Ｖccが上昇して
設定電圧Ｖcc0 を越えると、内部電源回路１の出力端子
１１から電源電圧Ｖcc（Ｖcc＞Ｖcc0 ）が供給され、そ
の電荷がキャパシタＣ１に充電されるので、出力ノード
Ａの電位はハイレベルとなり、インバータＩＮＶ１の出
力はハイレベルからローレベルに変化して初期設定信号
の出力を停止する。その結果、セット・リセット回路２
の出力端子OUT1のレベルが信号線Ｂ，Ｃのレベルに応じ
て変化して、半導体集積回路の内部回路の動作状態が信
号線Ｂ，Ｃのレベルに応じて変化する。

【００５４】また、瞬時停電時等では、その当初で電源
電圧Ｖccが短期間の間低下すると、前記第２の実施例と
同様に、出力ノードＡのレベルはトランジスタＴr4の閾
値電圧Ｖt4（基本的にはフィードバック用スイッチ手段
Ｔr5の閾値電圧Ｖt5）となるが、その後に、電源電圧Ｖ
ccが上昇し始めても、その電源電圧Ｖccが設定電圧Ｖcc
0 未満の段階では、内部電源回路１の出力は０ｖである
ので、仮にフィードバック用スイッチ手段Ｔr5がオンし
ても出力ノードＡのレベルはローレベルに保たれ、従っ
てインバータＩＮＶ１からはハイレベルの初期設定信号
が確実に出力される。その後、電源電圧Ｖccが設定電圧
Ｖcc0 に達すると、内部電源回路１の出力端子１１から
電源電圧Ｖcc（Ｖcc＞Vcc0）が供給されて、キャパシタ
Ｃ１に電荷が充電されるので、出力ノードＡのレベルは
ハイレベルとなり、インバータＩＮＶ１の出力はハイレ
ベルからロウレベルにリセットされて、セット・リセッ
ト回路２の出力端子OUT1のレベルが信号線Ｂ，Ｃのレベ
ルに応じて変化して、半導体集積回路の内部回路の動作
状態が信号線Ｂ，Ｃのレベルに応じて変化する。

【００５５】従って、本実施例では、電源投入時及び瞬
時停電時等において内部電源回路１の出力端子１１の出
力をワンショットの信号として、このワンショット信号
を用いた半導体集積回路の内部回路の初期状態のセット
及びリセットを行うことができる。

【００５６】尚、本第４の実施例では、前記第３の実施
例を示す図５の他のキャパシタＣ２を接続する必要はな
い。即ち、前記キャパシタＣ２の機能はキャパシタＣ１
が兼用する。

【００５７】（第５の実施例）以下、本発明の第５の実
施例について図７を参照しながら説明する。

【００５８】同図は、前記第１の実施例の図１の初期値
設定回路の初期状態リセット用スイッチング手段Ｔr1及
びフィードバック用スイッチング手段Ｔr5をＰチャネル
のトランジスタで構成したのに代え、Ｎチャネルのトラ
ンジスタで構成し、回路の電圧関係を図１の回路とは逆
にした初期値設定回路を示す。

【００５９】すなわち、図７において、キャパシタＣ１
´の他端は電源に接続され、初期状態リセット用スイッ
チング手段Ｔr1´のソースが内部電源回路１´を経てグ
ランドに接続される。また、フィードバック用スイッチ
ング手段Ｔr5´（Ｎチャネルのトランジスタ）はＰチャ
ネルのトランジスタＴr15 と共にフィードバックインバ
ータＩＮＶ２を構成する。インバータＩＮＶ１の出力は
セット・リセット回路２´においてインバータ１１を経
てＮＯＲ回路６に入力される。他の構成は図１と同様で
あるので、同一部分に同一符号を付して、その説明を省
略する。

【００６０】従って、本実施例では、電源投入時、当
初、初期状態リセット信号/RSTがローレベルにあると、
初期状態リセット用スイッチング手段Ｔr1´がオフし、
出力ノードＡがハイレベルとなって、インバータＩＮＶ
１はローレベルの初期設定信号を出力するので、セット
・リセット回路２´の出力端子OUT1はローレベルとなっ
て、半導体集積回路の内部回路がローレベルに初期設定
される。その後は、出力ノードＡのレベルがフィードバ
ック用スイッチング手段Ｔr15 により保持されるので、
前記初期設定状態は保持される。

【００６１】その後、初期状態リセット信号/RSTがハイ
レベルになると、初期状態リセット用スイッチング手段
Ｔr1´がオンし、出力ノードＡがローレベルとなるの
で、インバータＩＮＶ１の出力はハイレベルとなって初
期設定信号の出力が停止し、セット・リセット回路２´
の出力端子OUT1は信号線Ｂ、Ｃのレベルに応じて変化
し、半導体集積回路の内部回路は前記信号線Ｂ、Ｃのレ
ベルに応じて変化する。

【００６２】そして、瞬時停電時等では、電源電圧が低
下した当初、初期設定信号の電位は、インバータＩＮＶ
１のトランジスタＴr10 から電源（０ｖ）への放電によ
り低下し、インバータＩＮＶ１のトランジスタＴr10 の
閾値電圧Ｖt10 にまで低下した時点で放電の停止により
その閾値電圧Ｖt10 に維持される。その後、電源電圧Ｖ
ccが上昇すると、内部電源回路１´がない従来の場合で
は、インバータＩＮＶ２の出力はそのＮチャネルのトラ
ンジスタＴr5' のオンによりハイレベルになり、出力ノ
ードＡの電位はその電荷が前記オンしたトランジスタＴ
r5´を経てグランドに放電されてローレベルとなるた
め、インバータＩＮＶ１の出力はハイレベルを維持し
て、初期設定信号（ローレベル）は出力されなくなる
が、本実施例では、フィードバック用スイッチング手段
Ｔr5´がオンしても、前記内部電源回路１´の存在によ
り、そのフィードバック用スイッチング手段Ｔr5´とグ
ランド間の接続が断たれるので、出力ノードＡからフィ
ードバック用スイッチング手段Ｔr5´を経た放電が阻止
されて、出力ノードＡの電位はキャパシタＣ１´とのカ
ップリングによりハイレベルとなる。その結果、インバ
ータＩＮＶ１はローレベルの初期設定信号を出力するの
で、半導体集積回路の内部回路が一意的にローレベルに
初期設定されることになる。

【００６３】尚、図示しないが、本実施例に示す図７の
初期値設定回路においても、前記図４及び図５の改良が
可能である。

【００６４】

【発明の効果】以上説明したように、請求項１、請求項
３及び請求項４記載の発明の初期値設定回路によれば、
瞬時停電時や、電源切直後の電源再投入時であっても、
半導体集積回路の内部回路を確実に一意的に初期設定す
ることができる。

【００６５】また、請求項２記載の発明では、前記請求
項１記載の発明の作用の他に、電源投入時には、制限手
段がフィードバック用スイッチング手段の不正常な動作
を制限した後、その制限手段の停止動作をリセット信号
として用いるので、初期状態リセット用スイッチング手
段を設けなくても、半導体集積回路の内部回路の初期設
定をリセットすることが可能となる。

【００６６】更に、請求項５記載の発明では、制限手段
から出力される電圧値の上昇の程度を他のキャパシタで
もって調整することができる。

【００６７】加えて、請求項６記載の発明では、他のＭ
ＯＳトランジスタにより、出力ノードの電位を確実に初
期状態の設定電位にすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す初期値設定回路の
回路図である。

【図２】図１の内部電源回路の内部構成を示す図であ
る。

【図３】本発明の第１の実施例の動作の説明図である。

【図４】本発明の第２の実施例を示す初期値設定回路の
回路図である。

【図５】本発明の第３の実施例を示す初期値設定回路の
回路図である。

【図６】本発明の第４の実施例を示す初期値設定回路の
回路図である。

【図７】本発明の第５の実施例を示す初期値設定回路の
回路図である。

【図８】従来の初期値設定回路の回路図である。

【図９】図８に示す従来例を改良した提案例の初期値設
定回路の回路図である。

【図１０】図９に示す提案例の初期値設定回路の作動の
説明図である。

【符号の説明】

１，１´ 内部電源回路 /RST 初期状態リセット信号Ｔr1，Ｔr1´ 初期状態リセット用スイッチング
手段１０カレントミラー回路Ｔr4 トランジスタＴr5，Ｔr5´ フィードバック用スイッチング手
段ＰＴr1〜ＰＴrn トランジスタＣ１，Ｃ１´ キャパシタＣ２他のキャパシタＩＮＶ１インバータＩＮＢ２フィードバック用インバータ２セット・リセット回路 OUT1 セット・リセット回路の出力端子１５制限手段

Claims

(57)【特許請求の範囲】

【請求項１】出力ノードと、前記出力ノードの電位を設定電位に初期設定するキャパ
シタと、外部から入力される初期状態リセット信号により制御さ
れ、前記出力ノードを前記初期設定された設定電位とは
異なる電位に設定する初期状態リセット用スイッチング
手段と、入力段が前記出力ノードに接続され、出力ノードの電位
を反転した電位を出力するインバータと、前記インバータの出力により制御され、前記出力ノード
の電位を保持するフィードバック用スイッチング手段
と、電源電圧が規定値に上昇する電源投入時に、電源電圧が
前記インバータの正常動作が確保される電圧値に達する
まで前記フィードバック用スイッチ手段の作動及び前記
初期状態リセット用スイッチング手段の作動を制限する
制限手段とを備えたことを特徴とする初期値設定回路。
【請求項２】出力ノードと、前記出力ノードの電位を設定電位に初期設定するキャパ
シタと、入力段が前記出力ノードに接続され、出力ノードの電位
を反転した電位を出力するインバータと、前記インバータの出力により制御され、前記出力ノード
の電位を保持するフィードバック用スイッチング手段
と、電源電圧が規定値に上昇する電源投入時に、電源電圧が
前記インバータの正常動作が確保される電圧値に達する
まで前記フィードバック用スイッチ手段の作動を制限す
る制限手段とを備えたことを特徴とする初期値設定回
路。
【請求項３】制限手段は、電源に接続され、電源電圧
がインバータの正常動作が確保される電圧値に達して初
めて活性化されて、電源電圧をフィードバック用スイッ
チ手段及び初期状態リセット用スイッチング手段に供給
するものであることを特徴とする請求項１又は請求項２
記載の初期値設定回路。
【請求項４】制限手段は、電源に接続された２個のＭ
ＯＳトランジスタより成るカレントミラー回路と、前記
カレントミラー回路の一方のＭＯＳトランジスタに接続
され、前記カレントミラー回路の他方のトランジスタの
導通非導通の電圧を決定する１個又は複数個の導通非導
通電圧設定用ＭＯＳトランジスタとから成り、前記カレ
ントミラー回路の他方のＭＯＳトランジスタには出力端
子が接続されることを特徴とする請求項３記載の初期値
設定回路。
【請求項５】制限手段には、前記制限手段から出力さ
れる電圧の立上りを滑らかにする他のキャパシタが接続
されることを特徴とする請求項３又は請求項４記載の初
期値設定回路。
【請求項６】フィードバック用スイッチング手段はＭ
ＯＳトランジスタより構成され、前記ＭＯＳトランジス
タに並列に接続される他のＭＯＳトランジスタを備え、
前記他のＭＯＳトランジスタは、前記ＭＯＳトランジス
タの閾値電圧よりも閾値電圧が低いことを特徴とする請
求項１、請求項２、請求項３、請求項４又は請求項５記
載の初期値設定回路。