JP2006042218A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006042218A JP2006042218A JP2004222678A JP2004222678A JP2006042218A JP 2006042218 A JP2006042218 A JP 2006042218A JP 2004222678 A JP2004222678 A JP 2004222678A JP 2004222678 A JP2004222678 A JP 2004222678A JP 2006042218 A JP2006042218 A JP 2006042218A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- capacitor
- external power
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
【解決手段】 半導体集積回路200のパワーオンクリア回路30は、外部電源電圧Vcc1に一端が接続されたコンデンサC31と、コンデンサC31の他端にドレインが接続されるとともに接地電位にソースが接続され、ゲートが抵抗R31を介して外部電源電圧Vcc1に接続されたNチャネルMOSトランジスタQ31と、コンデンサC31およびMOSトランジスタQ31の接続点に段接続されているとともに内部電源電圧Vcc2と接地電位間に電源接続されたインバータINV31とを有している。
【選択図】図1
Description
(2)本発明の半導体集積回路は、上記(1)項の半導体集積回路において、前記パワーオンクリア回路は、前記外部電源電圧の供給時にオンするMOSトランジスタと、前記MOSトランジスタに直列接続され、前記外部電源電圧の供給時に前記MOSトランジスタを介して前記外部電源電圧により充電されるコンデンサと、前記MOSトランジスタおよびコンデンサの接続点の電位が入力され前記リセット信号が出力されるインバータとを有していることを特徴とする。
(3)本発明の半導体集積回路は、上記(2)項の半導体集積回路において、前記MOSトランジスタがNチャネル型であり、前記コンデンサとオンした前記MOSトランジスタとで微分回路を構成することを特徴とする。
(4)本発明の半導体集積回路は、上記(2)項の半導体集積回路において、前記MOSトランジスタがPチャネル型であり、前記コンデンサとオンした前記MOSトランジスタとで積分回路を構成することを特徴とする。
(5)本発明の半導体集積回路は、外部電源電圧の供給によりレギュレートされた内部電源電圧を生成する電圧レギュレータと、電圧レギュレータの出力レベルのリセット信号を出力するパワーオンクリア回路とを内蔵した半導体集積回路であって、パワーオンクリア回路は、前記外部電源電圧に一端が接続されたコンデンサと、コンデンサの他端にドレインが接続されているとともに接地電位にソースが接続され、ゲートが抵抗を介して前記外部電源電圧に接続されたNチャネルMOSトランジスタと、前記コンデンサおよびMOSトランジスタの接続点に段接続されているとともに前記内部電源電圧と接地電位間に電源接続されたインバータとを有していることを特徴とする。
(6)本発明の半導体集積回路は、外部電源電圧の供給によりレギュレートされた内部電源電圧を生成する電圧レギュレータと、電圧レギュレータの出力レベルのリセット信号を出力するパワーオンクリア回路とを内蔵した半導体集積回路であって、パワーオンクリア回路は、接地電位に一端が接続されたコンデンサと、コンデンサの他端にドレインが接続されているとともに前記外部電源電圧にソースが接続され、ゲートが抵抗を介して接地電位に接続されたPチャネルMOSトランジスタと、前記コンデンサおよびMOSトランジスタの接続点に段接続されているとともに前記内部電源電圧と接地電位間に電源接続されたインバータとを有していることを特徴とする。
21 差動増幅器
22 分圧回路
23 基準電圧源
30,40 パワーオンクリア回路
200,300 半導体集積回路
R21,R22 分圧抵抗
R31,R41 抵抗
C31,C41 コンデンサ
Q21 出力用PチャネルMOSトランジスタ
Q31 NチャネルMOSトランジスタ
Q41 PチャネルMOSトランジスタ
INV31,INV41 インバータ
Claims (6)
- 外部電源電圧の供給によりレギュレートされた内部電源電圧を生成する電圧レギュレータと、電圧レギュレータの出力レベルのリセット信号を外部電源電圧の供給が開始されたときに出力するパワーオンクリア回路とを内蔵した半導体集積回路であって、
パワーオンクリア回路は、外部電源電圧の供給が一時的(又は瞬間的)に停止し、その電圧供給が復帰した際にも、リセット信号を出力することを特徴とした半導体集積回路。 - 前記パワーオンクリア回路は、前記外部電源電圧の供給時にオンするMOSトランジスタと、前記MOSトランジスタに直列接続され、前記外部電源電圧の供給時に前記MOSトランジスタを介して前記外部電源電圧により充電されるコンデンサと、前記MOSトランジスタおよびコンデンサの接続点の電位が入力され前記リセット信号が出力されるインバータとを有していることを特徴とした請求項1記載の半導体集積回路。
- 前記MOSトランジスタがNチャネル型であり、前記コンデンサとオンした前記MOSトランジスタとで微分回路を構成することを特徴とした請求項2記載の半導体集積回路。
- 前記MOSトランジスタがPチャネル型であり、前記コンデンサとオンした前記MOSトランジスタとで積分回路を構成することを特徴とした請求項2記載の半導体集積回路。
- 外部電源電圧の供給によりレギュレートされた内部電源電圧を生成する電圧レギュレータと、電圧レギュレータの出力レベルのリセット信号を出力するパワーオンクリア回路とを内蔵した半導体集積回路であって、
パワーオンクリア回路は、前記外部電源電圧に一端が接続されたコンデンサと、コンデンサの他端にドレインが接続されているとともに接地電位にソースが接続され、ゲートが抵抗を介して前記外部電源電圧に接続されたNチャネルMOSトランジスタと、前記コンデンサおよびMOSトランジスタの接続点に段接続されているとともに前記内部電源電圧と接地電位間に電源接続されたインバータとを有していることを特徴とした半導体集積回路。 - 外部電源電圧の供給によりレギュレートされた内部電源電圧を生成する電圧レギュレータと、電圧レギュレータの出力レベルのリセット信号を出力するパワーオンクリア回路とを内蔵した半導体集積回路であって、
パワーオンクリア回路は、接地電位に一端が接続されたコンデンサと、コンデンサの他端にドレインが接続されているとともに前記外部電源電圧にソースが接続され、ゲートが抵抗を介して接地電位に接続されたPチャネルMOSトランジスタと、前記コンデンサおよびMOSトランジスタの接続点に段接続されているとともに前記内部電源電圧と接地電位間に電源接続されたインバータとを有していることを特徴とした半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222678A JP4578882B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体集積回路 |
CN2005100845761A CN1734938B (zh) | 2004-07-30 | 2005-08-01 | 半导体集成电路 |
US11/193,470 US7498855B2 (en) | 2004-07-30 | 2005-08-01 | Power-on clear circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222678A JP4578882B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006042218A true JP2006042218A (ja) | 2006-02-09 |
JP4578882B2 JP4578882B2 (ja) | 2010-11-10 |
Family
ID=35731440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222678A Expired - Fee Related JP4578882B2 (ja) | 2004-07-30 | 2004-07-30 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7498855B2 (ja) |
JP (1) | JP4578882B2 (ja) |
CN (1) | CN1734938B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI353553B (en) * | 2007-12-26 | 2011-12-01 | Asustek Comp Inc | Cpu core voltage supply |
JP2010086642A (ja) * | 2008-10-03 | 2010-04-15 | Nec Electronics Corp | 半導体装置および半導体装置の内部電源供給方法 |
JP5593917B2 (ja) * | 2010-07-26 | 2014-09-24 | ミツミ電機株式会社 | リセット回路及びそれを備える装置 |
JP6466761B2 (ja) * | 2015-03-31 | 2019-02-06 | ラピスセミコンダクタ株式会社 | 半導体装置、及び電源供給方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312541A (ja) * | 1994-05-17 | 1995-11-28 | Matsushita Electric Ind Co Ltd | 初期値設定回路 |
JPH08223017A (ja) * | 1995-02-15 | 1996-08-30 | Nippondenso Co Ltd | パワーオン・パワーオフリセット装置 |
JPH09246934A (ja) * | 1996-03-07 | 1997-09-19 | Toshiba Inf Syst Japan Corp | パワーオンリセット回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4591745A (en) * | 1984-01-16 | 1986-05-27 | Itt Corporation | Power-on reset pulse generator |
FR2625633B1 (fr) * | 1987-12-30 | 1990-05-04 | Sgs Thomson Microelectronics | Circuit de remise sous tension pour circuit integre en technologie mos |
IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
US5850156A (en) * | 1996-02-07 | 1998-12-15 | Lucent Technologies Inc. | Processor supervisory circuit and method having increased range of power-on reset signal stability |
US5828251A (en) * | 1996-07-02 | 1998-10-27 | Lucent Technologies Inc. | Power-up detector circuit |
JP3031293B2 (ja) * | 1997-06-02 | 2000-04-10 | 日本電気株式会社 | パワーオンリセット回路 |
JPH1186525A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | パワーオンリセット回路 |
US6259284B1 (en) * | 1999-12-22 | 2001-07-10 | Hitachi America, Ltd. | Charge free power-on-reset circuit |
JP2002271185A (ja) * | 2001-03-09 | 2002-09-20 | Ricoh Co Ltd | パワーオンリセット回路 |
JP4910250B2 (ja) | 2001-06-26 | 2012-04-04 | 日本テキサス・インスツルメンツ株式会社 | インターフェース回路 |
JP4172378B2 (ja) * | 2003-11-14 | 2008-10-29 | 沖電気工業株式会社 | パワーオンリセット回路 |
-
2004
- 2004-07-30 JP JP2004222678A patent/JP4578882B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-01 CN CN2005100845761A patent/CN1734938B/zh not_active Expired - Fee Related
- 2005-08-01 US US11/193,470 patent/US7498855B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07312541A (ja) * | 1994-05-17 | 1995-11-28 | Matsushita Electric Ind Co Ltd | 初期値設定回路 |
JPH08223017A (ja) * | 1995-02-15 | 1996-08-30 | Nippondenso Co Ltd | パワーオン・パワーオフリセット装置 |
JPH09246934A (ja) * | 1996-03-07 | 1997-09-19 | Toshiba Inf Syst Japan Corp | パワーオンリセット回路 |
Also Published As
Publication number | Publication date |
---|---|
US7498855B2 (en) | 2009-03-03 |
CN1734938A (zh) | 2006-02-15 |
JP4578882B2 (ja) | 2010-11-10 |
CN1734938B (zh) | 2010-06-09 |
US20060022725A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101344167B1 (ko) | 파워 온 리셋 회로 | |
US7570091B2 (en) | Power-on reset circuit | |
US7417476B1 (en) | Power-on-reset circuit with output reset to ground voltage during power off | |
US10516393B2 (en) | Power on reset circuit | |
US10692581B2 (en) | Circuits for bleeding supply voltage from a device in a power down state | |
EP3154199B1 (en) | A new power-on reset circuit | |
US9628061B2 (en) | Power drop detector circuit and operating method of same | |
EP3046239B1 (en) | Current generating circuit, current generating method, charge pumping circuit and charge pumping method | |
US7498855B2 (en) | Power-on clear circuit | |
CN113821068B (zh) | 一种芯片内多电源系统管理电路及方法 | |
US8610472B2 (en) | Power-up signal generating circuit of semiconductor integrated circuit | |
US9571094B2 (en) | Switch circuit | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
CN108776501B (zh) | Ldo和por的复用电路 | |
US8872555B2 (en) | Power-on reset circuit | |
US10720917B2 (en) | Semiconductor device and method of generating power-on reset signal | |
US7262646B2 (en) | Power-on reset circuit | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP4147174B2 (ja) | パワーオンリセット回路 | |
KR100630977B1 (ko) | 파워온 리셋 회로 | |
US20090160506A1 (en) | Power-on clear circuit | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
JP2007049671A (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
EP2760134A1 (en) | Level-shifting device | |
KR20010036207A (ko) | 전자장치의 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |