CN102460581A - 用于对电路节点充电和放电的方法和电路 - Google Patents
用于对电路节点充电和放电的方法和电路 Download PDFInfo
- Publication number
- CN102460581A CN102460581A CN2010800252820A CN201080025282A CN102460581A CN 102460581 A CN102460581 A CN 102460581A CN 2010800252820 A CN2010800252820 A CN 2010800252820A CN 201080025282 A CN201080025282 A CN 201080025282A CN 102460581 A CN102460581 A CN 102460581A
- Authority
- CN
- China
- Prior art keywords
- circuit
- charge
- circuit node
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000007599 discharging Methods 0.000 title claims 3
- 230000004044 response Effects 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000003068 static effect Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 208000028659 discharge Diseases 0.000 description 46
- 239000003990 capacitor Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 5
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了将电路节点(14)充电至第一预定电压的电压电路(10)和方法。被充电于电路节点(14)之上的第一预定电压在第一时间段期间被用于第一预定功能。一部分电荷由电路节点(14)移除到与该电路节点耦接的电路(21、108或116)。该部分电荷在第一时间段之后的第二时间段期间重用。在一种形式中，电压发生器(12)具有可配置二极管型晶体管(42-47)，用于根据电路节点(14)究竟是被充电还是被放电而只沿着一个方向来传递电流。在另一种形式中，开关(106)为了电荷重用而与在参考端子与另一电路(108)之间的电路节点耦接。电荷重用使提高的功耗节省成为可能。
Description
技术领域
本公开内容一般地涉及半导体，并且更特别地涉及用于半导体中的电压电路。
背景技术
集成电路典型地使用电荷泵电路将电源电压提升到大于实际电源电压值的值。电荷泵有利于产生升压电源，因为它们可以在集成电路中实现。已经描述了用于实现这种功能的许多不同类型的电荷泵电路。在存储器电路中，例如闪速存储器(FLASH memory)，电路节点被充电至升高的电压。该电路节点随后被放电。为了使电路节点放电，将晶体管或电流源连接至该电路节点以使该电路节点耦接至地电压电位。电荷运动引起电流以使升压电位通过晶体管或电流源放电。电流被排入地端子，并且全部电荷作为耗散功率而丢失。当集成电路包括高电容节点时，所引起的功率损耗是相当大的。
附图说明
本发明通过举例的方式来说明并且不受附图所限制，在附图中类似的参考符号指示相似的元件。附图中的元件处于简单和清晰起见而示出，而并不一定按比例绘制。
图1以框图形式示出了根据本发明的用于对电路节点充电和放电的电路；
图2以示意图的形式示出了图1的电路所使用的充电和放电电压发生器的一种实施例；
图3以时序图的形式示出了电路节点在电荷使用和电荷重用操作期间的示例性电压变化；
图4以时序图的形式示出了电路节点在充电和放电操作期间的已知的电压变化；
图5以时序图的形式示出了电路节点在部分放电和后续放电阶段期间的示例性电压变化；以及
图6以框图的形式示出了用于在两个不同的放电阶段内对电路节点放电的电压电路的第一实施例。
具体实施方式
图1所示的是用于以功率高效的方式对电路节点充电和放电的电路10。电路10通过存储存在于电路节点14上的一部分电荷而重用电路节点14的电荷来实现电路节点14的充电和放电。时钟振荡器18具有用于接收“开/关”信号的使能输入。时钟振荡器18具有与时钟发生器20的输入连接的输出。时钟振荡器18和时钟发生器20可以被共同看作时钟电路并且实现于单个电路部分内或者作为如图所示那样的独立电路。时钟发生器20的第一输出给充电和放电电压发生器12的第一输入提供记为“Clk1”的第一时钟信号，并且时钟发生器20的第二输出给充电和放电电压发生器12的第二输入提供记为“Clk2”的第二时钟信号。充电和放电电压发生器12起着电荷泵电路的作用。充电和放电电压发生器12的输入/输出端与电荷源21的输入/输出端连接。在一种形式中，电荷源提供了记为VDD的电源电压。充电和放电电压发生器12的输出与电路节点14连接。电路节点14是在集成电路内的或者在电路系统内的预定的节点，例如，印制电路板或卡的节点。电压检测器16的第一输入与电路节点14连接。电压检测器16的第二输入接收第一电压，例如电源电压VDD。电压检测器16的第三输入接收第二电压，例如(-V)，该第二电压是以VDD为基准的负电压。电压检测器16的输出提供了“开/关”信号并且与时钟振荡器18的使能输入连接。控制电路22具有用于提供“上/下(Up/Down)”信号的输出。控制电路22的输出与充电和放电电压发生器12的第三输入以及电压检测器16的第四输入连接。
在操作中，当充电和放电电压发生器12分别对电路节点14充电到预定的电压以及使电路节点14自该预定电压起放电，使电荷返回电荷源21时，电荷源21双向地从充电和放电电压发生器12源出(source)电荷以及汇入(sink)电荷。如同在此所使用的，术语“充电”应理解为意指在电路节点或存储器件上设置所期望的电压(正的或负的)。术语“放电”应理解为意指移除电路节点或存储器件上的期望电压(正的或负的)。与电路节点14耦接的电压检测器16监控在电路节点14处的电压电位。没有示出的电路确定电路节点14应当何时充电或放电。此外，没有示出的电路与电路节点14连接以使用将要维持于电路节点14上的施加电压。在一种形式中，电路节点14是闪速存储器的编程节点。但是，存储于电路节点上的电荷的其他应用可以轻易地实现。当电路10处于其中电路节点14正被充电至预定的电压(例如，-V)的操作模式时，控制电路22提供以指示电路节点14上的电压将下降到预定电压的形式的上/下信号。电压检测器16将电路节点14处的实际电压与电压检测器16所收到的-V进行比较。当电压检测器16检测到在电路节点14处的电压大于-V时，电压检测器16提供“开/关”信号给时钟振荡器18的使能输入。时钟振荡器18提供时钟信号给时钟发生器20。时钟发生器20使用时钟振荡器18的时钟信号并且提供有某相位关系的两种时钟信号，CLK1和CLK2，它们由充电和放电电压发生器12如同以下所描述的那样使用以使电路节点14能够由电荷源21充电至起始电压(VDD)。电荷源21(VDD)将来自电荷源21(VDD)的电荷供应给充电和放电电压发生器12以将电路节点14充电至-V，并且在电路节点14正被充电回到VDD时选择性地允许来自电路节点14的电荷通过充电和放电电压发生器12返回电荷源21。当电路10处于需要将电路节点14放电至预定电压(例如，(-V))的操作模式中时，控制电路22提供指示在电路节点14上的电压将下降的上/下信号的编码值。响应于该上/下信号，电压检测器16提供启用(enable)时钟振荡器18的开/关信号的编码值。当电压检测器16确定电路节点14已经达到目标电压(-V)时，它关闭时钟振荡器18，该时钟振荡器18通过不提供CLK1和CLK2信号来禁用(disable)充电和放电电压发生器12。缺少CLK1和CLK2信号的生成具有对电路节点14既不充电也不放电的效果。当充电电路节点14使其回到起始电压(VDD)时，电路10以相似的方式来操作，但是使上/下信号被编码以指示在节点14上的电压将上升，并且电压检测器16提供启用时钟振荡器18的开/关信号。当节点14的电压达到起始电压(VDD)时，电压检测器16对开/关信号进行编码以禁用时钟振荡器18。充电和放电电压发生器12关于如何重用电路节点14上的电荷以节省功率的操作可以结合图2来进一步理解。
在图2中示出的是与电路节点14及电荷源21连接的图1的充电和放电电压发生器12的一种示例性实施例。电荷源21与节点41双向连接。可配置二极管型(diode-configurable)P沟道晶体管42具有与电荷源21连接于节点41的源极、栅极以及与节点68连接的漏极。可配置二极管型P沟道晶体管43具有与节点68连接的源极、栅极以及与节点83连接的漏极。可配置二极管型P沟道晶体管44具有与节点83连接的源极、栅极以及与电路节点14连接的漏极。可配置二极管型P沟道晶体管45具有与电荷源21连接于节点41的源极、栅极以及与节点68连接的漏极。可配置二极管型P沟道晶体管46具有与节点68连接的源极、栅极以及与节点83连接的漏极。可配置二极管型P沟道晶体管47具有与节点83连接的源极、栅极以及与电路节点14连接的漏极。可配置二极管型晶体管42-47的栅极与充电/放电电路40连接。充电/放电电路40具有N沟道晶体管50，该N沟道晶体管50具有与节点41连接的漏极、栅极以及与晶体管42的栅极连接于节点85的源极。P沟道晶体管51具有与晶体管42的栅极连接于节点85的源极、栅极以及与节点68连接的漏极。N沟道晶体管52具有与节点68连接的漏极、栅极以及与晶体管43的栅极连接于节点69的源极。P沟道晶体管53具有与晶体管43的栅极和晶体管52的源极连接的源极、栅极以及与节点83连接的漏极。N沟道晶体管54具有与节点83连接的漏极、栅极以及与晶体管44的栅极连接于节点71的源极。P沟道晶体管55具有与晶体管54的源极和晶体管44的栅极连接的源极。晶体管55具有栅极。晶体管55的漏极与电路节点14连接。N沟道晶体管56具有与节点41连接的漏极、栅极以及与晶体管45的栅极连接于节点63的源极。P沟道晶体管57具有与晶体管45的栅极连接于节点63的源极、栅极以及与节点68连接的漏极。N沟道晶体管58具有与节点68连接的漏极、栅极以及与晶体管46的栅极连接于节点65的源极。P沟道晶体管59具有与晶体管46的栅极和晶体管58的源极连接的源极、栅极以及与节点83连接的漏极。N沟道晶体管60具有与节点83连接的漏极、栅极以及与晶体管47的栅极连接于节点67的源极。P沟道晶体管61具有与晶体管60的源极和晶体管47的栅极连接的源极。晶体管61具有栅极。晶体管61的漏极与电路节点14连接。在充电/放电电路40之内的晶体管50-61各自的栅极共同连接于节点66。电容器70的第一电极与由时钟发生器20提供的第一时钟信号CLK1连接。电容器70的第二电极与节点68连接。电容器72的第一电极与由时钟发生器20提供的第二时钟信号CLK2连接。电容器72的第二电极与节点83连接。电容器74的第一电极与第二时钟信号CLK2连接。电容器74的第二电极与节点68连接。电容器76的第一电极与第一时钟信号CLK1连接。电容器76的第二电极与节点83连接。
连接于电荷源21与电路节点14之间的是电压电平移位电路78。电压电平移位电路78具有P沟道晶体管80，该P沟道晶体管80具有与节点41连接的源极、栅极以及与充电/放电电路40的节点66连接的漏极。反相器82的输入被连接用于接收由图1的控制电路22提供的“上/下”信号。反相器82的输出与晶体管80的栅极连接。P沟道晶体管84具有与晶体管80的源极连接于节点41的源极、用于接收“上/下”信号的栅极，以及漏极。N沟道晶体管86具有与晶体管80的漏极连接的漏极、与晶体管84的漏极和晶体管88的漏极连接的栅极，以及与电路节点14连接的源极。N沟道晶体管88具有与晶体管84的漏极连接的漏极、与晶体管80的漏极和晶体管86的漏极连接的栅极，以及与电路节点14连接的源极。
在操作中，充电/放电电路40响应于由电压电平移位电路78提供的在节点66处的电压而选择性地将每个可配置二极管型晶体管42-47连接为二极管配置型的晶体管。根据在节点66出的电压为究竟是逻辑高值还是逻辑低值来确定可配置二极管型晶体管42-47各自的栅极究竟是连接到其源极还是其漏极。例如，当电压电平移位电路78在节点66处提供逻辑高值时，晶体管50是导通的并且晶体管51是非导通的，以将可配置二极管型晶体管42的源极和栅极连接在一起。剩余的各个晶体管43-47类似地配置。在这种结构中，仅允许电荷通过可配置二极管型晶体管44、43和42以及通过可配置二极管型晶体管47、46和45从电路节点14移动到电荷源21。因此，从电荷源21到电路节点14的任何电荷运动均由可配置二极管型晶体管42-47的二极管作用所阻挡。类似地，当电压电平移位寄存器78在节点66提供逻辑低值时，晶体管50是非导通的并且晶体管51是导通的，以将可配置二极管型晶体管42的漏极和栅极连接在一起。剩余的各个可配置二极管型晶体管43-47类似地配置。在这种结构中，仅允许电荷通过可配置二极管型晶体管42、43和44以及通过可配置二极管型晶体管45、46和47从电荷源21移动到电路节点14。从电路节点14到电荷源21的任何电荷流动均由可配置二极管型晶体管42-47的二极管作用所阻挡。
在节点66处的电压的逻辑值由电压电平移位器78响应于由图1的控制电路22提供的上/下信号的值来确定。当确定电路节点14需要朝VDD方向充电时，上/下信号的有效逻辑值是使晶体管80导通并且晶体管84不导通的逻辑低信号。当晶体管84导通时，晶体管86导通并且晶体管88不导通。该偏压状态使得节点66呈现出逻辑低值，该逻辑低值配置可配置二极管型晶体管42-47使其仅能够传导从电荷源21到电路节点14的电流。Clk1和Clk2信号是相位互补的时钟信号。如以上所指出的，当电路节点41将要放电至VDD时，节点66为低。在Clk1为逻辑低并且Clk2为逻辑高的时钟相位期间，电容器70和76分别以来自可配置二极管型晶体管42和47的电荷来初始化。在该相位期间，来自电容器72和74的电荷分别朝电路节点41的方向运动通过可配置二极管型晶体管43和45。随着时钟信号改变相位，电容器72和74分别通过可配置二极管型晶体管44和46来充电，并且电容器70和76分别通过可配置二极管型及鞥通过42和46来放电。随着时钟继续循环，在电路节点41上的电荷沿VDD的方向运动通过可配置二极管型晶体管42-47。
当确定电路节点14需要朝负电压方向充电时，上/下信号的有效逻辑值是使晶体管80导通并且晶体管84不导通的逻辑高信号。当晶体管84不导通时，晶体管86不导通并且晶体管88导通。该偏压状态使得节点66呈现出逻辑高值，该逻辑高值配置可配置二极管型晶体管42-47使其仅能够传导从电路节点14到电荷源21的电流。随着Clk1和Clk2时钟信号的循环(即，振荡)，电容器72、72、74和76如上所述以相似的方式来充电和放电，其中在电路节点41上的电荷朝VDD的方向运动通过充电和放电电压发生器12，促使在节点41上的电压降低。
在图3中示出的是在电路10操作发生时标绘为时间的函数的电路节点14的电压的示例性图表。一般而言，图表示出了电荷使用部分以及其中显著地节省了功耗的电荷重用部分两者。假定电路节点14在开始时从时间t0到时间t1被充电至VDD电压电位。电路节点14的状态在该电压电位为静止状态。在使用电路10的系统之内，由电路(没有示出)作出将电路节点14放电至(-V)电压的决定。如上所述，(-V)电压可以是任何预定的电压(正的或负的)或者隔离接地(isolatedground)。电压节点14在从t1到t2的时间间隔内被放电至(-V)，在该时间间隔期间电荷转移在最小功率损耗的情况下发生。放电通过将电荷从电压节点14返回电荷源21而发生。从时间t2到t3，在电路节点14处的电压在使用阶段由电路(没有示出)使用。从时间t3到t4，电路节点14在电荷返回阶段返回至VDD。在时间t4到时间t5，电路节点14处于静止状态。在时间t5，静止状态结束并且电路节点14的电荷转移阶段在将电路节点14充电至(-V)期间发生直到时间t6。在t5和t6时间内，来自包含从t1到t4的循环的大部分电荷被重用。在时间t6和时间t7之间，出现使用阶段，在其间电路节点14的(-V)电压由电路(没有示出)使用。从时间t7到时间t8，来自电路节点14的电荷以最小的功率损耗返回至21(VDD)，以便在将来的循环中重用。电路节点14由此被放电至VDD。在时间t8，电路节点14的电压是VDD，并且电路10的静止状态重新开始。充电和放电电压发生器12能够以不同于图2所示的形式来实现。例如，在某些应用中可能所希望的是在没有二极管电压降(例如，存在于每个晶体管42-47两端的电压降)的无效率的情况下运行的充电和放电发生器。在这种可另选的实现方式中能够使用需要更多定时钟(clocking)电路。但是，另加的定时钟电路使用更多的电路面积，因此在另加面积的使用相对功率使用之间存在着设计权衡。在图2所示的实施例中，在本文所描述的重用电荷的电路操作中实现了显著的功耗节省，即使存在着与二极管电压降有关的某些功率损耗。
与图3相比，在图4中示出的是电路节点充电和放电到通常所实现的升高电压的图形时间线。假定电路节点从时间t0到t1处于接地零电压。电路节点处于静止状态。在时间t1，电路节点的电压在充电阶段期间被升压至VBoost电位，直到在时间t2达到该电压。VBoost电压在从时间t2直到时间t3的使用阶段内被使用。在时间t3与时间t4之间，电路节点通过功率消耗电阻电路元件来放电。在时间t4，电路节点的电压返回至零电压。电路节点常规的充电和放电是浪费功率的。所释放的电荷没有被重用。
在图5中示出的是其中一部分放电电位被重用的电路节点的充电和放电的另一种实施例的图表。在这种形式中，假定在时间t0和t1之间，电路节点处于零伏特电位并且处于静止状态。在时间t1与时间t2之间，充电阶段出现。电路节点的电压从零伏特充电至预定的电压电位VBoost。在电路节点上的升高电压在时间t2与时间t3之间的电荷使用阶段内被使用。在时间t3与时间t4之间，进行电路节点的部分放电至中间电压VIntermediate，其中代表VBoost和VIntermediate之间的电压差的电荷被转移至另一个电路节点，以由电路108重用。从时间t4到时间t5的时间段是电荷重用阶段，其中为支持VIntermediate电压而转移的电荷被重用。在从VBoost到VIntermediate的电荷转移之后，在时间t5和时间t6之间完成放电阶段，其中电路节点VBoost被放电至地电位或零伏特。
在图6中示出的是用于实现图5所表示的电压功能的电压电路的第一实施例。电压电路100被提供用于使节点放电并且在两个阶段内通过放电重用电荷。电荷泵102具有用于提供升高电压VBoost的输出端，该升高电压VBoost被升高至诸如电源电压的预定电压以上。电荷泵102的输出与电路节点104连接。三端开关106与电路节点104连接。开关106的第一端与电路108连接并将一定量的电荷从电路节点104转移至在电路108之内的节点。开关106的第二端不连接。开关106的第三端与地参考电压端子或者代表电路节点104所希望放电到的电压电位的其他电压端子连接。当开关106与第二端连接时，电路节点104既没有与电路108连接也没有与地参考电压端子连接。
在操作中，电压电路100使用电荷泵102来将电路节点104充电至升高电压VBoost。在电路节点104的充电期间，开关106与电位电浮置(electrically float)的第二位置连接。例如，电路节点104可以是处于用于对存储单元编程的高电压的存储电路的节点。在某一时间点，电路节点104必须被放电。不是将电路节点104放电至地电位并且损失所存储的功率，而是通过将开关106切换至第一位置来使与结合图5所描述的电位差VBoost-VIntermediate相关的一部分电荷耦合至电路108。这部分电荷由此可由电路108来使用。电路108被实现为众多类型的电路中的任一种。例如，电路108可以是具有用于存储VIntermediate电压的静态节点的逻辑电路。在与VBoost-VIntermediate电压相关的电荷已经从电路节点104转移到电路108之后，在电路节点104上的剩余电荷通过将开关106切换至第三开关位置来释放。开关106的第三开关位置将电路节点104连接至使电路节点104完成放电的地电位。因而，电压电路100重用了已经布置于电路节点104之上的大部分电荷。应当理解，电荷泵102可以使用各种已知的电荷泵电路结构中的任一种来实现。
应当意识到，至此已经提供了用于对电路节点充电以及释放至少一部分电荷用于后续的重用以由此节省功耗的电压电路。在一种形式中，使用了功率高效的电荷泵，因为该电荷泵转移电荷而不是通过电阻电路元件将电荷释放到地线。在一种形式中，所重用的电荷被转移回到电荷源，例如电源。在该形式中，基本上全部所重用的电荷都转移回到电荷源。在另一种形式中，所重用的电荷被转移到分离电路的另一电路节点。在该形式中，少于全部(less than all)的原始电荷由分离电路所重用。在一种形式中，电荷泵被用来将电荷转移至电路节点并再次转移该电荷用于后续的重用。电荷泵的极性是双向的并且可以通过使用晶体管开关来将串联连接的晶体管重配置为仅沿一个方向来传导电流的二极管而反转。根据电荷流动的方向，充电/放电电路40确定串联连接的晶体管将擦用什么样的二极管结构。在电荷泵之内的电容器由两种相位互补的时钟信号来定时钟，以有效地通过电荷泵来移动电荷，没有招致任何重大的功率损耗。因而，在此所描述的电压电路是功率很高效的。
在一种形式中，本发明提供了一种将电路节点充电至第一预定的电压的方法。被充电于电路节点之上的第一预定电压在第一时间段期间被用于第一预定功能。一部分电荷由电路节点移除(remove)到与该电路节点耦接的电路。该部分电荷在第一时间段之后的第二时间段期间重用。在另一种形式中，电路节点经由电荷泵电路来充电。该部分电荷通过经由电荷泵电路使电路节点耦接至电荷源来移除。在另一种形式中，电荷泵电路被配置用于给电路节点充电。这部分电荷通过使用多个串联耦接的可配置二极管型晶体管来移除，该多个可配置二极管型晶体管在对电路节点充电时被配置用于沿第一方向传导电流，以及在移除该部分电荷时被配置用于沿与第一方向相反的第二方向传导电流。在另一种形式中，通过在开始时从电路节点移除少于全部(less than all)的电荷的方式将这部分电荷从电路节点移除。该少于全部的电荷被耦合至与电路节点耦接的电路，以由该电路重用。来自电路节点的剩余部分的电荷随后被移除以使电路节点放电至第二预定电压。在又一种形式中，将多位置开关耦接至电路节点。电路与该开关耦接，以便选择性地接收经由多位置开关从电路节点移除的那部分电荷。在另一种形式中，电荷源作为电路来提供。电荷源经由包括串联连接的可配置二极管型晶体管的双向电荷泵耦接至电路节点，所述串联连接的可配置二极管型晶体管基于在电荷泵中的电荷运动的期望方向来配置可配置二极管型晶体管的电流方向。在另一种形式中，在电路节点处的电压值被检测。响应于所述检测，通过将所检测到的电压与第一预定电压的值进行比较并且确定在电路节点处的电压值需要增大而选择性地启用时钟振荡器。时钟振荡器被用来操作电荷泵电路。电路节点经由电荷泵电路来充电。
在另一种形式中，本发明提供了具有电路节点以及用于提供待存储于电路节点上的电荷的电荷源的电压电路。电压发生器被耦接于电路节点与电荷源之间。电压发生器沿第一方向传导电流以将第一预定电压充电于电路节点之上，以在第一时间段期间用于第一预定功能中。电压发生器通过沿与第一方向相反的第二方向传导电流来将一部分电荷从电路节点中移除，并且将该部分电荷耦合至电荷源以由电荷源在第一时间段之后的第二时间段期间重用，而不是将这部分电荷释放到地线，以达最小的功率损耗。在一种形式中，控制电路与电压发生器耦接，用于提供指示电路节点应当充电还是放电的控制信号。电压检测器与电路节点和控制电路耦接，以便响应于该控制信号而将电路节点处的电压与第一预定电压或第二预定电压进行比较，该电压检测器提供时钟使能信号。时钟电路与电压发生器和电压检测器耦接，以响应于时钟使能信号而提供一个或多个时钟信号。该一个或多个时钟信号使电荷通过电压发生器在电荷源与电路节点之间转移。在另一种形式中，电压发生器响应于控制信号而开关可配置二极管型晶体管，以使电流仅沿一个方向流过电压发生器。在另一种形式中，电压发生器具有耦接于电荷源与电路节点之间的多个串联耦接的晶体管，每个晶体管具有源极、漏极和控制电极。充电/放电开关与该多个串联耦接的晶体管各自的控制电极耦接。充电/放电开关响应于控制信号选择性地将控制电极连接至该多个串联耦接的晶体管各自的对应漏极或对应漏极。在另一种形式中，电压发生器具有与电路节点耦接的电压电平移位电路。电压电平移位电路具有用于接收控制信号的输入，并且具有与充电/放电开关耦接的输出，用于配置该充电/放电开关以对电路节点充电或者使电路节点放电。在一种形式中，充电/放电电路具有多对互补导电性的晶体管，每对晶体管串联耦接并且与该多个串联耦接的晶体管中相应的一个晶体管的源极和漏极耦接以及与其控制电极耦接于每对晶体管之间的公共连接处，其中每对晶体管中只有一个晶体管导通以使该多个串联耦接的晶体管中对应的一个晶体管置为二极管结构。在另一种形式中，控制电路与电压发生器耦接，用于提供指示电路节点究竟应当充电还是放电的控制信号。电压检测器与电路节点和控制电路耦接，以响应于控制信号而将电路节点处的电压与第一预定电压或第二预定电压进行比较。电压检测器提供时钟使能信号。时钟振荡器具有与电压检测器耦接的用于接收时钟使能信号的输入，以及具有用于响应于时钟使能信号而提供振荡时钟的输出。时钟发生器具有与时钟振荡器的输出耦接的输入，与电压发生器耦接的用于提供第一时钟信号的第一输出，以及与电压检测器耦接的用于提供第二时钟信号的第二输出。第一时钟信号和第二时钟信号使电荷通过电压发生器在电荷源与电路节点之间转移。在另一种形式中，电压发生器具有耦接于电荷源与电路节点之间的多个串联耦接的晶体管，每个晶体管具有源极、漏极和控制电极。充电/放电电路与该多个串联耦接的晶体管各自的控制电极耦接。充电/放电电路响应于控制信号而选择性地将该多个串联耦接的晶体管的每个控制电极连接至对应的漏极或对应的源极，用于确定通过电压发生器的电流流向。
在另一种形式中，本发明提供了具有电路节点以及与该电路节点耦接的电荷泵的电压电路。第一电荷泵提供待存储于电路节点之上的电荷。第一电荷泵沿第一方向传导电流以将电路节点充电到第一预定电压以便在第一时间段期间用于第一预定功能中。将多位置开关耦接至电路节点。用于实现预定功能的电路与该多位置开关耦接。该电路接收来自电路节点的一部分电荷，以便由该电路在第一时间段之后的第二时间段期间重用。该多位置开关使电路节点在电路接收到来自电路节点的那部分电荷之后放电至第二预定电压。在另一种形式中，电荷泵传导电流以在第一时间段期间对电路节点充电至第一预定电压。多位置开关从电路节点上移除那部分电荷，以由电路在第一时间段之后的第二时间段期间重用，而不是将该第一预定电压释放到地线，以达最小的功率损耗。在另一种形式中，多位置开关还具有与电路耦接的用于实现预定的功能的第一端子，电浮置的第二端子，以及与参考电压端子耦接的第三端子。在又一种形式中，用于实现预定功能的电路是具有用于接收来自电路节点的那部分电荷以便重用的静态节点的逻辑电路。在又一种形式中，第一预定电压是具有在第一预定电压与地参考电压中间的电压大小的中间电压。
虽然本发明针对具体导电类型或电位极性来描述，但是本领域技术人员应当意识到，导电类型和电位极性可以反转。而且，在说明书和权利要求书中的诸如“前面”、“后面”、“顶部”、“底部”、“上方”、“下方”之类的词语，如果有，仅出于说明性的目的而使用，而并不一定用于描述永久的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本发明的实施例，例如，能够以与在此所示出的或另外描述的那些取向不同的取向来操作。
虽然本发明在此针对具体的实施例来描述，但是在不脱离权利要求书所阐明的本发明的范围的情况下能够进行各种修改和变更。例如，用于存储电荷的电路节点可以用不同类型的晶体管存储器存储单元电路以及各种类型的存储器，例如闪存(Flash)、DRAM、SRAM和MRAM(磁阻随机存取存储器)来实现。实现数字逻辑功能的各种逻辑电路或逻辑门可以被实现以执行电路108和电路116的所述功能。开关106和开关113可以用各种不同的开关电路(包括但不限于任何类型的使用晶体管的开关)来实现。在电压电路109中，所示出的电荷泵中的全部或某些可以用相同的分时的电荷泵电路来实现。因此，本说明书和附图应当看作是说明性的，而不是限制性的，并且所有此类修改意欲包含于本发明的范围之内。在此针对具体实施例所描述的任何好处、优点或问题的解决方案不应看作是任一或全部权利要求的关键的、必要的或必不可少的特征或元素。
在此所使用的词语“一(a)”或“一个(an)”被限定为一个或多个。此外，在权利要求书中的诸如“至少一个”和“一个或多个”之类的引入性短语不应视为暗示另一要求权利的元素由不定冠词“一(a)”或“一个(an)”的引入将含有该引入的要求权利的元素的任何特定权利要求限制于仅含有一个这样的元素的发明，即使在同一权利要求包括引入性短语“一个或多个”或“至少一个”以及诸如“一(a)”或“一个(an)”的不定冠词时。这对于定冠词的使用同样如此。
除非另外说明，否则诸如“第一”和“第二”之类的词语用来任意区分此类词语所描述的元素。因而，这些词语并不一定旨在指示此类元素的时间先后或其他优先次序。
Claims (20)
1.一种方法，包括：
将电路节点充电至第一预定电压；
在第一时间段期间将充电于所述电路节点之上的所述第一预定电压用于第一预定功能；
将电荷的一部分从所述电路节点移除到与所述电路节点耦接的电路；以及
在所述第一时间段之后的第二时间段期间重用所述电荷的所述一部分。
2.根据权利要求1所述的方法，还包括：
经由电荷泵电路对所述电路节点充电；以及
通过经由所述电荷泵电路将所述电路节点耦接至电荷源来移除所述电荷的所述一部分。
3.根据权利要求2所述的方法，还包括：
配置所述电荷泵电路以对所述电路节点充电，并且通过使用多个串联耦接的可配置二极管型晶体管来移除所述电荷的所述一部分，所述多个串联耦接的可配置二极管型晶体管在对所述电路节点充电时被配置用于沿第一方向传导电流，并且在移除所述电荷的所述一部分时被配置用于沿与所述第一方向相反的第二方向传导电流。
4.根据权利要求1所述的方法，还包括：
通过初始地从所述电路节点移除少于全部的所述电荷来将所述电荷的所述一部分从所述电路节点移除；
将所述少于全部的所述电荷耦合至与所述电路节点耦接的电路，以便由所述电路重用；以及
随后将所述电荷的剩余部分从所述电路节点移除以将所述电路节点放电至第二预定电压。
5.根据权利要求4所述的方法，还包括：
将多位置开关耦接至所述电路节点；以及
将所述电路耦接至所述开关，用于经由所述多位置开关选择性地接收从所述电路节点移除的所述电荷的所述一部分。
6.根据权利要求1所述的方法，还包括：
提供电荷源作为所述电路；以及
经由包括串联连接的可配置二极管型晶体管的双向电荷泵将所述电荷源耦接至所述电路节点，所述双向电荷泵基于在所述电荷泵中的电荷运动的期望方向来配置所述可配置二极管型晶体管的电流方向。
7.根据权利要求1所述的方法，还包括：
检测在所述电路节点处的电压值；
通过将所检测到的电压与所述第一预定电压的值进行比较并且确定在所述电路节点处的所述电压值需要增大，而响应于所述检测选择性地启用时钟振荡器；
使用所述时钟振荡器来操作电荷泵电路；以及
经由所述电荷泵电路对所述电路节点充电。
8.一种电压电路，包括：
电路节点；
用于提供待存储于所述电路节点上的电荷的电荷源；以及
耦接于所述电路节点与所述电荷源之间的电压发生器，所述电压发生器沿第一方向传导电流以将第一预定电压充电于所述电路节点之上，以在第一时间段期间用于第一预定功能中，所述电压发生器通过沿与所述第一方向相反的第二方向传导电流来将所述电荷的一部分从所述电路节点中移除，并且将所述电荷的所述一部分耦合至所述电荷源以由所述电荷源在所述第一时间段之后的第二时间段期间重用，由于不将所述电荷的所述一部分放电到地而具有最小功率损耗。
9.根据权利要求8所述的电压电路，还包括：
控制电路，与所述电压发生器耦接，用于提供指示所述电路节点应当充电还是放电的控制信号；
电压检测器，与所述电路节点和所述控制电路耦接，用于响应于所述控制信号而将所述电路节点处的电压与所述第一预定电压或第二预定电压进行比较，所述电压检测器提供时钟使能信号；以及
时钟电路，与所述电压发生器和所述电压检测器耦接，用于响应于所述时钟使能信号而提供一个或更多个时钟信号，所述一个或更多个时钟信号使电荷通过所述电压发生器在所述电荷源与所述电路节点之间转移。
10.根据权利要求9所述的电压电路，其中所述电压发生器响应于所述控制信号而开关可配置二极管型晶体管，以使电流仅沿一个方向流过所述电压发生器。
11.根据权利要求9所述的电压电路，其中所述电压发生器还包括：
耦接于所述电荷源与所述电路节点之间的多个串联耦接的晶体管，每个所述晶体管具有源极、漏极和控制电极；以及
与所述多个串联耦接的晶体管中的每一个的所述控制电极耦接的充电/放电开关，所述充电/放电开关响应于所述控制信号选择性地将所述控制电极连接至所述多个串联耦接的晶体管中的每一个的对应漏极或对应源极。
12.根据权利要求11所述的电压电路，其中所述电压发生器还包括：
电压电平移位电路，与所述电路节点耦接，并且具有用于接收所述控制信号的输入端、以及与所述充电/放电开关耦接的用于配置所述充电/放电开关以对所述电路节点充电或者使所述电路节点放电的输出端。
13.根据权利要求11所述的电压电路，其中所述充电/放电开关还包括：
多对互补导电晶体管，所述多对互补导电晶体管中的每一对串联耦接并且与所述多个串联耦接的晶体管中对应的一个晶体管的源极和漏极耦接，且与其控制电极耦接于所述多对互补导电晶体管中的所述每一对之间的公共连接处，其中每一对中只有一个晶体管导通以将所述多个串联耦接的晶体管中的所述对应的一个晶体管置为二极管结构。
14.根据权利要求8所述的电压电路，还包括：
控制电路，与所述电压发生器耦接，用于提供指示所述电路节点应当充电还是放电的控制信号；
电压检测器，与所述电路节点和所述控制电路耦接，用于响应于所述控制信号而将所述电路节点处的电压与所述第一预定电压或第二预定电压进行比较，所述电压检测器提供时钟使能信号；
时钟振荡器，具有与所述电压检测器耦接的用于接收所述时钟使能信号的输入端，并且具有用于响应于所述时钟使能信号而提供振荡时钟的输出端；以及
时钟发生器，具有与所述时钟振荡器的所述输出端耦接的输入端，与所述电压发生器耦接的用于提供第一时钟信号的第一输出端，以及与所述电压检测器耦接的用于提供第二时钟信号的第二输出端，所述第一时钟信号和所述第二时钟信号使电荷通过所述电压发生器在所述电荷源与所述电路节点之间转移。
15.根据权利要求14所述的电压电路，其中所述电压发生器还包括：
耦接于所述电荷源与所述电路节点之间的多个串联耦接的晶体管，每个晶体管具有源极、漏极和控制电极；以及
与所述多个串联耦接的晶体管中的每一个的所述控制电极耦接的充电/放电电路，所述充电/放电电路响应于所述控制信号而选择性地将所述多个串联耦接的晶体管的每个控制电极连接至对应的漏极或对应的源极，以确定通过所述电压发生器的电流流向。
16.一种电压电路，包括：
电路节点；
与所述电路节点耦接的用于提供待存储于所述电路节点之上的电荷的电荷泵，所述电荷泵在所述电路节点上充电到第一预定电压以便在第一时间段期间用于第一预定功能中；
与所述电路节点耦接的多位置开关；以及
与所述多位置开关耦接的用于实现预定功能的电路，所述电路接收来自所述电路节点的电荷的一部分，以便由所述电路在所述第一时间段之后的第二时间段期间重用；所述多位置开关在所述电路从所述电路节点接收到所述电荷的所述一部分之后使所述电路节点放电至第二预定电压。
17.根据权利要求16所述的电压电路，其中所述电荷泵传导电流以在第一时间段期间将所述电路节点充电至所述第一预定电压，所述多位置开关从所述电路节点上移除所述电荷的所述一部分，以由所述电路在所述第一时间段之后的第二时间段期间重用，由于不将所述第一预定电压放电到地而具有最小功率损耗。
18.根据权利要求16所述的电压电路，其中所述多位置开关还包括与所述电路耦接的用于实现所述预定功能的第一端子、电浮置的第二端子、以及与参考电压端子耦接的第三端子。
19.根据权利要求18所述的电压电路，其中用于实现所述预定功能的所述电路包括逻辑电路，所述逻辑电路具有用于接收来自所述电路节点的所述电荷的所述一部分以便重用的静态节点。
20.根据权利要求16所述的电压电路，其中所述第一预定电压是具有在所述第一预定电压与接地参考点中间的电压大小的中间电压。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/479,940 US7902915B2 (en) | 2009-06-08 | 2009-06-08 | Method and circuit for charging and discharging a circuit node |
| US12/479,940 | 2009-06-08 | ||
| PCT/US2010/034544 WO2010144209A1 (en) | 2009-06-08 | 2010-05-12 | Method and circuit for charging and discharging a circuit node |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102460581A true CN102460581A (zh) | 2012-05-16 |
| CN102460581B CN102460581B (zh) | 2015-08-05 |
Family
ID=43300300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080025282.0A Expired - Fee Related CN102460581B (zh) | 2009-06-08 | 2010-05-12 | 用于对电路节点充电和放电的方法和电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7902915B2 (zh) |
| EP (1) | EP2441073B1 (zh) |
| JP (1) | JP2012529880A (zh) |
| KR (1) | KR20120031940A (zh) |
| CN (1) | CN102460581B (zh) |
| TW (1) | TWI540841B (zh) |
| WO (1) | WO2010144209A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI505617B (zh) * | 2011-09-21 | 2015-10-21 | United Microelectronics Corp | 可穩定輸出電壓之電荷泵系統 |
| CN109493893A (zh) * | 2017-09-12 | 2019-03-19 | 北京兆易创新科技股份有限公司 | 一种时钟产生电路、电荷泵电路及存储器 |
| CN109818605A (zh) * | 2017-11-21 | 2019-05-28 | 德州仪器公司 | 产生双极时钟信号的电平移位器电路 |
| CN110463002A (zh) * | 2017-02-16 | 2019-11-15 | 维斯普瑞公司 | 电荷泵系统、设备和方法 |
| CN111327191A (zh) * | 2018-12-17 | 2020-06-23 | 美光科技公司 | 多级充电泵中的级保护 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902915B2 (en) * | 2009-06-08 | 2011-03-08 | Freescale Semiconductor, Inc. | Method and circuit for charging and discharging a circuit node |
| CN103138248B (zh) * | 2011-12-02 | 2016-02-24 | 赛普拉斯半导体公司 | 用于从负载电容电路释放电压的系统和方法 |
| US9111629B2 (en) | 2012-04-06 | 2015-08-18 | Freescale Semiconductor, Inc. | Smart charge pump configuration for non-volatile memories |
| US9270259B2 (en) * | 2014-05-19 | 2016-02-23 | Ememory Technology Inc. | Trimming circuit and method applied to voltage generator |
| CN110299173B (zh) * | 2019-07-05 | 2021-05-04 | 合肥联诺科技股份有限公司 | 一种用于nor flash编程处理的可控放电模块 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1235385A (zh) * | 1998-03-24 | 1999-11-17 | 布莱克和戴克公司 | 对电池充电的方法和装置 |
| US6154088A (en) * | 1996-07-18 | 2000-11-28 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
| US7279958B1 (en) * | 2006-02-27 | 2007-10-09 | National Semiconductor Corporation | Synthesized resonation for an EL driver circuit |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020401A1 (en) * | 1996-11-05 | 1998-05-14 | Aplus Flash Technology, Inc. | Positive/negative high voltage charge pump system |
| US5768116A (en) | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
| JP2001268894A (ja) | 2000-03-22 | 2001-09-28 | Seiko Instruments Inc | 昇圧回路 |
| US6411531B1 (en) | 2000-11-21 | 2002-06-25 | Linear Technology Corporation | Charge pump DC/DC converters with reduced input noise |
| JP4392740B2 (ja) | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
| US7019576B1 (en) | 2003-03-24 | 2006-03-28 | Cypress Semiconductor Corporation | Delay circuit that scales with clock cycle time |
| US7116154B2 (en) * | 2003-08-06 | 2006-10-03 | Spansion Llc | Low power charge pump |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| JP4257196B2 (ja) | 2003-12-25 | 2009-04-22 | 株式会社東芝 | 半導体装置および半導体装置の駆動方法 |
| JP2005328599A (ja) * | 2004-05-12 | 2005-11-24 | Koninkl Philips Electronics Nv | チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法 |
| KR100640615B1 (ko) * | 2004-12-20 | 2006-11-01 | 삼성전자주식회사 | 고 전압 발생용 전하 펌프 회로 |
| WO2007063474A2 (en) * | 2005-11-30 | 2007-06-07 | Nxp B.V. | Charge pump circuit and integrated circuit |
| JP4855153B2 (ja) * | 2006-06-16 | 2012-01-18 | ローム株式会社 | 電源装置、レギュレータ回路、チャージポンプ回路およびそれらを用いた電子機器 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| JP4908161B2 (ja) | 2006-11-16 | 2012-04-04 | 株式会社東芝 | 電源回路および半導体記憶装置 |
| US7911236B2 (en) | 2006-11-22 | 2011-03-22 | Intel Mobile Communications GmbH | Detection circuit and detection method |
| US7477092B2 (en) | 2006-12-29 | 2009-01-13 | Sandisk Corporation | Unified voltage generation apparatus with improved power efficiency |
| KR20090109547A (ko) * | 2006-12-31 | 2009-10-20 | 쌘디스크 3디 엘엘씨 | 다중 극성의 반전 가능 전하 펌프 회로 및 관련 방법 |
| US20080164933A1 (en) | 2007-01-07 | 2008-07-10 | International Business Machines Corporation | Method and apparatus for multiple array low-power operation modes |
| US7920429B2 (en) | 2007-03-30 | 2011-04-05 | Hynix Semiconductor Inc. | Semiconductor memory device for reducing power consumption |
| JP2008301631A (ja) * | 2007-05-31 | 2008-12-11 | Panasonic Corp | 昇圧回路 |
| US7902915B2 (en) * | 2009-06-08 | 2011-03-08 | Freescale Semiconductor, Inc. | Method and circuit for charging and discharging a circuit node |
-
2009
- 2009-06-08 US US12/479,940 patent/US7902915B2/en active Active
-
2010
- 2010-05-12 JP JP2012513963A patent/JP2012529880A/ja active Pending
- 2010-05-12 WO PCT/US2010/034544 patent/WO2010144209A1/en active Application Filing
- 2010-05-12 EP EP10786551.1A patent/EP2441073B1/en not_active Not-in-force
- 2010-05-12 CN CN201080025282.0A patent/CN102460581B/zh not_active Expired - Fee Related
- 2010-05-12 KR KR1020117029264A patent/KR20120031940A/ko not_active Application Discontinuation
- 2010-06-01 TW TW099117641A patent/TWI540841B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154088A (en) * | 1996-07-18 | 2000-11-28 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
| CN1235385A (zh) * | 1998-03-24 | 1999-11-17 | 布莱克和戴克公司 | 对电池充电的方法和装置 |
| US7279958B1 (en) * | 2006-02-27 | 2007-10-09 | National Semiconductor Corporation | Synthesized resonation for an EL driver circuit |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI505617B (zh) * | 2011-09-21 | 2015-10-21 | United Microelectronics Corp | 可穩定輸出電壓之電荷泵系統 |
| CN110463002A (zh) * | 2017-02-16 | 2019-11-15 | 维斯普瑞公司 | 电荷泵系统、设备和方法 |
| US11025162B2 (en) | 2017-02-16 | 2021-06-01 | Wispry, Inc. | Charge pump systems, devices, and methods |
| CN109493893A (zh) * | 2017-09-12 | 2019-03-19 | 北京兆易创新科技股份有限公司 | 一种时钟产生电路、电荷泵电路及存储器 |
| CN109818605A (zh) * | 2017-11-21 | 2019-05-28 | 德州仪器公司 | 产生双极时钟信号的电平移位器电路 |
| CN109818605B (zh) * | 2017-11-21 | 2023-10-03 | 德州仪器公司 | 产生双极时钟信号的电平移位器电路 |
| CN111327191A (zh) * | 2018-12-17 | 2020-06-23 | 美光科技公司 | 多级充电泵中的级保护 |
| CN111327191B (zh) * | 2018-12-17 | 2023-05-23 | 美光科技公司 | 多级充电泵中的级保护 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010144209A1 (en) | 2010-12-16 |
| US7902915B2 (en) | 2011-03-08 |
| TWI540841B (zh) | 2016-07-01 |
| CN102460581B (zh) | 2015-08-05 |
| EP2441073A1 (en) | 2012-04-18 |
| US20100308900A1 (en) | 2010-12-09 |
| JP2012529880A (ja) | 2012-11-22 |
| EP2441073B1 (en) | 2015-07-29 |
| EP2441073A4 (en) | 2013-03-20 |
| TW201110555A (en) | 2011-03-16 |
| KR20120031940A (ko) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102460581B (zh) | 用于对电路节点充电和放电的方法和电路 | |
| US6046626A (en) | Voltage transfer circuit and a booster circuit, and an IC card comprising the same | |
| US20060202742A1 (en) | Bootstrapping ciruit capable of sampling inputs beyond supply voltage | |
| USRE46266E1 (en) | Charge pump circuit | |
| JPH10201222A (ja) | 昇圧回路及びこれを用いた半導体装置 | |
| KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
| NL8702734A (nl) | Spanningsvermenigvuldigschakeling en gelijkrichtelement. | |
| KR100470888B1 (ko) | 비휘발성 반도체 기억 장치 | |
| JP3698550B2 (ja) | ブースト回路及びこれを用いた半導体装置 | |
| US8143939B2 (en) | Charge pump driving circuit and charge pump system | |
| US6437637B2 (en) | Charge-pump circuit and control method thereof | |
| US7924086B2 (en) | Boosting circuit | |
| EP0798845B1 (en) | Voltage-boosting circuit with mode signal | |
| KR100315901B1 (ko) | 고속으로 고전압이 발생되는 부스팅 회로 | |
| CN100409549C (zh) | 防止反向电流的电荷泵及转换电压的方法 | |
| US6738273B2 (en) | Charge pump drive signal recovery circuit | |
| US9571092B2 (en) | Cascaded high voltage switch architecture | |
| EP2775621A1 (en) | A Dickson charge pump circuit | |
| KR100386864B1 (ko) | 승압 회로 | |
| KR100452636B1 (ko) | 반도체 메모리 장치용 클럭 발생기 | |
| CN109842294B (zh) | 四相电荷泵电路 | |
| US7095268B2 (en) | Single-stage and modular multi-stage clock-booster | |
| US6204576B1 (en) | High-voltage switch circuit | |
| CN106330135B (zh) | 低电流和高频振荡器电路 | |
| KR100338108B1 (ko) | 챠지펌프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150805 Termination date: 20200512 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |