KR100338108B1 - 챠지펌프 회로 - Google Patents

챠지펌프 회로 Download PDF

Info

Publication number
KR100338108B1
KR100338108B1 KR1019990024884A KR19990024884A KR100338108B1 KR 100338108 B1 KR100338108 B1 KR 100338108B1 KR 1019990024884 A KR1019990024884 A KR 1019990024884A KR 19990024884 A KR19990024884 A KR 19990024884A KR 100338108 B1 KR100338108 B1 KR 100338108B1
Authority
KR
South Korea
Prior art keywords
node
vcc
voltage
clock signal
bootstrap
Prior art date
Application number
KR1019990024884A
Other languages
English (en)
Other versions
KR20010004261A (ko
Inventor
진경천
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990024884A priority Critical patent/KR100338108B1/ko
Publication of KR20010004261A publication Critical patent/KR20010004261A/ko
Application granted granted Critical
Publication of KR100338108B1 publication Critical patent/KR100338108B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 클럭신호를 부트스트래핑 하여 로우 파워(Low power)에서도 문턱전압에 의한 한계를 극복하고, 하이 파워(High power)에서는 부트스트랩 회로를 디스에이블(Disable) 시킴으로써, 와이드 파워 레인지(Wide power range)에서 동작이 가능한 챠지펌프 회로에 관한 것으로, VCC 전압을 검출하기 위한 VCC 전압 검출 회로와, 상기 검출된 VCC 전압에 따라 다수의 클럭신호를 생성하기 위한 클럭 발생 회로와, 상기 생성된 다수의 클럭신호를 부트스트래핑 하기 위한 다수의 부트스트랩 회로와, 상기 다수의 부트스트랩 회로를 통해 부트스트래핑 된 클럭신호에 따라 출력단자를 통해 챠지 펌핑 전압을 출력하기 위한 다수의 전달 트랜지스터를 포함하여 구성된 챠지펌프 회로를 제공한다.

Description

챠지펌프 회로{Charge pump circuit}
본 발명은 챠지펌프 회로에 관한 것으로, 특히 저전압으로 동작하는 플래쉬 메모리 소자에서 데이터의 소거 및 프로그램 동작을 위해 사용하는 고전압이나 네가티브 전압을 생성하기 위한 챠지펌프 회로에 관한 것이다.
일반적으로 챠지펌프 회로는 전원전압보다 높은전압을 일시적으로 공급하기 위해 사용되는 회로이다. 근래의 반도체 메모리 소자는 점차로 에너지의 소모를 줄이기 위해 파워 레벨(Power level)을 내리는 추세에 있다. 특히 플래쉬 메모리 소자에서는 데이터의 소거 및 프로그램을 위해 고전압을 생성하기 위한 챠지펌프 회로를 필요로 한다. 그러나, 로우 파워(Low power)의 추세에 따라 기존의 장치로는 고전압을 만들어 내는데 더욱 어려움이 크다. 그러면 제 1 도를 통해 종래의 챠지 펌프 회로를 설명하기로 한다.
종래의 챠지펌프 회로는 도 1에 도시된 바와같이 클럭신호(CLK0 및 CLK1)에 따라 턴온/턴오프 되어 전하를 펌핑 하는 다수의 결합 캐패시터(Coupling Capacitor; C0 내지 Cn)와 펌핑된 전하를 전달해 주는 다수의 전달 트랜지스터(Transfer Transistor; P0 내지 Pn)로 구성되는 각각의 펌핑 유니트(Pumping Unit; 1 내지 N)들이 직렬구조로 접속된다. 이러한 챠지펌프 회로의 챠지펌핑 동작을 상세히 설명하면 다음과 같다.
예를 들어, 클럭신호(CLK0)는 로우(Low) 상태이고, 클럭신호(CLK1)는 하이(High) 상태이면, 전하(Charge)의 흐름은 결합 캐패시터(C1)에서 결합 캐패시터(C0)로, 결합 캐패시터(C3)에서 결합 캐패시터(C2)로, 결합 캐패시터(Cn)에서 결합 캐패시터(Cn-1)로 각각 생기게 된다.
반대로, 클럭신호(CLK0)는 하이 상태이고, 클럭신호(CLK1)는 로우 상태이면, 결합 캐패시터(C0)는 그라운드(GND)로, 결합 캐패시터(C2)는 결합 캐패시터(C1)로, 결합 캐패시터(Cn-1)은 결합 캐패시터(Cn-2)로 각각 전하의 흐름이 생기게 된다.이때, 전하의 흐름은 각 클럭신호(CLK0 및 CLK1)에 의해 유기된 전위가 각각의 전달 트랜지스터(P0 내지 Pn)의 문턱전압을 극복해야 한다. 그러나, 전달 트랜지스터(P0 내지 Pn)의 문턱전압은 펌핑 유니트의 뒷단으로 가면서 바디 이펙트(Body effect)로 인해 더욱 높아지게 된다. 이는 로우 파워(Low power)로 인해 클럭신호(CLK1)의 클럭(Clock) 폭이 전달 트랜지스터(Pn)의 문턱전압보다 높지않게 되면 고전압을 출력할 수 없게 된다.
즉, 이러한 종래의 챠지펌프 회로는 펌핑 클럭을 Vcc 레벨에서 그라운드(GND) 레벨까지 스윙(Swing)함으로써 캐패시터에서 일어나는 커플링(Coupling)이 Vcc 레벨을 넘지 못하게 된다. 또한, 파워가 로우 파워(Low power)로 되어 펌핑된 전하를 전달해 주는 전달 트랜지스터(P0 내지 Pn)의 문턱전압이 Vcc 전압보다 크게 되면 펌핑이 불가능하게 되는 단점이 있다.
따라서, 본 발명은 클럭신호를 부트스트래핑 하여 로우 파워(Low power)에서도 문턱전압에 의한 한계를 극복하고, 하이 파워(High power)에서는 부트스트랩 회로를 디스에이블(Disable) 시킴으로써, 와이드 파워 레인지(Wide power range)에서 동작이 가능한 챠지펌프 회로를 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 챠지펌프 회로는 VCC 전압을 검출하기 위한 VCC 전압 검출 회로와, 상기 검출된 VCC 전압에 따라 다수의 클럭신호를 생성하기 위한 클럭 발생 회로와, 상기 생성된 다수의 클럭신호를 부트스트래핑 하기 위한 다수의 부트스트랩 회로와, 상기 다수의 부트스트랩 회로를 통해 부트스트래핑 된 클럭신호에 따라 출력단자를 통해 챠지 펌핑 전압을 출력하기 위한 다수의 전달 트랜지스터를 포함하여 구성된 것을 특징으로 한다.
도 1은 종래의 챠지펌프 회로도.
도 2는 본 발명에 따른 챠지펌프 회로도.
도 3은 도 2의 부트스트랩 회로의 상세 회로도.
도 4는 도 3을 설명하기 위해 도시한 입출력 파형도.
<도면의 주요 부분에 대한 부호의 설명>
11: VCC 전압 검출 회로 12: 클럭 발생 회로
1A 내지 1N: 부트스트랩 회로
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 챠지펌프 회로도이다.
VCC 전압 검출회로(11)에 의해 검출되는 VCC 전압에 따라 클럭 발생회로(12)는 각각의 클럭신호(CLK0:2 및 CLKb0:2)를 출력하게 된다. 상기 클럭 발생회로(12)의 클럭신호(CLK0:2 및 CLKb0:2)를 입력으로 하는 다수의 부트스트랩 회로(A 내지 M)는 상기 클럭신호(CLK0:2 및 CLKb0:2)를 부트스트래핑 하여 출력하게 된다. 상기 다수의 부트스트랩 회로(1A 내지 1N)를 통해 부트스트래핑 된 클럭신호는 다수의 전달 트랜지스터(P0 내지 Pn)를 각각 구동하며 출력단자(Dout)를 통해 챠지 펌핑 전압을 출력하게 된다. 상기 출력단자(Dout)에 접속된 캐패시터(CL)는 부하 캐피시터이다.
즉, 각각의 펌핑 유니트(1 내지 N)는 상기 클럭 발생회로(12)의 클럭신호(CLK<0:2> 및 CLKb<0:2>)에 따라 턴온/턴오프 되어 각각의 클럭신호를 펌핑 하는 다수의 부트스트랩 회로(A 내지 M)와 상기 다수의 부트스트랩 회로(1A 내지 1N)에 의해 펌핑된 클럭신호에 따라 구동되는 다수의 전달 트랜지스터(P0 내지 Pn)로 구성된다.
도 3은 도4의 부트스트랩 회로의 상세 회로도로서, 크게는 Vcc 레벨 프리챠지 수단과, 2Vcc 레벨까지 부트스트랩 하기 위한 클럭 부트스트랩 수단과, 상기 2Vcc 레벨까지 부트스트랩 된 전위를 디스챠지하기 위한 디스챠지 수단으로 구성된다. 즉, 노드(K1) 및 접지단자(Vss)간에는 클럭신호(CLK0)를 입력으로 하는 트랜지스터(N1)가 접속된다. 그리고, 노드(K1) 및 노드(K2)간에는 자신의 벌크(Bulk)가 상기 노드(K2)에 접속되며 클럭신호(CLK0)를 입력으로 하는 트랜지스터(P1)가 접속된다. 전원단자(Vcc) 및 노드(K2)간에는 자신의 벌크가 상기 노드(K2)에 접속되며 상기 노드(K1)의 전압을 입력으로 하는 트랜지스터(P2)가 접속된다. 한편, 상기 노드(K2)에는 클럭신호(CLK1)를 입력으로 하는 캐패시터(C1)가 접속된다. 상기 노드(K2) 및 노드(K3)간에는 자신의 벌크(Bulk)가 상기 노드(K2)에 접속되며 클럭신호(CLK2)를 입력으로 하는 트랜지스터(P3)가 접속된다. 상기 노드(K3) 및 접지단자(Vss)간에는 상기 클럭신호(CLK2)를 입력으로 하는 트랜지스터(N2)가 접속된다. 상기 노드(K3) 및 출력단자(Dout)간에는 캐패시터(C2)가 접속된다.
상술한 바와 같이 구성된 본 발명에 따른 챠지펌프 회로의 챠지펌핑 동작을 도 4를 참조하여 상세히 설명하면 다음과 같다.
예를 들어, 클럭신호(CLK0)가 하이 상태(도 4의 1)로 되면, 노드(K1)는 GND(그라운드) 레벨로 되고, 이때, 클럭신호(CLK2)가 하이 상태(도 4의 2)로 되면, 노드(K3)가 Vcc(전원전압) 레벨에서 GND 레벨로 디스챠지 된다. 클럭신호(CLK2)가 로우 상태(도 4의 3)로 되면, 트랜지스터(P1 및 P3)를 통해 노드(K3)가 Vcc 레벨까지 프리챠지 된다. 클럭신호(CLK0)가 로우 상태(도 4의 4)로 되면서 노드(K1)를 트랜지스터(P1)를 통해 Vcc 레벨로 프리챠지 시키게 된다. 클럭신호(CLK1)가 하이 상태(도 4의 5)로 되면서 노드(K1, K2 및 K3)를 2Vcc 레벨까지 부트스트랩 시키게 된다. 이때, 노드(K1)와 노드(K2)가 등전위 이므로 트랜지스터(P2)를 통해 Vcc 로 빠지는 챠지의 흐름을 차단할 수 있게 된다.
또한, 클럭신호(CLK1)가 로우 상태(도 4의 6)로 되면 상기 노드(K1, K2 및 K3)를 Vcc 레벨까지 끌어내리게 되고, 클럭신호(CLK2)가 하이 상태로 되면서 노드(K3)를 GND 레벨로 디스챠지하게 된다. 결국 이 한 주기 사이에 노드(K3)는 GND 레벨에서 2Vcc 레벨까지 스윙(Swing) 함으로써, 노드(K3)의 전압에 의해 캐패시터(C2)에 커플링되는 전위도 2Vcc 가 되어 도 2의 다수의 전달 트랜지스터(P0 내지 Pn)의 문턱전압이 2Vcc 까지 높지 않는한 로우 파워(Low power)에서도 펌프 회로는 안정되게 동작된다. 도 4의 T는 1주기, A는 디스챠지 시간, B는 디스챠지 홀드 시간, C는 프리챠지 시간, D는 부트스트랩 시간을 각각 나타 낸다.
또한, 하이 파워(High power)에서는 도 2의 VCC 검출 회로(11)에 의해 도 3의 클럭신호(CLK0 및 CLK1)를 Vcc 로 고정시켜 클럭킹(Clocking)하지 못하도록 하고, 클럭신호(CLK2)만으로 노드(K3)를 Vcc 레벨에서 GND 레벨로 스윙함으로써, 파워가 증가하면서 발생할 수 있는 지나친 전압 레벨의 상승을 방지할 수 있게 된다. 또한, 캐패시터(C2)를 구동시키는 캐패시터(C1)를 저전압(Low voltage)용 트랜지스터를 사용함으로써, 용량을 늘일 수 있으며 이로 인해 레이 아웃 면적을 줄일 수 있게 된다.
상술한 바와 같이 본 발명에 의하면 로우 파워(Low power)에서는 캐패시터의 클럭신호를 2Vcc 레벨까지 부트스트랩 시켜 펌프의 챠지를 전달하는 전달 트랜지스터의 문턱전압이 Vcc 레벨보다 크다 하더라도 2Vcc 보다 작기만 하면 펌핑이 가능하게 된다. 또한, 하이 파워(High power)에서는 VCC 검출 회로를 사용하여 파워가 일정한 전압 이상이면 부트스트랩 클럭을 디스에이블 시켜 와이드 파워 레인지(Wide power range)에서도 사용 가능하게 된다. 또한, 와이드 파워 레인지에서의 동작과 부트스트랩에 의한 클럭의 스윙 폭을 증가시켜 단수를 줄일 수 있으므로 인해 레이 아웃(Layout) 면적을 줄일 수 있게 된다.

Claims (4)

  1. VCC 전압을 검출하기 위한 VCC 전압 검출 회로와,
    상기 검출된 VCC 전압에 따라 다수의 클럭신호를 생성하기 위한 클럭 발생 회로와,
    상기 생성된 다수의 클럭신호를 부트스트래핑 하기 위한 다수의 부트스트랩 회로와,
    상기 다수의 부트스트랩 회로를 통해 부트스트래핑 된 클럭신호에 따라 출력단자를 통해 챠지 펌핑 전압을 출력하기 위한 다수의 전달 트랜지스터를 포함하여 구성된 것을 특징으로 하는 챠지펌프 회로.
  2. 제 1 항에 있어서,
    상기 부트스트랩 회로는 Vcc 레벨 프리챠지 수단과,
    2Vcc 레벨까지 부트스트랩 하기 위한 클럭신호 부트스트랩 수단과,
    상기 2Vcc 레벨까지 부트스트랩 된 전위를 디스챠지하기 위한 디스챠지 수단을 포함하여 구성된 것을 특징으로 하는 챠지펌프 회로.
  3. 제 1 항에 있어서,
    상기 부트스트랩 회로는 제 1 노드 및 접지단자간에 접속되며 제 1 클럭신호를 입력으로 하는 제 1 NMOS 트랜지스터와,
    상기 제 1 노드 및 제 2 노드간에 접속되며 자신의 벌크가 상기 제 2 노드에 접속되고 상기 제 1 클럭신호를 입력으로 하는 제 1 PMOS 트랜지스터와,
    전원단자 및 상기 제 2 노드간에 접속되며 자신의 벌크가 상기 제 2 노드에 접속되고 상기 제 1 노드의 전압을 입력으로 하는 제 2 PMOS 트랜지스터와,
    상기 제 2 노드에 접속되며 제 2 클럭신호를 입력으로 하는 캐패시터와,
    상기 제 2 노드 및 제 3 노드간에 접속되며 자신의 벌크가 상기 제 2 노드에 접속되고 제 3 클럭신호를 입력으로 하는 제 3 PMOS 트랜지스터와,
    상기 제 3 노드 및 접지단자간에 접속되며 상기 제 3 클럭신호를 입력으로 하는 제 2 NMOS 트랜지스터와,
    상기 제 3 노드 및 출력단자간에 접속되는 캐패시터를 포함하여 구성된 것을 특징으로 하는 챠지펌프 회로.
  4. 제 1 항에 있어서,
    상기 VCC 전압 검출 회로는 검출된 전압이 기준전압 이상일 때 Vcc 레벨에서 GND 레벨까지 스윙하고, 기준전압 이하일 때 2Vcc 레벨에서 GND 레벨까지 스윙하도록 한 것을 특징으로 하는 챠지펌프 회로.
KR1019990024884A 1999-06-28 1999-06-28 챠지펌프 회로 KR100338108B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024884A KR100338108B1 (ko) 1999-06-28 1999-06-28 챠지펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024884A KR100338108B1 (ko) 1999-06-28 1999-06-28 챠지펌프 회로

Publications (2)

Publication Number Publication Date
KR20010004261A KR20010004261A (ko) 2001-01-15
KR100338108B1 true KR100338108B1 (ko) 2002-05-24

Family

ID=19596276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024884A KR100338108B1 (ko) 1999-06-28 1999-06-28 챠지펌프 회로

Country Status (1)

Country Link
KR (1) KR100338108B1 (ko)

Also Published As

Publication number Publication date
KR20010004261A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100347144B1 (ko) 고전압 발생회로
US6525949B1 (en) Charge pump circuit
US5343088A (en) Charge pump circuit for a substrate voltage generator of a semiconductor memory device
US6373324B2 (en) Voltage blocking method and apparatus for a charge pump with diode connected pull-up and pull-down on boot nodes
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
KR100582852B1 (ko) 펄스 폭이 가변하는 펄스 발생기 및 이를 이용한 센스증폭기
KR20030061406A (ko) 전하 펌프 전원 공급 장치
USRE46266E1 (en) Charge pump circuit
KR101504587B1 (ko) 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로
US20010045859A1 (en) Signal potential conversion circuit
US20070069804A1 (en) High voltage generator and word line driving high voltage generator of memory device
US7560977B2 (en) Step-up booster circuit
US6225854B1 (en) Voltage boosting circuit having cross-coupled precharge circuits
TWI731176B (zh) 昇壓電路以及具備該電路的非揮發性記憶體
KR19990050472A (ko) 승압전압 발생회로
JP4674305B2 (ja) 集積回路装置のデータバス電荷共有技術
CN111445936A (zh) 一种宽电压sram时序跟踪电路
EP0798845B1 (en) Voltage-boosting circuit with mode signal
KR100338108B1 (ko) 챠지펌프 회로
KR100772546B1 (ko) 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
JP3314951B2 (ja) 電荷ポンプ回路
US7233194B2 (en) CMOS voltage booster circuits
KR0146168B1 (ko) 전위 펌핑 회로
KR100576504B1 (ko) 챠지펌프 회로
CN110277128B (zh) 应用于低压闪存存储器的升压电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee