TWI540841B - 對一電路節點充電及放電之方法與電路 - Google Patents
對一電路節點充電及放電之方法與電路 Download PDFInfo
- Publication number
- TWI540841B TWI540841B TW099117641A TW99117641A TWI540841B TW I540841 B TWI540841 B TW I540841B TW 099117641 A TW099117641 A TW 099117641A TW 99117641 A TW99117641 A TW 99117641A TW I540841 B TWI540841 B TW I540841B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- charge
- voltage
- circuit node
- coupled
- Prior art date
Links
- 238000007599 discharging Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 9
- 230000004044 response Effects 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 22
- 230000006870 function Effects 0.000 description 11
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 10
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 10
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 10
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
Description
本發明大體上係關於半導體，且更明確言之，係關於在半導體中使用之電壓電路。
本申請案已於2009年6月8日，在美國作為專利申請案第12/479940號提出申請。
積體電路通常使用電荷泵電路以將一供應電壓升壓至大於實際供應電壓值的一值。因為電荷泵可在一積體電路中實施，所以電荷泵對建立一升壓供應有利。已描述許多不同類型的電荷泵電路以完成此功能。在記憶體電路(諸如快閃記憶體)中，對一電路節點充電至一升高之電壓。隨後對該電路節點放電。為了對該電路節點放電，一電晶體或電流源連接至電路節點以將電路節點耦合至一接地電壓電位。電荷移動導致一電流以經由電晶體或電流源對升壓電位放電。對電流放電至接地端子且所有電荷損失為耗散電力。當積體電路包含高電容節點時，所得之電力損耗係實質性的。
藉由實例圖解說明本發明且本發明並不受附圖限制，其中相似參考指示類似元件。為簡單及清楚起見，圖解說明圖式中之元件且無必要按比例繪製該等元件。
圖1中所圖解說明的是用於以一省電方式對一電路節點14充電及放電的一電路10。電路10藉由保存存在於電路節點14上之電荷的一部分而再使用電路節點14之電荷來完成電路節點14之充電及放電。一時脈振盪器18具有用於接收一「開啟/關閉」信號的一啟用輸入。時脈振盪器18具有連接至一時脈產生器20之一輸入的一輸出。時脈振盪器18及時脈產生器20可統視為時脈電路且可在一單個電路部分中實施或實施為如圖解說明之分離電路。時脈產生器20之一第一輸出將標記為「CLK 1」之一第一時脈信號提供至一充電及放電電壓產生器12之一第一輸入，且時脈產生器20之一第二輸出將標記為「CLK 2」之一第二時脈信號提供至充電及放電電壓產生器12之一第二輸入。充電及放電電壓產生器12用作一電荷泵電路。充電及放電電壓產生器12之一輸入/輸出端子連接至一電荷源21之一輸入/輸出端子。在一形式中，電荷源提供標記為VDD之一供應電壓。充電及放電電壓產生器12之一輸出連接至電路節點14。電路節點14係一積體電路內或一電路系統內之一預定節點，諸如一印刷電路板或一印刷電路卡之一節點。一電壓偵測器16之一第一輸入連接至電路節點14。電壓偵測器16之一第二輸入接收一第一電壓，諸如供應電壓VDD。電壓偵測器16之一第三輸入接收一第二電壓，諸如參考VDD為一負電壓的(-V)。電壓偵測器16之一輸出提供一「開啟/關閉」信號且連接至時脈振盪器18之一啟用輸入。一控制電路22具有用於提供一「調升/調降」信號的一輸出。控制電路22之輸出連接至充電及放電電壓產生器12之一第三輸入及電壓偵測器16之一第四輸入。
在操作中，在充電及放電電壓產生器12分別對電路節點14充電至一預定電壓及對電路節點14自預定電壓放電而將電荷返回至電荷源21時，電荷源21雙向地將電荷源送(source)至充電及放電電壓產生器12或儲集來自充電及放電電壓產生器12的電荷。如本文所使用，術語「充電」應理解為意謂著將一期望之電壓(正或負)置於一電路節點或儲存裝置上。術語「放電」應理解為意謂著移除一電路節點或儲存裝置上之一期望之電壓(正或負)。耦合至電路節點14之電壓偵測器16監測電路節點14處的電壓電位。並未繪示之電路決定應何時對電路節點14充電及放電。同樣，並未繪示之電路連接至電路節點14以利用待維持於電路節點14上之所施加電壓。在一形式中，電路節點14係一快閃記憶體之一程式化節點。但是，可易於實施儲存於電路節點上之電荷的其他應用。當電路10處於一操作模式(其中正對電路節點14充電至一預定電壓(諸如-V))時，控制電路22以指示電路節點14上之電壓將調降至預定電壓之形式提供調升/調降信號。電壓偵測器16比較電路節點14處之實際電壓與電壓偵測器16接收之-V。當電壓偵測器16偵測到電路節點14上之電壓大於-V時，電壓偵測器16將一「開啟/關閉」信號提供至時脈振盪器18之啟用輸入。時脈振盪器18將一時脈信號提供至時脈產生器20。時脈產生器20使用時脈振盪器18之時脈信號且提供呈一相位關係的兩個時脈信號CLK1及CLK2，該兩個時脈信號(如下文所描述)由充電及放電電壓產生器12使用以致使能夠藉由電荷源21對電路節點14充電至起始電壓(VDD)。電荷源21(VDD)將電荷從電荷源21(VDD)供應至充電及放電電壓產生器12以對電路節點14充電至-V，且在正對電路節點14充電回至VDD時，選擇性地允許電荷經由充電及放電電壓產生器12從電路節點14返回至電荷源21。當電路10處於需要對電路節點14放電至一預定電壓(諸如(-V))的一操作模式時，控制電路22提供指示電路節點14上之電壓將調降的調升/調降信號之一編碼值。回應於調升/調降信號，電壓偵測器16提供啟用時脈振盪器18之開啟/關閉信號的一編碼值。當電壓偵測器16決定電路節點14已達到目標電壓(-V)時，該電壓偵測器16關閉時脈振盪器18，而該時脈振盪器18藉由不提供CLK1及CLK2信號來停用充電及放電電壓產生器12。缺乏CLK1及CLK2信號之產生具有既不對電路節點14充電也不對電路節點14放電之效果。當對電路節點14充電回至起始電壓(VDD)時，電路10以一類似方式操作，但是其中調升/調降信號經編碼以指示節點14上之電壓將調升，且電壓偵測器16提供啟用時脈振盪器18之開啟/關閉信號。當節點14之電壓到達起始電壓(VDD)時，電壓偵測器16對開啟/關閉信號編碼以停用時脈振盪器18。可連同圖2進一步理解關於如何再使用電路節點14上之電荷來省電的充電及放電電壓產生器12之操作。
圖2中圖解說明的是連接至電路節點14及電荷源21的圖1之充電及放電電壓產生器12的一例示性實施例。電荷源21雙向連接至一節點41。二極體可組態之P通道電晶體42具有在一節點41處連接至電荷源21之一源極、一閘極及連接至一節點68之一汲極。二極體可組態之P通道電晶體43具有連接至節點68之一源極、一閘極及連接至一節點83之一汲極。二極體可組態之P通道電晶體44具有連接至節點83之一源極、一閘極及連接至電路節點14之一汲極。二極體可組態之P通道電晶體45具有在節點41處連接至電荷源21之一源極、一閘極及連接至節點68之一汲極。二極體可組態之P通道電晶體46具有連接至節點68之一源極、一閘極及連接至節點83之一汲極。二極體可組態之P通道電晶體47具有連接至節點83之一源極、一閘極及連接至電路節點14之一汲極。二極體可組態之電晶體42-47的閘極連接至一充電/放電電路40。充電/放電電路40具有一N通道電晶體50，該N通道電晶體50具有連接至節點41之一汲極、一閘極及在一節點85處連接至電晶體42之閘極的一源極。一P通道電晶體51具有在節點85處連接至電晶體42之閘極的一源極、一閘極及連接至節點68之一汲極。一N通道電晶體52具有連接至節點68之一汲極、一閘極及在節點69處連接至電晶體43之閘極的一源極。一P通道電晶體53具有連接至電晶體43之閘極及電晶體52之源極的一源極、一閘極及連接至節點83之一汲極。一N通道電晶體54具有連接至節點83之一汲極、一閘極及在一節點71處連接至電晶體44之閘極的一源極。一P通道電晶體55具有連接至電晶體54之源極及電晶體44之閘極的一源極。電晶體55具有一閘極。電晶體55之一汲極係連接至電路節點14。一N通道電晶體56具有連接至節點41之一汲極、一閘極及在一節點63處連接至電晶體45之閘極的一源極。一P通道電晶體57具有在節點63處連接至電晶體45之閘極的一源極、一閘極及連接至節點68的一汲極。一N通道電晶體58具有連接至節點68之一汲極、一閘極及在一節點65處連接至電晶體46之閘極的一源極。一P通道電晶體59具有連接至電晶體46之閘極及電晶體58之源極的一源極、一閘極及連接至節點83的一汲極。一N通道電晶體60具有連接至節點83之一汲極、一閘極及在一節點67處連接至電晶體47之閘極的一源極。一P通道電晶體61具有連接至電晶體60之源極及電晶體47之閘極的一源極。電晶體61具有一閘極。電晶體61之一汲極係連接至電路節點14。充電/放電電路40內之電晶體50-61之每一者的閘極在一節點66處連接在一起。一電容器70之一第一電極係連接至由時脈產生器20提供之第一時脈信號CLK1。電容器70之一第二電極係連接至節點68。一電容器72之一第一電極係連接至由時脈產生器20提供之第二時脈信號CLK2。電容器72之一第二電極係連接至節點83。一電容器74之一第一電極係連接至第二時脈信號CLK2。電容器74之一第二電極係連接至節點68。電容器76之一第一電極係連接至第一時脈信號CLK1。電容器76之一第二電極係連接至節點83。
連接於電荷源21與電路節點14之間的是一電壓位準移位器電路78。電壓位準移位器電路78具有一P通道電晶體80，該P通道電晶體80具有連接至節點41之一源極、一閘極及連接至充電/放電電路40之節點66的一汲極。連接一反相器82之一輸入以接收由圖1之控制電路22提供的「調升/調降」信號。反相器82之一輸出係連接至電晶體80之閘極。一P通道電晶體84具有在節點41處連接至電晶體80之源極的一源極、用於接收「調升/調降」信號之一閘極及一汲極。一N通道電晶體86具有連接至電晶體80之汲極的一汲極、連接至電晶體84之汲極及電晶體88之汲極的一閘極及連接至電路節點14之一源極。一N通道電晶體88具有連接至電晶體84之汲極的一汲極、連接至電晶體80之汲極及電晶體86之汲極的一閘極及連接至電路節點14之一源極。
在操作中，回應於由電壓位準移位器電路78提供之在節點66處的電壓，充電/放電電路40選擇性連接二極體可組態之電晶體42-47之每一者來作為經二極體組態之電晶體。取決於節點66處之電壓係一邏輯高值還是一邏輯低值決定二極體可組態之電晶體42-47之每一者的閘極係連接至其源極還是其汲極。例如，當電壓位準移位器電路78在節點66處提供一邏輯高值時，電晶體50導電且電晶體51不導電以將二極體可組態之電晶體42之源極及閘極連接在一起。類似地組態剩餘電晶體43-47之每一者。在此組態中，允許電荷僅從電路節點14通過二極體可組態之電晶體44、43及42與通過二極體可組態之電晶體47、46及45移動至電荷源21。因此藉由二極體可組態之電晶體42-47的二極體作用阻止從電荷源21至電路節點14之任何電荷移動。類似地，當電荷位準移位器電路78在節點66處提供一邏輯低值時，電晶體50不導電且電晶體51導電以將二極體可組態之電晶體42的汲極及閘極連接在一起。類似地組態剩餘二極體可組態之電晶體43-47的每一者。在此組態中，允許電荷僅從電荷源21通過二極體可組態之電晶體42、43及44與通過二極體可組態之電晶體45、46及47移動至電路節點14。藉由二極體可組態之電晶體42-47的二極體作用阻止從電路節點14至電荷源21之任何電荷流動。
回應於由圖1之控制電路22提供之調升/調降信號之值，藉由電壓位準移位器78決定節點66處電壓的邏輯值。當決定需要對電路節點14朝著VDD充電時，調升/調降信號之有效邏輯值係使得電晶體80不導電且電晶體84導電的一邏輯低信號。當電晶體84導電時，電晶體86導電且電晶體88不導電。此偏壓條件使得節點66採用一邏輯低值，該邏輯低值組態二極體可組態之電晶體42-47以使其等可僅將電流從電荷源21引導至電路節點14。CLK1及CLK2信號係互補相位時脈信號。如上文所提及，當將對電路節點41朝著VDD放電時，節點66係低。在CLK1係一邏輯低且CLK2係一邏輯高時的一時脈相位期間，用分別來自二極體可組態之電晶體42及47的電荷初始化電容器70及76。在此相位期間，來自電容器72及74之電荷在電路節點41之方向上分別移動通過二極體可組態之電晶體43及45。在時脈信號改變相位時，分別經由二極體可組態之電晶體44及46對電容器72及74充電且分別經由二極體可組態之電晶體42及46對電容器70就76放電。在時脈繼續循環時，電路節點41上之電荷在VDD之方向上移動通過二極體可組態之電晶體42-47。
當決定需要對電路節點14充電朝向一負電壓時，調升/調降信號之有效邏輯值係使得電晶體80導電且電晶體84不導電的一邏輯高信號。當電晶體84不導電時，電晶體86不導電且電晶體88導電。此偏壓條件使得節點66採用一邏輯高值，該邏輯高值組態二極體可組態之電晶體42-47以使其等可僅將電流從電路節點14引導至電荷源21。當CLK1及CLK2時脈信號循環(即振盪)時，以類似於上文所描述之方式對電容器70、72、74及76充電及放電，其中電路節點41上之電荷移動通過充電及放電電壓產生器12朝向VDD而使得節點41上之電壓減少。
圖3中圖解說明的是在電路10之操作發生時，繪製為一時間函數之電路節點14的一例示性圖表。通常而言，該圖表圖解說明其中明顯省電的一電荷使用部分及一電荷再使用部分二者。假設從時間t0至時間t1對電路節點14最初充電至VDD電壓電位。在此電壓電位處，電路節點14之狀態為靜止狀態。在使用電路10之系統內，由電路(未繪示)作出一決策以對電路節點14放電至(-V)電壓。如上文所提及，(-V)電壓可為任何預定電壓，正或負或一隔離接地。在從t1至t2之時間間隔期間對電壓節點14放電至(-V)，在該時間間隔期間，在最小電力損耗下發生電荷轉移。藉由將電荷從電路節點14返回至電荷源21而發生放電。從時間t2至時間t3，在一使用階段中由電路(未繪示)使用節點14處之電壓(-V)。從時間t3至t4，在一充電返回階段中電路節點14返回至VDD。從時間t4至時間t5，電路節點14係處於一靜止狀態。在時間t5，靜止狀態結束，且藉由對電路節點14充電至(-V)而發生電路節點14之一電荷轉移階段直至時間t6為止。在t5與t6之間的時間期間，再使用來自由t1至t4體現之循環的電荷之實質部分。時間t6與時間t7之間，發生一使用階段，在該使用階段期間，由電路(未繪示)使用電路節點14之(-V)電壓。從時間t7至時間t8，在最小電力損耗下來自電路節點14之電荷返回至電荷源21(VDD)以在未來循環中再使用。藉此對電路節點14放電至VDD。在時間t8，電路節點14之電壓係VDD且電路10之一靜止狀態恢復。可以除了如圖2中所圖解說明之外的其他方式實施充電及放電電壓產生器12。例如，在一些應用中，可期望起作用而不會使二極體電壓降落(諸如跨電晶體42-47之每一者存在的電壓降落)效率低的一充電及放電產生器。在此一替代實施方案中，可使用要求更多時脈信號的一設計。但是，額外時脈電路使用更多電路面積，所以一設計需在額外面積相對電力使用之間進行權衡。在圖2所圖解說明的實施例中，利用如本文解釋之電荷再使用而在電路操作中達成一明顯省電，儘管存在與二極體電壓降落相關的一些電力損耗。
為了與圖3相比較，圖4中圖解說明的是一電路節點至如一般實施之一升壓電壓的充電及放電的一圖形時間線。假設從時間t0至時間t1，電路節點係處於一接地零電壓。電路節點係處於一靜止狀態。在時間t1，電路節點之電壓在一充電階段升壓至一VBoost電位直至在時間t2到達該電壓。在從時間t2至時間t3的一使用階段期間，使用VBoost電壓。在時間t3與時間t4之間，經由一電力消耗電阻性電路元件對電路節點放電。在時間t4，電路節點之電壓返回至零伏特。一電路節點之習知充電及放電係浪費電力的。經放電電荷不再被使用。
圖5中圖解說明的是一電路節點之充電及放電的另一實施例的一圖表，其中再使用放電電位的一部分。在此形式中，假設在時間t0與時間t1之間，電路節點係處於零伏特電位且係處於靜止狀態。在時間t1與時間t2之間，發生一充電階段。對電路節點之電壓從零伏特充電至一VBoost預定電壓電位。在時間t2與時間t3之間的一電荷使用階段中，使用電路節點上之升壓電壓。在時間t3與時間t4之間，實現電路節點至一中間電壓VIntermediate之一部分放電，其中表示VBoost與VIntermediate之間的電壓差之電荷被轉移至另一電路節點以由電路108再使用。從時間t4至時間t5之時間週期係一電荷再使用階段，其中再使用經轉移以支援VIntermediate電壓的電荷。在從VBoost至VIntermediate之電荷轉移之後，在時間t5與時間t6之間完成一放電階段，其中對電路節點VBoost放電至接地或零伏特。
圖6中圖解說明的是用於實施圖5中表示之電壓功能性之一電壓電路的一第一實施例。提供一電壓電路100以用於對一節點放電及藉由在兩個階段中放電來再使用電荷。一電荷泵102具有用於提供一升壓電壓VBoost之一輸出端子，該升壓電壓VBoost上升至高於一預定電壓，諸如一供應電壓。電荷泵102之輸出係連接至一電路節點104。一個三端子式切換器106係連接至電路節點104。切換器106之一第一端子係連接至一電路108且將許多電荷從電路節點104轉移至電路108內的一節點。並不連接切換器106之一第二端子。切換器106之一第三端子係連接至一接地參考電壓端子或其他電壓端子，接地參考電壓端子或其他電壓端子表示期望對電路節點104放電所到達之一電壓電位。當切換器106連接至第二端子時，電路節點104並不連接至電路108或接地參考電壓端子。
在操作中，電壓電路100使用電荷泵102以對電路節點104充電至升壓電壓VBoost。在電路節點104之充電期間，切換器106係連接至在電位中電浮動的第二位置。電路節點104可(例如)為處於一高電壓以程式化一記憶體單元的一記憶體電路之一節點。在某些時間點，必須對電路節點104放電。並非對電路節點104放電至接地且損失儲存之電力，而是藉由將切換器106切換至第一位置而將與如圖5中描述之電位差VBoost-VIntermediate相關聯之電荷的一部分耦合至電路108。藉此電荷之部分可用於由電路108再使用。電路108實施為任何眾多類型之電路的一者。例如，電路108可為具有用於儲存VIntermediate電壓之一靜態節點的一邏輯電路。在與VBoost-VIntermediate電壓相關聯之一電壓已從電路節點104轉移至電路108之後，藉由將切換器106切換至第三切換器位置而對電路節點104上之剩餘電荷放電。切換器106之第三切換器位置將電路節點104連接至完成電路節點104之放電的一接地電位。因此，電壓電路100已再使用已置於電路節點104上的電荷之實質部分。應理解，可使用各種已知電荷泵電路組態之任一者實施電荷泵102。
迄今應瞭解，已提供用於對一電路節點充電及對電荷之至少一部分放電以用於隨後再使用來藉此省電的一電壓電路。在一形式中，使用可省電的一電荷泵，因為電荷泵轉移電荷而非經由一電阻性電路元件將電荷放電至接地。在一形式中，再使用電荷轉移回至一電荷源(諸如一電源供應器)中。在該形式中，實質上再使用電荷之所有者轉移回至電荷源。在另一形式中，再使用電荷轉移至一分離電路之另一電路節點。在該形式中，由分離電路再使用原始電荷之部分。在一形式中，一電荷泵用於將電荷轉移至一電路節點且再次轉移電荷以用作隨後再使用。電荷泵之極性係雙向且可藉由使用電晶體切換器以將串聯連接之電晶體重組態為僅在一方向上引導電流之二極體而使電荷泵之極性反向。取決於電荷流動之方向，充電/放電電路40決定串聯連接之電晶體將採用何種二極體組態。藉由兩個互補相位時脈信號對電荷泵內之電容器計時以經由電荷泵有效地移動電荷而不會引發任何明顯的電力損耗。因此，本文描述之電壓電路係非常省電。
在一形式中，提供一種對一電路節點充電至一第一預定電壓的方法。使用充電至電路節點上之第一預定電壓以在一第一時間週期期間用於一第一預定功能。將電荷之一部分自電路節點移除至耦合至電路節點的電路。在第一時間週期之後的一第二時間週期期間再使用電荷之部分。在另一形式中，經由一電荷泵電路對電路節點充電。藉由經由電荷泵將電路節點耦合至一電荷源來移除電荷之部分。在另一形式中，電荷泵電路經組態以對電路節點充電。藉由使用複數個串聯耦合的二極體可組態之電晶體移除電荷之部分，該等二極體可組態之電晶體係經組態以在對電路節點充電時在一第一方向上引導電流且經組態以在移除電荷之部分時在與第一方向相反之一第二方向上引導電流。在另一形式中，藉由最初自電路節點移除電荷之部分而自電路節點移除電荷之部分。電荷之部分係耦合至經耦合於電路節點的電路以由電路再使用。隨後自電路節點移除電荷之剩餘部分以對電路節點放電至一第二預定電壓。在又一形式中，多重位置切換器係耦合至電路節點。電路係耦合至切換器以用於選擇性接收經由多重位置切換器自電路節點移除之電荷的部分。在另一形式中，提供作為電路的一電荷源。經由包括串聯連接之二極體可組態之電晶體的一雙向電荷泵耦合電荷源至電路節點，該等二極體可組態之電晶體基於在電荷泵中電荷移動之一所期望方向組態二極體可組態之電晶體的一電流方向。在另一形式中，在電路節點處偵測一電壓值。回應於該偵測藉由比較一經偵測電壓與第一預定電壓之一值及決定需要增加電路節點處之電壓值來選擇性啟用一時脈振盪器。使用時脈振盪器以操作一電荷泵電路。經由電荷泵電路對電路節點充電。
在另一形式中，提供一種具有一電路節點及用於提供待儲存於電路節點上之電荷的一電荷源的電壓電路。一電壓產生器係耦合於電路節點與電荷源之間。電壓產生器在一第一方向上引導電流以將一第一預定電壓充電至電路節點上而用於在一第一時間週期期間於一第一預定功能中使用。電壓產生器藉由在與第一方向相反之一第二方向上引導電流而自電路節點移除電荷之一部分及將該部分耦合至電荷源以在第一時間週期之後的一第二時間週期期間由電荷源再使用，其中由於並不將電荷之部分放電至接地而達成最小電力損耗。在一形式中，一控制電路係耦合至電壓產生器，控制電路係用於提供指示應對電路節點充電還是放電的一控制信號。一電壓偵測器係耦合至電路節點及控制電路，電壓偵測器係用於回應於控制信號而比較電路節點處之電壓與第一預定電壓或一第二預定電壓，該電壓偵測器提供一時脈啟用信號。時脈電路係耦合至電壓產生器及電壓偵測器，時脈電路係用於回應於時脈啟用信號提供一或更多個時脈信號。一或更多個時脈信號經由電荷源與電路節點之間的電壓產生器轉移電荷。在另一形式中，電壓產生器回應於控制信號而切換二極體可組態之電晶體，以使得電流僅在一方向上流動通過電壓產生器。在另一形式中，電壓產生器具有耦合於電荷源與電路節點之間的複數個串聯耦合電晶體，該等電晶體之每一者具有一源極、一汲極及一控制電極。一充電/放電切換器係耦合至複數個串聯耦合電晶體之每一者的控制電極。充電/放電切換器回應於控制信號將控制電極選擇性連接至複數個串聯耦合電晶體之每一者的一相對應汲極或一相對應源極。在另一形式中，電壓產生器具有耦合至電路節點之一電壓位準移位電路。電壓位準移位電路具有用於接收控制信號之一輸入及具有耦合至充電/放電切換器以用於組態充電/放電切換器來對電路節點充電或對電路節點放電之一輸出。在一形式中，充電/放電切換器具有複數對互補導電電晶體，每一對串聯耦合且耦合至複數個串聯耦合電晶體之一各自者的一源極及一汲極且在每一對之間的一共同連接處耦合至該複數個串聯耦合電晶體之一各自者的一控制電極，其中每一對僅一個電晶體導電以將複數個串聯耦合電晶體之各自者置於二極體組態中。在另一形式中，一控制電路係耦合至電壓產生器，控制電路係用於提供指示應對電路節點充電還是放電的一控制信號。一電壓偵測器係耦合至電路節點及控制電路，電壓偵測器係用於回應於控制信號而比較電路節點處之電壓與第一預定電壓或一第二預定電壓。電壓偵測器提供一時脈啟用信號。一時脈振盪器具有耦合至電壓偵測器以用於接收時脈啟用信號之一輸入及具有用於回應於時脈啟用信號而提供一振盪時脈的一輸出。一時脈產生器具有耦合至時脈振盪器之輸出的一輸入、耦合至電壓產生器以用於提供一第一時脈信號的一第一輸出及耦合至電壓偵測器以用於提供一第二時脈信號的一第二輸出。第一時脈信號及第二時脈信號經由電荷源與電路節點之間的電壓產生器轉移電荷。在另一形式中，電壓產生器具有耦合於電荷源與電路節點之間的複數個串聯耦合電晶體，該等串聯耦合電晶體之每一者具有一源極、一汲極及一控制電極。一充電/放電電路係耦合至複數個串聯耦合電晶體之每一者的控制電極。充電/放電電路回應於控制信號將串聯耦合電晶體之每一控制電極選擇性耦合至一相對應汲極或一相對應源極以決定通過電壓產生器之一電流方向。
在另一形式中，提供一種具有一電路節點及耦合至該電路節點之一第一電荷泵的電壓電路。第一電荷泵提供待儲存於電路節點上之電荷。第一電荷泵將一第一預定電壓充電至電路節點上以用於在一第一時間週期期間於一第一預定功能中使用。一多重位置切換器係耦合至電路節點。用於實施一預定功能之一電路係耦合至多重位置切換器。用於實施一預定功能之一電路係耦合至多重位置切換器。電路自電路節點接收電荷之一部分以在第一時間週期之後的一第二時間週期期間由電路再使用。在電路自電路節點接收電荷之部分之後，多重位置切換器對電路節點放電至一第二預定電壓。在另一形式中，電荷泵引導電流以在一第一時間週期期間將第一預定電壓充電至電路節點上。多重位置切換器自電路節點移除電荷之部分以在第一時間週期之後的一第二時間週期期間由電路再使用，其中由於並不將第一預定電壓放電至接地而達成最小電力損耗。在另一形式中，多重位置切換器進一步具有耦合至用於實施預定功能之電路的一第一端子、為電浮動之一第二端子及耦合至一參考電壓端子的一第三端子。在又一形式中，用於實施預定功能之電路係具有用於自電路節點接收電荷之部分而作再使用的一靜態節點的一邏輯電路。在又一形式中，第一預定電壓係具有介於第一預定電壓與一接地參考中間的一電壓量值的一中間電壓。
雖然已關於電位之特定導電類型或極性對本發明作出描述，但熟練技術者瞭解，可將電位之導電類型及極性反向。而且，在說明書及申請專利範圍中的諸如「前部」、「後部」、「頂部」、「底部」、「上面」、「下面」及類此詞的術語(若有的話)係用於描述目的且無必要用於描述永久相對位置。應理解，如此使用之術語在適當情況下可互換，使得本文描述之本發明的實施例(例如)能夠在除了此等所圖解說明之方位及本文以其他方式描述之方位之外的其他方位上操作。
雖然本文參考特定實施例描述本發明，但可在不脫離如以下申請專利範圍中提出之本發明的範疇下作出多重修改及改變。例如，用於儲存電荷之電路節點可實施於多種類型之電晶體記憶體儲存單元電路及多種類型之記憶體(諸如快閃、DRAM、SRAM及MRAM(磁電阻隨機存取記憶體))中。實施數位邏輯功能之多重邏輯電路或邏輯閘可經實施以執行電路108及電路116的所描述之功能性。可用包含(但不限於)使用電晶體的任何類型之切換器的各種不同切換器電路之任一者實施切換器106及切換器113。在電壓電路109中，可用共用時間的相同電荷泵電路實施所圖解說明之電荷泵的所有者或一些。因而，在一說明性意義上而非一限制性意義上看待說明書及圖式，且所有此等修改意欲包含於本發明之範疇內。本文關於特定實施例描述之任何優點、優勢或問題之解決方案並非意欲視為任何或所有請求項之一關鍵性、所需或本質特徵或元件。
如本文使用之術語「一」或「一個」被定義為一或一個以上。同樣，即使當相同請求項包含介紹性片語「一或更多個」或「至少一」及不定冠詞諸如「一」或「一個」時，在請求項中之介紹性片語諸如「至少一」及「一或多個」之使用不應被視為意味著引入不定冠詞「一」或「一個」介紹之另一請求項元件將含有該介紹之請求項元件的任何特定請求項限制於僅含該一元件之發明。定冠詞之使用也是如此。
除非另有申明，否則術語諸如「第一」及「第二」可被用於任意地區別該等術語描述之元件。因此，此等術語並不一定欲意指示該等元件之暫時或其他優先排序。
10．．．電路
12．．．充電及放電電壓產生器
14．．．電路節點
16．．．電壓偵測器
18．．．時脈振盪器
20．．．時脈產生器
21．．．電荷源
22．．．控制電路
40．．．充電/放電電路
41．．．節點
42．．．二極體可組態之P通道電晶體
43．．．二極體可組態之P通道電晶體
44．．．二極體可組態之P通道電晶體
45．．．二極體可組態之P通道電晶體
46．．．二極體可組態之P通道電晶體
47．．．二極體可組態之P通道電晶體
50．．．N通道電晶體
51．．．P通道電晶體
52．．．N通道電晶體
53．．．P通道電晶體
54．．．N通道電晶體
55．．．P通道電晶體
56．．．N通道電晶體
57．．．P通道電晶體
58．．．N通道電晶體
59．．．P通道電晶體
60．．．N通道電晶體
61．．．P通道電晶體
63．．．節點
65．．．節點
66．．．節點
67．．．節點
68．．．節點
69．．．節點
70．．．電容器
71．．．節點
72．．．電容器
74．．．電容器
76．．．電容器
78．．．電壓位準移位器電路
80．．．P通道電晶體
82．．．反相器
83．．．節點
84．．．P通道電晶體
85．．．節點
86．．．N通道電晶體
88．．．N通道電晶體
100．．．電壓電路
102．．．電荷泵
104．．．電路節點
106．．．三端子切換器
108．．．電路
CLK1．．．第一輸出/信號
CLK2．．．第二輸出/信號
VDD．．．供應電壓
VBoost．．．升壓電壓
VIntermediate．．．中間電壓
-V．．．預定電壓
圖1以方塊圖形式圖解說明用於根據本發明對一電路節點充電及放電的一電路；
圖2以示意性形式圖解說明在圖1之電路中使用之一充電及放電電壓產生器的一實施例；
圖3以時序圖形式圖解說明在充電使用及充電再使用操作期間一電路節點之例示性電壓變動；
圖4以時序圖形式圖解說明在充電及放電操作期間一電路節點之一已知電壓變動；
圖5以時序圖形式圖解說明在部分放電及隨後放電階段期間一電路節點之例示性電壓變動；及
圖6以方塊圖形式圖解說明用於在兩個相異放電階段中對一電路節點放電之一電壓電路的一第一實施例。
12．．．充電及放電電壓產生器
14．．．電路節點
21．．．電荷源
40．．．充電/放電電路
41．．．節點
42．．．二極體可組態之P通道電晶體
43．．．二極體可組態之P通道電晶體
44．．．二極體可組態之P通道電晶體
45．．．二極體可組態之P通道電晶體
46．．．二極體可組態之P通道電晶體
47．．．二極體可組態之P通道電晶體
50．．．N通道電晶體
51．．．P通道電晶體
52．．．N通道電晶體
53．．．P通道電晶體
54．．．N通道電晶體
55．．．P通道電晶體
56．．．N通道電晶體
57．．．P通道電晶體
58．．．N通道電晶體
59．．．P通道電晶體
60．．．N通道電晶體
61．．．P通道電晶體
63．．．節點
65．．．節點
66．．．節點
67．．．節點
68．．．節點
69．．．節點
70．．．電容器
71．．．節點
72．．．電容器
74．．．電容器
76．．．電容器
78．．．電壓位準移位器電路
80．．．P通道電晶體
82．．．反相器
83．．．節點
84．．．P通道電晶體
85．．．節點
86．．．N通道電晶體
88．．．N通道電晶體
CLK1．．．第一輸出/信號
CLK2．．．第二輸出/信號
Claims (18)
- 一種用於對一電路節點充電及放電之方法，其包括：對一電路節點充電至一第一預定電壓；使用充電至該電路節點上之該第一預定電壓以在一第一時間週期期間用於一第一預定功能；將電荷之一部分自該電路節點移除至耦合至該電路節點之電路；在該第一時間週期之後的一第二時間週期期間再使用該電荷之該部分；及將一多重位置切換器耦合至該電路節點，其中該多重位置切換器進一步包括耦合至該電路的一第一端子、為電浮動之一第二端子、及耦合至一參考電壓端子的一第三端子。
- 如請求項1之方法，其進一步包括：經由一電荷泵電路對該電路節點充電；及藉由經由該電荷泵電路將該電路節點耦合至一電荷源而移除該電荷之該部分。
- 如請求項2之方法，其進一步包括：組態該電荷泵電路以對該電路節點充電及藉由使用複數個串聯耦合的二極體可組態之電晶體而移除該電荷之該部分，該等二極體可組態之電晶體係經組態以在對該電路節點充電時，在一第一方向上引導電流，且經組態以在移除該電荷之該部分時，在與該第一方向相反之一第二方向上引導電流。
- 如請求項1之方法，其進一步包括：藉由最初自該電路節點移除該電荷之一非全部之部分(less than all)而自該電路節點移除該電荷之該部分；將該電荷之該非全部之部分耦合至經耦合於該電路節點之該電路以由該電路再使用；及隨後自該電路節點移除該電荷之一剩餘部分以對該電路節點放電至一第二預定電壓。
- 如請求項4之方法，其進一步包括：將該電路耦合至該切換器以用於選擇性接收經由該多重位置切換器自該電路節點移除的電荷之該部分。
- 如請求項1之方法，其進一步包括：提供作為該電路之一電荷源；及經由包括串聯連接的二極體可組態之電晶體的一雙向電荷泵將該電荷源耦合至該電路節點，該等二極體可組態之電晶體基於在該電荷泵中電荷移動之一所期望方向組態該等二極體可組態之電晶體的一電流方向。
- 如請求項1之方法，其進一步包括：在該電路節點處偵測一電壓值；回應於該偵測藉由比較一經偵測電壓與該第一預定電壓之一值及決定需要增加該電路節點處之該電壓值來選擇性啟用一時脈振盪器；使用該時脈振盪器以操作一電荷泵電路；及經由該電荷泵電路對該電路節點充電。
- 一種電壓電路，其包括： 一電路節點；一電荷源，其用於提供待儲存於該電路節點上之電荷；一電壓產生器，其耦合於該電路節點與該電荷源之間，該電壓產生器在一第一方向上引導電流以將一第一預定電壓充電至該電路節點上而用於在一第一時間週期期間於一第一預定功能中使用，該電壓產生器藉由在與該第一方向相反之一第二方向上引導電流而自該電路節點移除該電荷之一部分及將該部分耦合至該電荷源以在該第一時間週期之後的一第二時間週期期間由該電荷源再使用，其中由於並不將該電荷之該部分放電至接地而達成最小電力損耗；及一控制電路，其耦合至該電壓產生器，該控制電路係用於提供指示應對該電路節點充電還是放電的一控制信號，其中該電壓產生器進一步包括：複數個串聯耦合電晶體，該複數個串聯耦合電晶體耦合於該電荷源與該電路節點之間，該複數個串聯耦合電晶體每一者具有一源極、一汲極及一控制電極；及一充電/放電切換器，其耦合至該複數個串聯耦合電晶體之每一者的該控制電極，該充電/放電切換器回應於該控制信號將該控制電極選擇性連接至該複數個串聯耦合電晶體之每一者的一相對應汲極或一相對應源極。
- 如請求項8之電壓電路，其進一步包括：一電壓偵測器，其耦合至該電路節點及該控制電路，該電壓偵測器係用於回應於該控制信號而比較該電路節點處之電壓與該第一預定電壓或一第二預定電壓，該電壓偵測器提供一時脈啟用信號；及時脈電路，其耦合至該電壓產生器及該電壓偵測器，該時脈電路係用於回應於該時脈啟用信號而提供一或更多個時脈信號，該一或更多個時脈信號經由該電荷源與該電路節點之間的該電壓產生器轉移電荷。
- 如請求項9之電壓電路，其中該電壓產生器回應於該控制信號而切換二極體可組態之電晶體，以使得電流僅在一方向上流動通過該電壓產生器。
- 如請求項8之電壓電路，其中該電壓產生器進一步包括：一電壓位準移位電路，其耦合至該電路節點且具有用於接收該控制信號之一輸入及耦合至該充電/放電切換器以組態該充電/放電切換器來對該電路節點充電或對該電路節點放電的一輸出。
- 如請求項8之電壓電路，其中該充電/放電切換器進一步包括：複數對互補導電電晶體，該複數對之每一者係串聯耦合且耦合至該複數個串聯耦合電晶體之一各自者的一源極及一汲極且在該複數對之該每一者之間的一共同連接處耦合至該複數個串聯耦合電晶體之一各自者的一控制 電極，其中每一對僅一個電晶體係導電的以將該複數個串聯耦合電晶體之該各自者置於二極體組態中。
- 如請求項8之電壓電路，其進一步包括：一電壓偵測器，其耦合至該電路節點及該控制電路，該電壓偵測器係用於回應於該控制信號而比較該電路節點處之電壓與該第一預定電壓或一第二預定電壓，該電壓偵測器提供一時脈啟用信號；一時脈振盪器，其具有耦合至該電壓偵測器以用於接收該時脈啟用信號之一輸入及具有用於回應於該時脈啟用信號而提供一振盪時脈的一輸出；及一時脈產生器，其具有耦合至該時脈振盪器之該輸出的一輸入、耦合至該電壓產生器以用於提供一第一時脈信號的一第一輸出、及耦合至該電壓偵測器以用於提供一第二時脈信號的一第二輸出，該第一時脈信號及該第二時脈信號經由該電荷源與該電路節點之間的該電壓產生器轉移電荷。
- 一種電壓電路，其包括：一電路節點；一電荷源，其用於提供待儲存於該電路節點上之電荷；一電壓產生器，其耦合於該電路節點與該電荷源之間，該電壓產生器在一第一方向上引導電流以將一第一預定電壓充電至該電路節點上而用於在一第一時間週期期間於一第一預定功能中使用，該電壓產生器藉由在與 該第一方向相反之一第二方向上引導電流而自該電路節點移除該電荷之一部分及將該部分耦合至該電荷源以在該第一時間週期之後的一第二時間週期期間由該電荷源再使用，其中由於並不將該電荷之該部分放電至接地而達成最小電力損耗；及一控制電路，其耦合至該電壓產生器，該控制電路係用於提供指示應對該電路節點充電還是放電的一控制信號，其中該電壓產生器進一步包括：複數個串聯耦合電晶體，該複數個串聯耦合電晶體耦合於該電荷源與該電路節點之間，該複數個串聯耦合電晶體每一者具有一源極、一汲極及一控制電極；及一充電/放電電路，其耦合至該複數個串聯耦合電晶體之每一者的該控制電極，該充電/放電電路回應於該控制信號將該複數個串聯耦合電晶體之每一控制電極選擇性連接至一相對應汲極或一相對應源極以決定通過該電壓產生器之一電流方向。
- 一種電壓電路，其包括：一電路節點；一電荷泵，其耦合至該電路節點以提供待儲存於該電路節點上之電荷，該電荷泵將一第一預定電壓充電至該電路節點上以用於在一第一時間週期期間於一第一預定功能中使用；一多重位置切換器，其耦合至該電路節點；及 用於實施一預定功能之一電路，該電路耦合至該多重位置切換器，該電路自該電路節點接收電荷之一部分以在該第一時間週期之後的一第二時間週期期間由該電路再使用，在該電路自該電路節點接收電荷之該部分之後，該多重位置切換器對該電路節點放電至一第二預定電壓，其中該多重位置切換器進一步包括耦合至用於實施該預定功能之該電路的一第一端子、為電浮動之一第二端子、及耦合至一參考電壓端子的一第三端子。
- 如請求項15之電壓電路，其中該電荷泵引導電流以在一第一時間週期期間將該第一預定電壓充電至該電路節點上，該多重位置切換器自該電路節點移除該電荷之該部分以在該第一時間週期之後的一第二時間週期期間由該電路再使用，其中由於並不將該第一預定電壓放電至接地而達成最小電力損耗。
- 如請求項15之電壓電路，其中用於實施該預定功能之該電路包括具有用於自該電路節點接收電荷之該部分而作再使用的一靜態節點的一邏輯電路。
- 如請求項15之電壓電路，其中該第二預定電壓係一中間電壓，該中間電壓具有介於該第一預定電壓與一接地參考中間的一電壓量值。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/479,940 US7902915B2 (en) | 2009-06-08 | 2009-06-08 | Method and circuit for charging and discharging a circuit node |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201110555A TW201110555A (en) | 2011-03-16 |
| TWI540841B true TWI540841B (zh) | 2016-07-01 |
Family
ID=43300300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099117641A TWI540841B (zh) | 2009-06-08 | 2010-06-01 | 對一電路節點充電及放電之方法與電路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7902915B2 (zh) |
| EP (1) | EP2441073B1 (zh) |
| JP (1) | JP2012529880A (zh) |
| KR (1) | KR20120031940A (zh) |
| CN (1) | CN102460581B (zh) |
| TW (1) | TWI540841B (zh) |
| WO (1) | WO2010144209A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902915B2 (en) * | 2009-06-08 | 2011-03-08 | Freescale Semiconductor, Inc. | Method and circuit for charging and discharging a circuit node |
| TWI505617B (zh) * | 2011-09-21 | 2015-10-21 | United Microelectronics Corp | 可穩定輸出電壓之電荷泵系統 |
| CN103138248B (zh) * | 2011-12-02 | 2016-02-24 | 赛普拉斯半导体公司 | 用于从负载电容电路释放电压的系统和方法 |
| US9111629B2 (en) | 2012-04-06 | 2015-08-18 | Freescale Semiconductor, Inc. | Smart charge pump configuration for non-volatile memories |
| US9270259B2 (en) * | 2014-05-19 | 2016-02-23 | Ememory Technology Inc. | Trimming circuit and method applied to voltage generator |
| EP3583690A4 (en) * | 2017-02-16 | 2020-12-02 | Wispry, Inc. | CHARGING PUMP SYSTEMS, DEVICES AND METHODS |
| CN109493893B (zh) * | 2017-09-12 | 2020-11-06 | 西安格易安创集成电路有限公司 | 一种时钟产生电路、电荷泵电路及存储器 |
| US10326451B2 (en) * | 2017-11-21 | 2019-06-18 | Texas Instruments Incorporated | Level shifter circuit generating bipolar clock signals |
| US10833580B2 (en) * | 2018-12-17 | 2020-11-10 | Micron Technology, Inc. | Stage protection in multi-stage charge pumps |
| CN110299173B (zh) * | 2019-07-05 | 2021-05-04 | 合肥联诺科技股份有限公司 | 一种用于nor flash编程处理的可控放电模块 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818289A (en) * | 1996-07-18 | 1998-10-06 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
| AU5165798A (en) * | 1996-11-05 | 1998-05-29 | Aplus Flash Technology, Inc. | Positive/negative high voltage charge pump system |
| US5768116A (en) | 1997-01-27 | 1998-06-16 | Honeywell Inc. | Bi-directional DC/DC voltage converter |
| US5896024A (en) * | 1998-03-24 | 1999-04-20 | Black & Decker, Inc. | Method and apparatus for manually selecting battery charging process |
| JP2001268894A (ja) | 2000-03-22 | 2001-09-28 | Seiko Instruments Inc | 昇圧回路 |
| US6411531B1 (en) | 2000-11-21 | 2002-06-25 | Linear Technology Corporation | Charge pump DC/DC converters with reduced input noise |
| JP4392740B2 (ja) | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
| US7019576B1 (en) | 2003-03-24 | 2006-03-28 | Cypress Semiconductor Corporation | Delay circuit that scales with clock cycle time |
| US7116154B2 (en) * | 2003-08-06 | 2006-10-03 | Spansion Llc | Low power charge pump |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| JP4257196B2 (ja) | 2003-12-25 | 2009-04-22 | 株式会社東芝 | 半導体装置および半導体装置の駆動方法 |
| JP2005328599A (ja) * | 2004-05-12 | 2005-11-24 | Koninkl Philips Electronics Nv | チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法 |
| KR100640615B1 (ko) * | 2004-12-20 | 2006-11-01 | 삼성전자주식회사 | 고 전압 발생용 전하 펌프 회로 |
| CN101317320A (zh) * | 2005-11-30 | 2008-12-03 | Nxp股份有限公司 | 电荷泵电路和集成电路 |
| US7279958B1 (en) | 2006-02-27 | 2007-10-09 | National Semiconductor Corporation | Synthesized resonation for an EL driver circuit |
| JP4855153B2 (ja) * | 2006-06-16 | 2012-01-18 | ローム株式会社 | 電源装置、レギュレータ回路、チャージポンプ回路およびそれらを用いた電子機器 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| JP4908161B2 (ja) | 2006-11-16 | 2012-04-04 | 株式会社東芝 | 電源回路および半導体記憶装置 |
| US7911236B2 (en) | 2006-11-22 | 2011-03-22 | Intel Mobile Communications GmbH | Detection circuit and detection method |
| US7477092B2 (en) | 2006-12-29 | 2009-01-13 | Sandisk Corporation | Unified voltage generation apparatus with improved power efficiency |
| JP5273681B2 (ja) * | 2006-12-31 | 2013-08-28 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー | 複極性可逆型チャージポンプ回路および関連する方法 |
| US20080164933A1 (en) | 2007-01-07 | 2008-07-10 | International Business Machines Corporation | Method and apparatus for multiple array low-power operation modes |
| US7920429B2 (en) | 2007-03-30 | 2011-04-05 | Hynix Semiconductor Inc. | Semiconductor memory device for reducing power consumption |
| JP2008301631A (ja) * | 2007-05-31 | 2008-12-11 | Panasonic Corp | 昇圧回路 |
| US7902915B2 (en) * | 2009-06-08 | 2011-03-08 | Freescale Semiconductor, Inc. | Method and circuit for charging and discharging a circuit node |
-
2009
- 2009-06-08 US US12/479,940 patent/US7902915B2/en active Active
-
2010
- 2010-05-12 WO PCT/US2010/034544 patent/WO2010144209A1/en active Application Filing
- 2010-05-12 JP JP2012513963A patent/JP2012529880A/ja active Pending
- 2010-05-12 EP EP10786551.1A patent/EP2441073B1/en not_active Not-in-force
- 2010-05-12 KR KR1020117029264A patent/KR20120031940A/ko not_active Application Discontinuation
- 2010-05-12 CN CN201080025282.0A patent/CN102460581B/zh not_active Expired - Fee Related
- 2010-06-01 TW TW099117641A patent/TWI540841B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW201110555A (en) | 2011-03-16 |
| US20100308900A1 (en) | 2010-12-09 |
| US7902915B2 (en) | 2011-03-08 |
| CN102460581B (zh) | 2015-08-05 |
| EP2441073B1 (en) | 2015-07-29 |
| JP2012529880A (ja) | 2012-11-22 |
| EP2441073A4 (en) | 2013-03-20 |
| WO2010144209A1 (en) | 2010-12-16 |
| CN102460581A (zh) | 2012-05-16 |
| EP2441073A1 (en) | 2012-04-18 |
| KR20120031940A (ko) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI540841B (zh) | 對一電路節點充電及放電之方法與電路 | |
| US6020781A (en) | Step-up circuit using two frequencies | |
| US6545529B2 (en) | High voltage generating circuit | |
| CN101268616B (zh) | 单阈值和单导电类型逻辑 | |
| ITVA20080041A1 (it) | Architettura per diodo di by-pass di celle in serie di un pannello fotovoltaico | |
| US7570104B2 (en) | Charge pump circuit control system | |
| CN101625895B (zh) | 内部电压发生电路 | |
| JPH0632231B2 (ja) | 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 | |
| WO2001024347A1 (en) | Method and apparatus for rapid initialization of charge pump circuits | |
| JP2005295647A (ja) | 昇圧回路 | |
| US7724073B2 (en) | Charge pump circuit | |
| US20070090871A1 (en) | High voltage generation circuit and semiconductor device having the same | |
| CN111211682A (zh) | 具有改善放电的电荷泵电路和对应的放电方法 | |
| US20150214837A1 (en) | Charge pump circuit | |
| US20140152381A1 (en) | Reconfigurable switched-capacitor voltage converter circuit, integrated circuit (ic) chip including the circuit and method of switching voltage on chip | |
| US7800958B2 (en) | Voltage generating unit of semiconductor memory device | |
| JP3755907B2 (ja) | 電圧発生回路 | |
| KR100773348B1 (ko) | 고전압 발생회로 및 이를 구비한 반도체 메모리 장치 | |
| US7924086B2 (en) | Boosting circuit | |
| CN112117896B (zh) | 包括电荷泵电路的半导体装置及其操作方法 | |
| US9761283B2 (en) | Memory circuit including a current switch and a sense amplifier | |
| US8278977B2 (en) | Refresh operation during low power mode configuration | |
| Choi et al. | CMOS charge pump with separated charge sharing for improved boosting ratio and relaxed timing restriction | |
| JP2003264453A (ja) | クロック異常検出回路 | |
| KR101040004B1 (ko) | 전하 펌프 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |