KR101040004B1 - 전하 펌프 회로 - Google Patents

Abstract

본 발명은 복수개의 펌핑 단을 갖는 전하 펌프 회로를 제공한다. 전하 펌프 회로의 각 펌핑 단은 외부로부터 공급되는 제1 클럭 신호 및 상기 제1 클럭 신호에 대해 역 위상을 갖는 제2 클럭 신호에 의해 제어되는 크로스-연결된(cross-coupled) 2개의 인버터부와, 상기 제1 및 제2 클럭 신호의 각 입력단과 상기 인버터부들 사이에 각각 연결된 2개의 펌프 커패시터와, 상기 클럭 신호들이 상기 펌프 커패시터들에 공급되는 일 단에 대향한 타 단에 연결된 전하 리사이클부를 포함한다.

전하 펌프, 전하 재활용

Description

전하 펌프 회로{CHARGE PUMP CIRCUIT}

본 발명은 전하 펌프 회로에 관한 것으로, 더욱 상세하게는 전하 펌프를 낮은 전력으로 구동할 수 있도록 하는 승압 회로 구조에 관한 것이다.

종래 멀티플-스테이지 전하 펌프는 파워 전압보다 높은 전압을 갖는 전압 신호가 사용되는 경우에 널리 사용되고 있으며, 고전압은 EEPROM(electrically erasable programmable read only memory)을 기록하거나 삭제하는 경우에 요구되고 있다.

도 1은 종래 멀티플-스테이지 전하 펌프를 나타내는 회로도이다.

도 1을 참조하면, 멀티플-스테이지 전하 펌프는 복수개의 유닛 회로들(10)을 포함한다. 각 유닛 회로(10)는 하나의 스위치 S 및 펌핑 커패시터(pumping capacitor) Cpmp를 포함한다. 각각 역 위상을 갖는 클럭 신호 Φ1 및 Φ2는 유닛 회로의 홀수 번째 스테이지의 스위치들 및 짝수 번째 스테이지의 스위치들을 제어하여 교호하는 주기마다 턴온시킨다. 그에 따라 이전 스테이지 유닛 회로의 펌프 커패시터의 전하들은 해당 유닛 회로의 펌프 커패시터를 충전한다. 그에 따라, 출력 전압 VPP는 전압 VDD의 수 배에 근접하는 전압 레벨을 갖는다.

이러한 펌프 커패시터는 반복적으로 충전되고 방전되기 때문에 통상적인 멀티플-스테이지 전하 펌프 회로는 높은 전력 소비 및 낮은 전력 효율의 단점을 갖는다.

이와 같은 단점을 해결하기 위해 전하를 재활용할 수 있는 회로에 대한 연구가 행해지고 있다. 예컨대, 미국 특허 공개 20090027108, 미국 특허 공개 200900217180에 전하 재활용 회로를 갖는 멀티플-스테이지 전하 펌프 회로가 개시되어 있다. 이하, 미국 특허 공개 200900217180에 개시된 전하 재활용 펌프에 대해 설명한다.

도 2a은 종래 전하 재활용 회로를 갖는 전하 펌프 회로의 일 예를 도시하며, 도 2b는 도 2a에서의 신호의 파형을 나타낸 도면이다.

도 2a에 도시된 바와 같이, 멀티플-스테이지 전하 펌프 회로는 스테이지 회로(12, 14), 및 전하 재활용 회로(16)를 포함한다. 제1 스테이지 회로(12)는 트랜스퍼 회로(12a), 펌프 커패시터 CP1 및 전압 구동 회로(voltage driving circuit)(120)를 포함한다. 제2 스테이지 회로(14)도 제1 스테이지 회로와 동일한 구성을 갖는다.

전하 재활용 회로(16)는 고전압 VDD를 갖는 노드 E12와 노드 E32중 하나의 노드로부터의 전하를 저전압을 갖는 다른 노드로 전하를 리사이클링하기 위해 제공된다. 전하 재활용 회로(16)는 도 2b에 도시된 주기의 시간 구간 TP3 및 TP4에서 노드 E12와 노드 E32를 연결한다.

도 2b을 참조하면, 클럭 신호 P1이 고전압(high voltage) VDD이고 클럭 신호 P4가 저전압(low voltage)이면, 펌프 커패시터 CP1는 푸시(push)하고 펌프 커패시터 CP2는 풀(pull)하는 상태에 있다.

이후, 클럭 신호 P4를 저전압을 유지하면서 클럭 신호 P1는 저전압으로 낮추면 제1 스테이지 회로(12) 및 제2 스테이지 회로(14)가 모두 디스에이블된다.

제1 스테이지 회로(12) 및 제2 스테이지 회로(14)가 모두 디스에이블되면, 트랜지스터들 T5 및 T6의 게이트는 제어 신호 SC1을 수신한다. 제어 신호는 고전압 VDD과 동일하다. 트랜지스터들 T5 및 T6는 고전압 제어 신호 SC1에 의해 턴온된다.

그에 따라, 전하 재활용 회로(16)를 통한 노드 E12와 노드 E32 간의 경로(path)가 형성된다. 그에 따라 고전압 VDD를 갖는 노드 E12와 노드 E32중 하나로부터 다른 노드로 전하들이 접지로 직접 방전되는 대신 재활용되어 전달된다.

그런데, 제1 스테이지 회로(12) 및 제2 스테이지 회로(14)가 모두 디스에이블되면 펌프 커패시터들 CP1, CP2의 노드들 즉, E12 및 E32이 플로팅(floating) 상태가 된다. 그에 따라, 펌프 커패시터들 CP1과 CP2의 아래쪽에 연결된 전하 재활용 회로(16)의 트랜지스터들 T5 및 T6에 의해 전하들이 완전히 재활용되지 못한다. 또한 펌프 캐패시터(CP1) 상단 노드 E11에서의 전압이 낮아짐에 따라 트랜지스터 T4가 약하게 켜져서 펌핑하고 있는 전하의 일부가 역방향으로 흘러서 유실될 위험에 빠질 수 있다.

따라서, 본 발명의 목적은 낮은 외부전압을 더 높은 특정 전압으로 높일 수 있는 전하 펌프를 낮은 전력으로 구동할 수 있도록 하는 전하 펌프 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따라, 복수개의 펌핑 단을 갖는 전하 펌프 회로에 있어서, 각 펌핑 단은 외부로부터 공급되는 제1 클럭 신호 및 상기 제1 클럭 신호에 대해 역 위상을 갖는 제2 클럭 신호에 의해 제어되는 크로스-연결된(cross-coupled) 2개의 인버터부와, 상기 제1 및 제2 클럭 신호의 각 입력단과 상기 인버터부들 사이에 각각 연결된 2개의 펌프 커패시터와, 상기 클럭 신호들이 상기 펌프 커패시터들에 공급되는 일 단에 대향한 타 단에 연결된 전하 리사이클부를 포함하는 것을 특징으로 하는 전하 펌프 회로.

여기에서, 상기 전하 리사이클부는 하나의 P-타입 MOS 트랜지스터를 포함한다.

여기에서, 상기 전하 리사이클부의 P-타입 MOS 트랜지스터는 상기 제1 클럭 신호 및 상기 제2 클럭 신호가 천이하기 미리 정해진 시간 전에 턴온되어 상기 2개의 펌프 커패시터들 간에 경로를 형성한다.

여기에서, 상기 2개의 인버터부는 각각 하나의 N-타입 MOS 트랜지스터와 하나의 P-타입 트랜지스터를 포함한다.

여기에서, 상기 펌핑 단은 상기 제1 클럭 신호 및 제2 클럭 신호가 천이할 때 상기 2개의 인버터들이 모두 온되어 누설 전류가 흐르는 것을 방지하기 위한 역전류 방지부를 더 포함한다.

여기에서, 상기 역전류 방지부는 상기 2개의 펌프 커패시터들과 상기 2개의 인버터부의 P-타입 트랜지스터들 사이에 각각 연결된 2개의 P-타입 트랜지스터들을 포함한다.

여기에서, 상기 역전류 방지부는 상기 2개의 인버터부의 N-타입 트랜지스터들과 각각 크로스-연결된 2개의 N-타입 트랜지스터를 더 포함한다.

본 발명에 따른 전하 펌프 회로에 의하면, 낮은 외부전압을 더 높은 특정 전압으로 높일 수 있는 전하펌프를 낮은 전력으로 구동할 수 있으며, 이러한 저전력구동은 메모리 장치의 저전압 구동을 가능하게 하여 전력소모를 줄일 수 있다. 따라서 한번 사용하고 버려지는 전력을 재사용하므로 많은 에너지을 절약할 수 있는 장점을 가진다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들 은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

본 발명은 전하를 회수할 노드에 연결된 큰 커패시터의 반대쪽 노드가 플로팅(floating) 상태가 되어 있으면 전하를 회수하는 노드에서의 전압의 변화에 따라 플로팅(floating) 상태에 있는 노드에서의 전압도 따라 변화하기 때문에 많은 전하가 재활용되지 못한다. 그러므로 반대쪽 노드의 전압을 고정하여 최대의 전하량을 재활용할 수 있도록 한다.

또한, 전하를 재활용함으로써 중간값을 가지는 노드들 때문에 스위치 회로의 트랜지스터가 약하게 켜져서 역방향 전류가 흐르게 되는데, 본 발명은 역방향 전류의 경로(path)들을 폐쇄하여 잃어버리는 전하가 없도록 한다.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.

도 3a 및 3b는 본 발명의 원리를 설명하기 위한 도면이다.

도 3a에 나타난 바와 같이, 전하를 재사용할 노드 nr에 연결된 커패시터의 반대쪽 노드 nf가 nr이 움직임에 따라 변하기 때문에 재사용할 수 있는 전하량은 다음과 같다.

Qf=(Cpmp * Cp)/(Cpmp + Cp) * VDD/2

그러나 도 3b에서처럼 노드 nr의 반대쪽 노드 nt가 고정되어 있다면 재사용 할 수 있는 전하량 Qt=Cpmp * VDD/2 가 되어 전하량을 최대한 많이 재활용 할 수 있다.

역전류를 막기 위해서 역전류가 흐르는 경로에 스위치, 예컨대, p-타입 mos 트랜지스터 또는 n-타입 mos 트랜지스터를 추가하여 전하가 재활용될 때 스위치를 오프하면 역전류가 발생하는 것을 방지하여 전하 재활용의 효율을 높일 수 있다.

본 발명은 크로스 연결된(cross-coupled) 전하펌프에 응용하여 효율을 높인 전하펌프를 제공한다. 본 발명은 전하를 재활용하기 위해 많은 양의 전하가 충전되고 방전되는 두 노드를 연결해주는 스위치를 사용하는 것을 특징으로 한다. 이때 스위치는 PMOS 스위치를 사용하여 높은 레벨(level)에서도 전하를 충분히 재활용할 수 있도록 한다.

먼저 본 발명이 이용하는 크로스-연결된(cross-coupled) 전하펌프를 설명한다.

도 4은 전형적인 크로스-연결된(cross-coupled) 전하 펌프의 하나의 펌핑 단을 보여주고 있다.

도 4를 참조하면, 크로스-연결된(cross-coupled) 인버터(inverter)가 스위치 역할을 하며 커패시터가 두 개가 있으므로 각 클락 마다 두 번 펌핑하여 Vout에 전하를 공급하며 출력을 Vin + VDD로 높여준다.

그런데, 만약 Φ1 과 Φ2 클락의 변이속도가 느려서 중간 레벨에서 같은 값을 가지게 되면 크로스-연결된 두 개의 인버터들이 모두 켜져서 Vin과 Vout이 단락되어 역방향 전류가 흐르게 된다. 역전류가 흐르면 승압한 Vout 노드가 전하를 잃 어버리게 되므로 승압 효율이 매우 낮아진다.

도 5a는 본 발명에 따른 전하 펌프 회로의 일부를 나타낸 도면이며, 도 5b는 도 5a에서의 신호의 파형을 나타낸 도면이다.

도 5a에 도시된 바와 같이, 전하 펌프 회로의 한 단은 2개의 인버터부, 2개의 펌프 커패시터들 CL1 및 CR1, 역전류 방지부 및 전하 리사이클부를 포함한다.

2개의 인버터는 각각 하나의 N-타입 MOS(metal oxide semiconductor) 트랜지스터 및 하나의 P-타입 트랜지스터를 포함한다. 도 5a에서는 하나의 인버터부는 N-타입 트랜지스터 ML1 및 P-타입 트랜지스터 ML2를 포함하고, 다른 하나의 인버터부는 N-타입 트랜지스터 MR1 및 P-타입 트랜지스터 MR2를 포함한다.

2개의 펌프 커패시터들 CL1 및 CR1은 클럭 신호 Φ1 및 클럭 신호 Φ2의 각 입력단과 2개의 인버터들 사이에 각각 연결된다.

2개의 인버터는 서로 역 위상을 갖는는 클럭 신호 Φ1와 클럭 신호 Φ2에 의해 제어되는데, 이 때, 이들 클럭 신호가 천이될 때 클럭 신호의 천이 속도가 느려서 중간 레벨에서 같은 값을 가지게 되면 크로스-연결된 2개의 인버터가 모두 온되어 Vin과 Vout이 단락되어 역방향 전류가 흐를 수 있다.

본 발명의 전하 펌프 회로는 이러한 누설 전류의 발생을 방지하기 위해 역전류가 흐르는 경로에 역전류 방지부를 구비한다. 구체적으로 역전류 방지부는 2개의 N-타입 트랜지스터들 ML0 및 MR0과, 2개의 P-타입 트랜지스터들 ML3 및 MR3를 포함한다.

구체적으로, 2개의 P-타입 트랜지스터들 ML3 및 MR3은 2개의 펌프 커패시터 들 CL1 및 CR1과 2개의 인버터부의 P-타입 트랜지스터들 ML2 및 MR2 사이에 각각 연결된다. 그리고, 2개의 N-타입 트랜지스터 ML0 및 MR0는 2개의 인버터부의 N-타입 트랜지스터들 ML1 및 MR1과 각각 크로스-연결된다.

또한, 역전류 방지부는 커패시터들 CL0 및 CR0를 포함한다.

역전류 방지부는 부가적인 Φ1BX와 Φ2BX 클락으로 동작하며, ML3과 MR3도 ISO 신호로 동작한다. 추가된 4개의 트랜지스터들이 신호가 천이할 때 오프되어 전하가 흐를 수 있는 회로를 단락하여 역전류를 막아주며 전하펌프의 효율을 높일 수 있다.

전하 리사이클부는 하나의 P-타입 트랜지스터 MC를 포함한다. 전하 리사이클부는 2개의 펌프 커패시터들 사이에 연결되고, 펌프 커패시터들 CL1과 CR1 사이의 전하가 통과하는 경로를 형성한다.

구체적으로, 전하 리사이클부는 상기 클럭 신호들이 상기 펌프 커패시터들에 공급되는 일 단에 대향한 타 단에 연결된다. 도 5a에서, 전하 리사이클부는 노드 BL과 노드 BR 사이에 연결되어 있다.

시간 구간 T1에서, 클럭 신호 Φ1은 하이(high)가 되고 클럭 신호 Φ2은 로우(low)가 된다. 클럭 신호 Φ1에 따라 노드 BL은 전압 VDD를 가진다. 트랜지스터 ML0은 노드 BL에서의 고전압 VDD에 기초하여 턴온된다. 트랜지스터 MR2는 노드 BL에서의 고전압 VDD에 기초하여 턴오프된다.

또한, 클럭 신호 Φ2에 따라 노드 BR은 저전압을 갖는다. 트랜지스터 MR0는 노드 BR에서의 저전압에 기초하여 턴오프되고, 트랜지스터 ML2는 노드 BR에서의 저 전압에 기초하여 턴온된다. 트랜지스터 ML2가 턴온되고 트랜지스터 MR2가 턴오프되면 노드 BL에서의 고전압 VDD은 트랜지스터 ML2를 통해 Vout으로 출력된다. 노드 BL에 연결된 펌프 커패시터 CL1은 고전압 VDD으로 충전된다.

그리고, 시간 구간 T1에서 클럭 신호 Φ1BX는 저전압을 갖는다. 따라서, 트랜지스터 ML1은 클럭 신호 Φ1BX에 따라 오프 상태에 있다. 또한, 클럭 신호 Φ2BX는 고전압 VDD를 갖는다. 따라서, 트랜지스터 MR1은 클럭 신호 Φ2BX에 따라 턴온된다. 트랜지스터 MR1이 턴온되면 전압 Vin이 노드 BR에 걸린다. 그리고, 펌프 커패시터 CR1은 노드 BR에서의 전압 Vin으로 인해 전압 Vin으로 충전된다.

시간 구간 T3에서, 클럭 신호 Φ1은 로우가 되고 클럭 신호 Φ2은 하이가 된다. 클럭 신호 Φ2에 따라 노드 BR은 전압 VDD를 가진다. 트랜지스터 MR0은 노드 BR에서의 고전압 VDD에 기초하여 턴온된다. 트랜지스터 ML2는 노드 BR에서의 고전압 VDD에 기초하여 턴오프된다. 노드 BR에 연결된 펌프 커패시터 CR1에는 고전압 VDD가 제공된다. 펌프 커패시터 CR1은 이전 시간 구간에서 Vin으로 충전되어 있으므로, 펌프 커패시터 CR1에 걸리는 전압은 VDD+Vin이 된다.

또한, 클럭 신호 Φ1에 따라 노드 BL은 저전압을 갖는다. 트랜지스터 ML0는 노드 BL에서의 저전압S에 기초하여 턴오프되고, 트랜지스터 MR2는 노드 BL에서의 저전압에 기초하여 턴온된다.

그리고, 시간 구간 T3에서 클럭 신호 Φ1BX는 고전압 VDD을 갖는다. 따라서, 트랜지스터 ML1은 클럭 신호 Φ1BX에 따라 턴온된다. 트랜지스터 ML1이 턴온되면 전압 Vin이 노드 BL에 걸린다. 그에 따라 전압 Vin이 펌프 커패시터 CL1에 제공되 며, 펌프 커패시터 Cl1은 이전 시간 구간에서 VDD로 충전되어 있으므로, 펌프 커패시터 CR1에 걸리는 전압은 VDD+Vin이 된다. 또한, 클럭 신호 Φ2BX는 저전압을 갖는다. 따라서, 트랜지스터 MR1은 클럭 신호 Φ2BX에 따라 오프 상태에 있다.

그리고 시간 구간 T2 및 T4에서 전하 리사이클부의 P-타입 트랜지스터 MC는 클럭 신호 EQ의 저전압에 따라 턴온된다. 시간구간 T2 및 T4는 시간 구간 T1 및 T3에 각각 후속하는 시간구간이다.

시간 구간 T2 및 T4는 클럭 신호 Φ1 및 Φ2의 천이 직전에 위치한다. 클럭 신호 Φ1 및 Φ2에 따라 펌프 커패시터 Cl1와 CR1 중 하나에서 전압이 강하하고 다른 하나에서 전압이 상승한다. 그에 따라, 클럭 신호 Φ1 또는 Φ2에 따라, 전압이 강하할 펌프 커패시터로부터의 전하를 상승할 펌프 커패시터로 이동시킨다.

즉, P-타입 트랜지스터 MC가 턴온되면, 펌프 커패시터 Cl1와 CR1 사이에 전하가 통하는 경로가 형성되어 전하가 재활용된다. 펌프 커패시터 Cl1와 CR1 중 높은 전압을 갖는 커패시터에서 전하들이 낮은 전압을 갖는 커패시터로 전달되어 전하를 재활용한다.

도 6은 본 발명이 적용된 메모리 셀을 나타낸다.

도 6을 참조하면, CMOS 딕슨의(CMOS Dickson's) 전하펌프가 도시되어 있다. 도 6을 참조하면, 접지부터 VPP까지 천이하는 ISO신호와 PMOS 스위치로 역방향 전류를 방지하고, 접지부터 VDD까지 천이하는 EQ신호와 PMOS 스위치로 Φ1과 Φ2의 전하를 재활용할 수 있다. 전하펌프의 역방향 전류를 방지하고, 전하를 이동시킬 스위치를 추가해서 본 발명을 응용할 수 있다.

도 7은 종래 기술과 본 발명에 따른 전하 펌프 회로의 성능을 나타낸 도면이다.

도 7에는 크로스-연결된 2단 전하 펌프가 VDD=1.8V에서 10MHz의 클럭으로 동작했을 때 전하를 재활용했을 때(삼각형이 표시된 지시선)와 재활용하지 않았을 때(사각형이 표시된 지시선) 승압되는 VPP 전압을 나타낸 도면이다.

도 7에 도시된 바와 같이, 전하를 재활용한 전하펌프는 전하를 재활용하지 않은 종래 전하 펌프보다 1.5배만큼 더 높은 VPP를 생성할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 종래 멀티플-스테이지 전하 펌프(100)를 나타내는 회로도이다.

도 2a은 종래 전하 재활용 회로를 갖는 전하 펌프 회로의 일 예를 도시하며, 도 2b는 도 3a에서의 신호의 파형을 나타낸 도면이다.

도 3a 및 3b는 본 발명의 원리를 설명하기 위한 도면이다.

도 4은 전형적인 크로스-연결된(cross-coupled) 전하 펌프의 하나의 펌핑 단을 보여주고 있다.

도 5a는 본 발명에 따른 전하 펌프 회로의 일부를 나타낸 도면이며, 도 5b는 도 5a에서의 신호의 파형을 나타낸 도면이다.

도 6은 본 발명이 적용된 메모리 셀을 나타낸다.

도 7은 종래 기술과 본 발명에 따른 전하 펌프 회로의 성능을 나타낸 도면이다.

Claims (7)

1. 복수개의 펌핑 단을 갖는 전하 펌프 회로에 있어서, 각 펌핑 단은

   외부로부터 공급되는 제1 클럭 신호 및 상기 제1 클럭 신호에 대해 역 위상을 갖는 제2 클럭 신호에 의해 제어되는 크로스-연결된(cross-coupled) 2개의 인버터부와,

   상기 제1 및 제2 클럭 신호의 각 입력단과 상기 인버터부들 사이에 각각 연결된 2개의 펌프 커패시터와,

   상기 클럭 신호들이 상기 펌프 커패시터들에 공급되는 일 단에 대향한 타 단에 연결된 전하 리사이클부를 포함하는 것을 특징으로 하는 전하 펌프 회로.
2. 제1항에 있어서, 상기 전하 리사이클부는 하나의 P-타입 MOS 트랜지스터를 포함하는 것을 특징으로 하는 전하 펌프 회로.
3. 제2항에 있어서, 상기 전하 리사이클부의 P-타입 MOS 트랜지스터는 상기 제1 클럭 신호 및 상기 제2 클럭 신호가 천이하는 시점으로부터 미리 정해진 시간 이전에 턴온되어 상기 2개의 펌프 커패시터들 간에 경로를 형성하는 것을 특징으로 하는 전하 펌프 회로.
4. 제1항에 있어서, 상기 2개의 인버터부는 각각 하나의 N-타입 MOS 트랜지스터 와 하나의 P-타입 트랜지스터를 포함하는 것을 특징으로 하는 전하 펌프 회로.
5. 제4항에 있어서, 상기 펌핑 단은 상기 제1 클럭 신호 및 제2 클럭 신호가 천이할 때 상기 2개의 인버터들이 모두 온되어 누설 전류가 흐르는 것을 방지하기 위한 역전류 방지부를 더 포함하는 것을 특징으로 하는 전하 펌프 회로.
6. 제5항에 있어서, 상기 역전류 방지부는 상기 2개의 펌프 커패시터들과 상기 2개의 인버터부의 P-타입 트랜지스터들 사이에 각각 연결된 2개의 P-타입 트랜지스터들을 포함하는 것을 특징으로 하는 전하 펌프 회로.
7. 제6항에 있어서, 상기 역전류 방지부는 상기 2개의 인버터부의 N-타입 트랜지스터들과 각각 크로스-연결된 2개의 N-타입 트랜지스터를 더 포함하는 것을 특징으로 하는 전하 펌프 회로.

Images