DE19813201A1

DE19813201A1 - Einschaltrücksetzschaltung, die ein Einschaltrücksetzsignal erzeugt

Info

Publication number: DE19813201A1
Application number: DE19813201A
Authority: DE
Inventors: Lei Ding
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-09-09
Filing date: 1998-03-25
Publication date: 1999-03-11
Anticipated expiration: 2018-03-26
Also published as: KR100275396B1; KR19990029193A; US6016068A; DE19813201C2; CN1211041A; CN1135562C; TW393641B; JPH1186525A

Description

Die vorliegende Erfindung bezieht sich auf eine Einschaltrück setzschaltung, die ein Einschaltrücksetzsignal für eine vorge schriebene Zeitperiode erzeugt, nachdem die Stromversorgung eingeschaltet wird.

In den meisten integrierten Halbleiterschaltungsvorrichtungen einschließlich DRAMs (Dynamic Random Access Memories, dynami scher Direktzugriffsspeicher), SRAMs (Static Random Access Me mories, statische Direktzugriffsspeicher) und Mikroprozessoren wird eine Einschaltrücksetzschaltung (Power-on-reset-Schaltung) verwendet. Die Einschaltrücksetzschaltung erzeugt ein Einschal trücksetzsignal (Power-on-reset-Signal) für eine vorgeschriebe ne Zeitperiode nachdem die Stromversorgung eingeschaltet wird, so daß eine interne Schaltung anläuft, die in einem instabilen Zustand vor dem Einschalten der Stromversorgung gewesen ist. Das Einschaltrücksetzsignal wird für eine vorgeschriebene Zeit periode aktiviert bis die Stromversorgungsspannung einen vorge schriebenen Pegel erreicht, wonach es inaktiviert wird. Die oben erwähnte interne Schaltung wird als Antwort auf das akti vierte Einschaltrücksetzsignal zurückgesetzt.

Bisher ist eine integrierte Halbleiterschaltungsvorrichtung auch verfügbar, die zwei verschiedene Stromversorgungsspannun gen verwendet. Zusätzlich kann die integrierte Halbleiterschal tungsvorrichtung durch Erhöhen oder Abfallenlassen der Strom versorgungsspannung getestet werden. Hier sind höhere und nied rigere Stromversorgungsspannungen entsprechend als hohe und niedrige Stromversorgungsspannungen definiert. Einige DRAMs verwenden beispielsweise hohe Stromversorgungsspannungen von 5,0 V im Normalbetriebsmodus und niedrige Stromversorgungsspan nungen von 1,3 V im Bereitschaftsbetriebsmodus.

Wenn eine derartige integrierte Halbleiterschaltungsvorrichtung in der bei der Anmelderin vorhandenen Einschaltrücksetzschal tung verwendet wird, wird die interne Schaltung fehlerhafter weise nicht zurückgesetzt, wenn die Stromversorgungsspannung von einer niedrigen zu einer hohen Stromversorgungsspannung zu rückgeführt wird. Insbesondere erzeugt die bei der Anmelderin vorhandene Einschaltrücksetzschaltung fehlerhafterweise nicht das Einschaltrücksetzsignal, es sei denn, daß die Stromversor gungsspannung nach dem Abfallen unter 0,76 V wieder ansteigt. In einem DRAM, in dem während des Bereitschaftsbetriebsmodus eine niedrige Stromversorgungsspannung von 1,3 V verwendet wird, wird beispielsweise die interne Spannung nicht zurückge setzt, es sei denn, daß das Einschaltrücksetzsignal nach dem Ende des Bereitschaftsbetriebsmodus erzeugt wird.

Eine Aufgabe der vorliegenden Erfindung ist es, eine Einschal trücksetzschaltung anzugeben, die fähig ist, auf sichere Weise ein Einschaltrücksetzsignal zu erzeugen, wenn die Stromversor gungsspannung nach ihrem kurzzeitigen Abfall wieder angehoben wird.

Diese Aufgabe wird gelöst durch eine Einschaltrücksetzschaltung nach Anspruch 1 bzw. Anspruch 5.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Gemäß eines Aspektes weist die Einschaltrücksetzschaltung zum Erzeugen eines Einschaltrücksetzsignals für eine vorbestimmte Zeitperiode nach dem Einschalten der Stromversorgung eine erste CMOS-Umkehrschaltung, eine zweite CMOS-Umkehrschaltung, einen Kondensator, eine Spannungsanhebungsschaltung und eine Puffer schaltung auf. Die zweite CMOS-Umkehrschaltung hat Eingangs- und Ausgangsknoten, die entsprechend mit Ausgangs- und Ein gangsknoten in der ersten CMOS-Umkehrschaltung verbunden sind. Der Kondensator ist zwischen einem Stromversorgungsknoten und dem Eingangsknoten der ersten CMOS-Umkehrschaltung geschaltet. Die Spannungsanhebungsschaltung vergrößert die Quellenspannung eines n-Kanal-MOS-Transistors in der zweiten CMOS-Umkehrschal tung um eine vorgeschriebene Spannung von der Massenspannung aus. Die Pufferschaltung erzeugt das Einschaltrücksetzsignal als Reaktion auf eine Spannung am Ausgangsknoten der ersten CMOS-Umkehrschaltung.

Vorzugsweise weist die Spannungsanhebungsschaltung einen Tran sistor auf, der zwischen einer Source des n-Kanal-MOS-Tran sistors und einem Massenknoten diodenverbunden ist.

Vorzugsweise weist die Spannungsanhebungsschaltung auch eine Mehrzahl von Transistoren und ein Schaltelement auf. Die Mehr zahl von Transistoren sind in Reihe zwischen der Source des n-Kanal- MOS-Transistors und dem Massenknoten geschaltet. Jeder der Transistoren ist diodenverbunden als Diode geschaltet. Das Schaltelement ist parallel zu mindestens einem der Mehrzahl von Transistoren geschaltet.

Vorzugsweise weist die Spannungsanhebungsschaltung ferner eine Steuerschaltung auf, die das Einschalten/Ausschalten des Schal telements als Reaktion auf die Stromversorgungsspannung steu ert.

Gemäß eines anderen Aspektes weist eine Einschaltrücksetzschal tung zum Erzeugen eines Einschaltrücksetzsignals für eine vor geschriebene Zeitperiode nach dem Einschalten der Stromversor gung einen ersten und einen zweiten Knoten, einen Kondensator, einen ersten bis sechsten Transistor und eine Pufferschaltung auf. Der Kondensator ist zwischen einem Stromversorgungsknoten und dem ersten Knoten geschaltet. Der erste Transistor hat ein mit dem ersten Knoten verbundenes Gate, eine mit dem Stromver sorgungsknoten verbundene Source und ein mit dem zweiten Knoten verbundenes Drain. Der zweite Transistor hat ein mit dem ersten Knoten verbundenes Gate, ein mit dem zweiten Knoten verbundenes Drain, und eine mit dem Massenknoten verbundene Source. Der dritte Transistor hat ein mit dem zweiten Knoten verbundenes Gate, eine mit dem Stromversorgungsknoten verbundene Source und ein mit dem ersten Knoten verbundenes Drain. Der vierte Transi stor hat ein mit dem zweiten Knoten verbundenes Gate. Der fünf te Transistor hat ein eine vorgeschriebene Spannung empfangen des Gate, ein mit dem ersten Knoten verbundenes Drain und eine mit einem Drain des vierten Transistors verbundene Source. Der sechste Transistor hat ein Gate und ein Drain, die mit einer Source des vierten Transistors verbunden sind, und eine mit dem Massenknoten verbundene Source. Die Pufferschaltung erzeugt das Einschaltrücksetzsignal als Reaktion auf eine Spannung am zwei ten Knoten.

In der Einschaltrücksetzschaltung wird die Sourcespannung des N-Kanal-MOS-Transistors in der CMOS-Umkehrschaltung um eine vorgeschriebene Spannung von der Massenspannung aus vergrößert, so daß der Pegel, auf dem das Einschaltrücksetzsignal aktiviert wird, ansteigt. Daher kann das Einschaltrücksetzsignal auf si chere Weise aktiviert werden, sogar wenn die Stromversorgungs spannung von einer hohen auf eine niedrige Stromversorgungs spannung abfällt. Als eine Folge kann, sogar wenn eine inte grierte Halbleiterschaltungsvorrichtung mit der Einschaltrück setzschaltung in den Niedrigstromversorgungsspannungsmodus ge bracht wird, ihre interne Schaltung ohne Fehler zurückgesetzt werden.

Zusätzlich sind diodenverbundene Transistoren zwischen der Source des N-Kanal-MOS-Transistors und dem Massenknoten vorge sehen, um die Sourcespannung um eine vorgeschriebene Spannung von der Massenspannung aus zu erhöhen, so daß die Einschalt rücksetzschaltung ohne einen hohen Anstieg in der Anordnungs fläche (Layoutfläche) verwirklicht werden kann.

Ferner sind eine Mehrzahl von in Reihe geschalteten und jeweils diodenverbundenen Transistoren zwischen der Source des n-Kanal- MOS-Transistors und dem Massenknoten eingefügt, um die Source spannung um eine vorgeschriebene Spannung von der Massenspan nung zu erhöhen, und ein Schaltelement ist parallel zu minde stens einem dieser Transistoren geschaltet. Deshalb kann der Pegel, auf dem das Einschaltrücksetzsignal aktiviert wird, an geglichen werden.

Ferner wird das Einschalten/Ausschalten des Schaltelementes als Reaktion auf die Stromversorgungsspannung gesteuert, so daß der Pegel, auf dem das Einschaltrücksetzsignal als Reaktion auf die verwendete niedrige Stromversorgungsspannung aktiviert wird, automatisch angeglichen wird.

Weitere Merkmale und Vorteile ergeben sich aus der folgenden detaillierten Beschreibung von Ausführungsformen der vorliegen den Erfindung anhand der Figuren. Von diesen zeigen:

Fig. 1 ein Schaltbild einer Gesamtanordnung ei ner Einschaltrücksetzschaltung gemäß ei ner ersten Ausführungsform der vorlie genden Erfindung;

Fig. 2 eine Darstellung von Wellenformen, die sich auf den Betrieb der Einschaltrück setzschaltung gemäß der in Fig. 1 ge zeigten ersten Ausführungsform beziehen;

Fig. 3 ein Schaltbild eines Aufbaus des Haupt teils der Einschaltrücksetzschaltung ge mäß einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 4 ein Schaltbild eines Aufbaus des Hauptabschnittes der Einschaltrücksetz schaltung gemäß einer dritten Ausfüh rungsform der vorliegenden Erfindung.

Es wird darauf hingewiesen, daß dieselben oder entsprechende Abschnitte in den Zeichnungen dieselben Bezugszeichen besitzen und daß die zugehörige Beschreibung nicht wiederholt wird.

Erste Ausführungsform

Fig. 1 ist ein Schaltbild eines Gesamtaufbaus einer Einschal trücksetzschaltung gemäß einer ersten Ausführungsform der vor liegenden Erfindung. Es wird auf Fig. 1 Bezug genommen; die Einschaltrücksetzschaltung weist CMOS-Umkehrschaltungen (Inverterschaltungen) 10 und 12, einen Kondensator 14 und einen n-Kanal-MOS-Transistor 18 auf.

Die CMOS-Umkehrschaltung 10 weist einen p-Kanal-MOS-Transistor 102, einen n-Kanal-MOS-Transistor 104 und eine p-Kanal-MOS-Tran sistor 106 auf. Der p-Kanal-MOS-Transistor 102 hat ein mit dem Knoten NDA verbundenes Gate, eine mit einem Stromversor gungsknoten 1 verbundene Source und ein mit einem Knoten NDB über den p-Kanal-MOS-Transistor 106 verbundenes Drain. Der n-Kanal- MOS-Transistor 104 besitzt ein mit dem Knoten NDA verbun denes Gate, ein mit dem Knoten NDB verbundenes Drain und eine mit einem Massenknoten 2 verbundene Source. Der p-Kanal-MOS-Tran sistor 106 ist zwischen dem p-Kanal-MOS-Transistor 102 und dem Knoten NDB geschaltet.

Die CMOS-Umkehrschaltung 12 weist einen p-Kanal-MOS-Transistor 122 und n-Kanal-MOS-Transistoren 124 und 126 auf. Der p-Kanal- MOS-Transistor 122 besitzt ein mit dem Knoten NDB verbundenes Gate, eine mit dem Stromversorgungsknoten 1 verbundene Source und ein mit dem Knoten NDA verbundenes Drain. Der n-Kanal-MOS-Tran sistor 124 hat ein mit dem Knoten NDB verbundenes Gate, ein mit dem Knoten NDA über den n-Kanal-MOS-Transistor 126 verbun denes Drain und eine mit dem Massenknoten über den n-Kanal-MOS-Tran sistor 18 verbundenes Source. Der n-Kanal-MOS-Transistor 126 besitzt ein eine vorgeschriebene Spannung empfangendes Ga te, ein mit dem Knoten NDA verbundenes Drain und eine mit dem Drain des n-Kanal-MOS-Transistors 124 verbundene Source.

Der Kondensator 14 ist zwischen dem Stromversorgungsknoten 1 und dem Knoten NDA geschaltet. Der n-Kanal-MOS-Transistor 18, der zum Erhöhen der Quellenspannung des n-Kanal-MOS-Transistors 124 durch die Schwellenspannung Vth von der Massenspannung GND aus dient, ist zwischen der Source des n-Kanal-MOS-Transistors und dem Massenknoten 2 geschaltet und ist diodenverbunden (d. h. als Diode geschaltet).

Die Einschaltrücksetzschaltung weist ferner eine Pufferschal tung mit sechs CMOS-Umkehrschaltungen (Inverterschaltungen) 20 bis 25 auf. Die Pufferschaltung (CMOS-Umkehrschaltungen 20 bis 25) erzeugt ein Einschaltrücksetzsignal /POR als Reaktion auf die Spannung am Ausgangsknoten NDB der CMOS-Umkehrschaltung 10. Jeder der CMOS-Umkehrschaltungen 20 bis 25 hat einen p-Kanal- MOS-Transistor 202 und einen n-Kanal-MOS-Transistor 204.

Die Einschaltrücksetzschaltung weist ferner einen Kondensator 16, einen p-Kanal-MOS-Transistor 26, einen n-Kanal-MOS-Tran sistor 28, p-Kanal-MOS-Transistoren 30 und 32, eine CMOS-Um kehrschaltung (Inverterschaltung) 34, einen p-Kanal-MOS-Tran sistor 36 und einen n-Kanal-MOS-Transistor 38 auf.

Der Kondensator 16 ist zwischen dem Knoten NDB und dem Massen knoten 2 geschaltet. Der p-Kanal-MOS-Transistor 26 hat ein mit dem Massenknoten 2 verbundenes Gate, eine mit dem Stromversor gungsknoten 1 verbundene Source und ein mit dem Gate des n-Kanal- MOS-Transistors 126 verbundenes Drain. Der p-Kanal-MOS-Tran sistor 26 liefert eine vorgeschriebene Spannung an das Gate des n-Kanal-MOS-Transistors 126, wobei er als ein Widerstand dient. Der n-Kanal-MOS-Transistor 28 ist zwischen dem Knoten NDA und dem Massenknoten 2 geschaltet. Jeder der p-Kanal-MOS-Tran sistoren 30 und 32 ist zwischen dem Gate des p-Kanal-MOS-Tran sistors 106 und dem Massenknoten 2 geschaltet. Der p-Kanal- MOS-Transistor 30 hat ein mit seinem eigenen Drain verbundenes Gate und der p-Kanal-MOS-Transistor 32 hat ein mit seiner eige nen Source verbundenes Gate. Daher liefern die p-Kanal-MOS-Tran sistoren 30 und 32 eine vorgeschriebene Spannung an das Ga te des p-Kanal-MOS-Transistors 106.

Die CMOS-Umkehrschaltung 34 weist einen p-Kanal-MOS-Transistor 342, einen n-Kanal-MOS-Transistor 344 und einen p-Kanal-MOS-Tran sistor 346 auf. Der p-Kanal-MOS-Transistor 36 ist zwischen dem Ausgangsknoten der CMOS-Umkehrschaltung 34 und dem Gate des n-Kanal-MOS-Transistors 28 geschaltet und ist diodenverbunden. Der n-Kanal-MOS-Transistor 38 hat ein mit dem Ausgangsknoten der CMOS-Umkehrschaltung 23 verbundenes Gate und ist zwischen dem Gate des n-Kanal-MOS-Transistors 28 und dem Massenknoten 2 geschaltet.

Die Einschaltrücksetzschaltung hat eine pegelabhängige Funktion zum Erzeugen des Einschaltrücksetzsignals /POR für eine vorge schriebene Zeitperiode, wenn die Stromversorgungsspannung VCC allmählich nach dem Einschalten der Stromversorgung erhöht wird, und eine zeitabhängige Funktion zum Erzeugen des Ein schaltrücksetzsignals /POR für eine vorgeschriebene Zeitperi ode, wenn die Stromversorgungsspannung VCC schnell nach dem Einschalten der Stromversorgung erhöht wird. Daher versäumt die Einschaltrücksetzschaltung niemals, das Einschaltrücksetzsignal für eine vorgeschriebene Zeitperiode zu erzeugen, egal ob die Stromversorgungsspannung VCC allmählich oder schnell erhöht wird.

Hier sind, um die zeitabhängige Funktion zu verwirklichen, der Kondensator 16, der n-Kanal-MOS-Transistor 28, die CMOS-Um kehrschaltung 34, der p-Kanal-MOS-Transistor 36 und der n-Kanal- MOS-Transistor 38 vorgesehen. Da die vorliegende Erfin dung durch andere Schaltungen charakterisiert ist als die oben erwähnten Schaltungen zum Verwirklichen der zeitabhängigen Funktion, wird der Betrieb der Schaltungen zum Verwirklichen der pegelabhängigen Funktion hauptsächlich beschrieben.

Fig. 2 ist eine Darstellung von Wellenformen, die sich auf den Betrieb der in Fig. 1 gezeigten Einschaltrücksetzschaltung be ziehen. Es wird auf Fig. 2 Bezug genommen. Wenn die Stromver sorgung zum Zeitpunkt t=0 eingeschaltet wird, steigt die Strom versorgungsspannung VCC allmählich zu einer hohen Stromversor gungsspannung VCCH (zum Beispiel von 5,0 V) an. Daher steigen die Spannungen an den Knoten NDA und NDB ebenfalls an, wobei sie der Stromversorgungsspannung VCC folgen. Bis t=1, an dem die Spannung am Knoten NDB einen vorgeschriebenen Pegel er reicht, wird das aktivierte Einschaltrücksetzsignal /POR auf dem L-Pegel (niedrigem) Pegel von der Pufferschaltung erzeugt (welche die CMOS-Umkehrschaltungen 20 bis 25 aufweist).

Wenn die Spannung am Knoten NDB den vorgeschriebenen Pegel zum Zeitpunkt t=1 erreicht, wird das Einschaltrücksetzsignal /POR zu einem H-Pegel (hoher) Pegel inaktiviert. Indem die Spannung am Knoten NDB die hohe Stromversorgungsspannung VCCH erreicht, wird der n-Kanal-MOS-Transistor 124 eingeschaltet. Zu diesem Zeitpunkt fällt die Spannung am Knoten NDA auf einen vorge schriebenen Pegel, da der n-Kanal-MOS-Transistor 126, dessen Gate die Stromversorgungsspannung VCC über den p-Kanal-MOS-Tran sistor 26 erhält, immer eingeschaltet ist. Der Pegel wird durch die Schwellenspannung des diodenverbundenen n-Kanal-MOS-Tran sistors 18 bestimmt.

In einem Bereitschaftszustand (die Zeit zwischen t=1 und t=2), nachdem die Stromversorgungsspannung VCC die hohe Stromversor gungsspannung VCCH erreicht hat, wird, da die Spannung am Kno ten NDA auf den vorgeschriebenen Pegel gefallen ist, der p-Kanal- MOS-Transistor 102 eingeschaltet und die Stromversor gungsspannung VCC wird an den Knoten NDB über die p-Kanal-MOS-Tran sistoren 102 und 106 geliefert. Da die Spannung am Knoten NDB die hohe Stromversorgungsspannung erreicht hat, wird der n-Kanal- MOS-Transistor 124 eingeschaltet und elektrische Ladungen am Knoten NDA werden über die n-Kanal-MOS-Transistoren 126, 124 und 18 an den Massenknoten 2 entladen.

Danach fällt, wenn die Stromversorgungsspannung VCC anfängt, von der hohen Stromversorgungsspannung VCCH zur niedrigen Stromversorgungsspannung VCCL zu fallen, die Spannung am Knoten NDA auf einen vorgeschriebenen negativen Pegel aufgrund des Kopplungseffektes des Kondensators 14. Die Spannung am Knoten NDB fällt auf die niedrige Stromversorgungsspannung VCCL, wobei sie der Stromversorgungsspannung VCC folgt.

Dann folgt, falls der n-Kanal-MOS-Transistor 18 nicht vorgese hen ist, daß der n-Kanal-MOS-Transistor 124 nicht eingeschaltet wird, es sei denn, daß die Spannung am Knoten NDB niedriger wird als die Schwellenspannung (zum Beispiel 0,76 V) des n-Kanal- MOS-Transistors 124, da die Sourcespannung des n-Kanal- MOS-Transistors 124 die Massenspannung ist. Als eine Folge be hält der Knoten NDB den H-Pegel und das Einschaltrücksetzsignal /POR wird nicht auf einen L-Pegel aktiviert.

Jedoch wird in der Einschaltrücksetzschaltung mit dem n-Kanal- MOS-Transistor 18 der vorliegenden Erfindung, wenn die Spannung am Knoten NDB kleiner wird als die vorgeschriebene Spannung (hier 1,7 V ≈ 0,76 V+1,0 V), der n-Kanal-MOS-Transistor 124 ausgeschaltet. Dies beruht darauf, daß die Sourcespannung des n-Kanal-MOS-Transistors 124 durch die Schwellenspannung (zum Beispiel von ungefähr 1,0 V) des n-Kanal-MOS-Transistors 18 von der Massenspannung GND aus angehoben wird. Hier fällt die Span nung am Knoten NDB auf die niedrige Stromversorgungsspannung VCCL von 1,3 V, die niedriger ist als 1,7 V, und erreicht den L-Pegel, so daß das Einschaltrücksetzsignal /POR auf einen L-Pegel aktiviert wird.

Wie oben beschrieben, wird der n-Kanal-MOS-Transistor 124 aus geschaltet und der Knoten NDA wird über den p-Kanal-MOS-Tran sistor 122 geladen, da die Spannung am Knoten NDB auf 1,3 V fällt, was niedriger ist als 1,7 V. Daher steigt die Spannung am Knoten NDA auf einen derartigen Pegel, der um die Schwellen spannung des p-Kanal-MOS-Transistors 122 niedriger ist als die niedrige Stromversorgungsspannung VCCL. Wenn die Spannung am Knoten NDA größer wird als die Schwellenspannung des n-Kanal- MOS-Transistors 104, wird der n-Kanal-MOS-Transistor 104 einge schaltet und die Spannung am Knoten NDB fällt auf die Massen spannung GND, wobei der Knoten NDB zurückgesetzt wird. Wenn die Spannung am Knoten NDB den Massenpegel erreicht, wird der p-Kanal- MOS-Transistor 122 vollständig eingeschaltet und die Stromversorgungsspannung VCC (hier die niedrige Stromversor gungsspannung VCCL) wird direkt an den Knoten NDA geliefert.

Danach beginnt die Stromversorgungsspannung VCC auf die hohe Stromversorgungsspannung VCCH von der niedrigen Stromversor gungsspannung VCCL zum Zeitpunkt t=3 anzusteigen, bis sie den vorgeschriebenen Pegel zum Zeitpunkt t=4 erreicht, wenn das Einschaltrücksetzsignal /POR wieder auf einen H-Pegel inakti viert wird.

Im Vorhergehenden wurde die Stromversorgungsspannung VCC de tailliert als relativ langsam erhöht beschrieben. Nun wird die Stromversorgungsspannung VCC kurz als schnell erhöht beschrie ben.

In der Einschaltrücksetzschaltung wird eine Ausgabe von der CMOS-Umkehrschaltung 23 durch die CMOS-Umkehrschaltung 34 und dem p-Kanal-MOS-Transistor 36 verzögert vor der Übertragung an das Gate des n-Kanal-MOS-Transistors 28, so daß das Einschal trücksetzsignal /POR nicht sofort nach dem Einschalten der Stromversorgung inaktiviert wird, sogar wenn die Stromversor gungsspannung VCC schnell erhöht wird. Daher ist der n-Kanal- MOS-Transistor 28 für eine vorgeschriebene Zeitperiode nach dem Einschalten der Stromversorgung ausgeschaltet, sogar wenn die Stromversorgungsspannung VCC schnell erhöht wird, so daß der Knoten NDA nicht sofort entladen wird. Deshalb wird, sogar wenn die Stromversorgungsspannung VCC schnell erhöht wird, das inak tivierte Einschaltrücksetzsignal /POR auf dem L-Pegel für eine vorgeschriebene Zeitperiode nach dem Einschalten der Stromver sorgung erzeugt.

Wie im Vorangegangenen beschrieben wurde, ist gemäß der ersten Ausführungsform der diodenverbundene n-Kanal-MOS-Transistor 18 zwischen dem n-Kanal-MOS-Transistor 124 und dem Massenknoten 2 vorgesehen und die Sourcespannung des n-Kanal-MOS-Transistors 124 wird um die Schwellenspannung des n-Kanal-MOS-Transistors 18 von der Massenspannung GND aus erhöht. Daher kann das Ein schaltrücksetzsignal /POR ohne Fehler aktiviert werden, sogar wenn die Stromversorgungsspannung VCC von der hohen Stromver sorgungsspannung VCCH auf die niedrige Stromversorgungsspannung VCCL fällt. Als eine Folge kann, falls die Einschaltrücksetz schaltung in einer integrierten Halbleiterschaltungsvorrichtung wie beispielsweise ein DRAM verwendet wird, sogar wenn die in tegrierte Halbleiterschaltungsvorrichtung in einen Niedrig stromversorgungsspannungsmodus gebracht wird, ihre interne Schaltung ohne Fehler zurückgesetzt werden.

Zweite Ausführungsform

In der oben beschriebenen ersten Ausführungsform ist der Span nungspegel, auf dem das Einschaltrücksetzsignal /POR aktiviert ist (welcher in der ersten Ausführungsform 1,7 V beträgt), festgelegt, da ein einziger n-Kanal-MOS-Transistor 18 vorgese hen ist. Alternativ kann der Pegel gemäß der Spezifikation der integrierte Halbleiterschaltungsvorrichtung, in der die Ein schaltrücksetzschaltung verwendet wird, angleichbar gemacht werden.

Fig. 3 ist ein Schaltbild einer Anordnung des Hauptabschnitts der Einschaltrücksetzschaltung gemäß einer zweiten Ausführungs form, die gedacht ist, den oben erwähnten Pegel angleichbar zu machen. Es wird auf Fig. 3 Bezug genommen; in der zweiten Aus führungsform sind drei n-Kanal-MOS-Transistoren 181 bis 183 an stelle des n-Kanal-MOS-Transistors 18 in der oben beschriebenen ersten Ausführungsform in Reihe zwischen der Source des n-Kanal- MOS-Transistors 124 und dem Massenknoten 2 geschaltet. Die n-Kanal-MOS-Transistoren 181 bis 183 sind jeweils dioden verbunden. Zusätzlich sind Sicherungen (z. B. Schmelzelement) 401 bis 403 entsprechend parallel zu den n-Kanal-MOS-Tran sistoren 181 bis 183 als Schaltelemente geschaltet.

Falls keine der Sicherungen 401 bis 403 unterbrochen (gelöst) gelöst ist, erreicht die Sourcespannung des n-Kanal-MOS-Tran sistors 124 die Massenspannung GND. Falls eine der Siche rungen 401 bis 403 unterbrochen ist, steigt die Sourcespannung des n-Kanal-MOS-Transistors 124 von der Massenspannung GND um die Schwellenspannung desjenigen n-Kanal-MOS-Transistors an, der der unterbrochenen Sicherung entspricht. Falls zwei der Si cherungen 401 bis 403 unterbrochen sind, steigt die Sourcespan nung des n-Kanal-MOS-Transistors 124 von der Massenspannung GND um die Schwellenspannung der beiden n-Kanal-MOS-Transistoren an. Falls alle der Sicherungen 401 bis 403 unterbrochen sind, steigt die Sourcespannung des n-Kanal-MOS-Transistors 124 von der Massenspannung GND um die Schwellenspannung der drei n-Kanal- MOS-Transistoren 181 bis 183 an.

Daher kann durch geeignetes Unterbrechen (Lösen) der Sicherun gen 401 bis 403 gemäß der Spezifikation der integrierte Halb leiterschaltungsvorrichtung, in der die Einschaltrücksetzschal tung vorgesehen ist, der Pegel angeglichen werden, auf dem Ein schaltrücksetzsignal /POR erzeugt wird.

Während drei n-Kanal-MOS-Transistoren 181 bis 183 hier vorgese hen sind, ist die Anzahl von n-Kanal-MOS-Transistoren nicht be sonders darauf beschränkt. Zusätzlich müssen die Sicherungen 401 bis 403 nicht parallel zu allen n-Kanal-MOS-Transistoren 181 bis 183 geschaltet sein, und die Sicherungen können paral lel zu mindestens einem der n-Kanal-MOS-Transistoren geschaltet sein.

Dritte Ausführungsform

In der oben beschriebenen zweiten Ausführungsform wird der Spannungspegel, auf dem das Einschaltrücksetzsignal /POR als Reaktion auf die Stromversorgungsspannung erzeugt wird, manuell angleichbar gemacht. Alternativ kann der Spannungspegel automa tisch angleichbar gemacht werden als Reaktion auf die Stromver sorgungsspannung VCC.

Fig. 4 ist ein Schaltbild eines Aufbaues des Hauptabschnittes der Einschaltrücksetzschaltung gemäß einer dritten Ausführungs form, die dazu gedacht ist, den Spannungspegel, auf dem das Einschaltrücksetzsignal /POR aktiviert wird, automatisch als Reaktion auf die Stromversorgungsspannung VCC angleichbar zu machen. Es wird auf Fig. 4 Bezug genommen; in der dritten Aus führungsform sind n-Kanal-MOS-Transistoren 411 bis 413 anstelle der Sicherungen 401 bis 403 in der oben beschriebenen zweiten Ausführungsform als Schaltelemente geschaltet. Zusätzlich sind Widerstände 431 bis 434 in Reihe zwischen dem Stromversorgungs knoten 1 und dem Massenknoten 2 geschaltet, und Umkehrschaltun gen 421 bis 423 sind entsprechend zwischen dem Verbindungskno ten ND1 bis ND3 der Widerstände 431 bis 433 und den Gates der n-Kanal-MOS-Transistoren 411 bis 413 geschaltet.

Wenn die verwendete niedrige Stromversorgungsspannung VCCL re lativ niedrig ist, werden eine große Anzahl von n-Kanal-MOS-Tran sistoren 411 bis 413 eingeschaltet, wobei der Spannungspe gel, auf das Einschaltrücksetzsignal /POR aktiviert wird, ge senkt wird. Andererseits werden, wenn die verwendete niedrige Stromversorgungsspannung VCCL relativ hoch ist, eine kleinere Anzahl von n-Kanal-MOS-Transistoren 411 bis 413 eingeschaltet, wobei der Spannungspegel, auf dem das Einschaltrücksetzsignal /POR aktiviert wird, vergrößert wird.

Wie im Vorhergehenden kann gemäß der dritten Ausführungsform, da das Einschalten/Ausschalten des n-Kanal-MOS-Transistors als Reaktion auf die Stromversorgungsspannung VCC gesteuert wird, der Spannungspegel, auf dem das Einschaltrücksetzsignal /POR aktiviert wird, automatisch angeglichen werden.

Claims

1. Einschaltrücksetzschaltung, die ein Einschaltrücksetzsi gnal (/POR) für eine vorgeschriebene Zeitperiode nach dem Ein schalten der Stromversorgung erzeugt, mit
einer ersten CMOS-Umkehrschaltung (10),
einer zweiten CMOS-Umkehrschaltung (12) mit einem Eingangskno ten (NDB), der mit einem Ausgangsknoten (NDB) der ersten CMOS-Um kehrschaltung (10) verbunden ist, und einem Ausgangsknoten (NDA), der mit einem Eingangsknoten (NDA) der ersten CMOS-Um kehrschaltung (10) verbunden ist,
einem Kondensator (14), die zwischen einem stromversorgungskno ten (1) und dem Eingangsknoten (NDA) der ersten CMOS-Um kehrschaltung (10) geschaltet ist,
einer Spannungsanhebungseinrichtung (18; 181-183, 401-403; 411-413) zum Anheben einer Sourcespannung eines n-Kanal-MOS-Tran sistors (124) in der zweiten CMOS-Umkehrschaltung (12) um eine vorgeschriebene Spannung gegenüber der Massenspannung (GND), und
einer Pufferschaltung (20-25), die auf eine Spannung des Aus gangsknotens (NDB) der ersten CMOS-Umkehrschaltung (10) rea giert, zum Erzeugen des Einschaltrücksetzsignals (/POR).

2. Einschaltrücksetzschaltung nach Anspruch 1, in der die Spannungsanhebungseinrichtung einen Transistor (18) aufweist, der zwischen einer Source des n-Kanal-MOS-Transistors (124) und einem Massenknoten (2) diodenverbunden ist.

3. Einschaltrücksetzschaltung nach Anspruch 1, in der die Spannungsanhebungseinrichtung folgendes aufweist:
eine Mehrzahl von Transistoren (181-183), die zwischen einer Source des n-Kanal-MOS-Transistors (124) und einen Massenknoten (2) in Reihe geschaltet sind und von denen jeder diodenverbun den ist, und
ein Schaltelement (401-403; 411-413), das parallel zu minde stens einem der Mehrzahl von Transistoren (181-183) geschaltet ist.

4. Einschaltrücksetzschaltung nach einem der Ansprüche 1 bis 3, in der die Spannungsanhebungseinrichtung (181-183, 401-403, 411-413) eine Steuereinrichtung (421-423, 431-434) aufweist zum Steuern eines Schaltelementes (411-413), das als Reaktion auf eine Stromversorgungsspannung (VCC) eingeschaltet/ausgeschaltet werden soll.

5. Einschaltrücksetzschaltung, die ein Einschaltrücksetzsi gnal (/POR) für eine vorgeschriebene Zeitperiode nach dem Ein schalten der Stromversorgung erzeugt, mit
einem ersten Knoten (NDA),
einem zweiten Knoten (NDB),
einem Kondensator (14), die zwischen einem Stromversorgungskno ten (1) und dem ersten Knoten (NDA) geschaltet ist,
einem ersten Transistor (102), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem zweiten Knoten (NDB) verbunden ist,
einem zweiten Transistor (104), dessen Gate mit dem ersten Kno ten (NDA) verbunden ist, dessen Drain mit dem zweiten Knoten (NDB) verbunden ist und dessen Source mit einem Massenknoten (2) verbunden ist,
einem dritten Transistor (122), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist, dessen Source mit dem Stromversor gungsknoten (1) verbunden ist und dessen Drain mit dem ersten Knoten (NDA) verbunden ist,
einem vierten Transistor (124), dessen Gate mit dem zweiten Knoten (NDB) verbunden ist,
einem fünften Transistor (126), dessen Gate eine vorgeschriebe ne Spannung empfängt, dessen Drain mit dem ersten Knoten (NDA) verbunden ist und dessen Source mit einem Drain des vierten Transistor (124) verbunden ist,
einem sechsten Transistor (18), dessen Gate mit einer Source des vierten Transistors (124) verbunden ist, dessen Drain mit einer Source des vierten Transistors (124) verbunden ist und dessen Source mit dem Massenknoten (2) verbunden ist, und einer Pufferschaltung (20-25), die auf eine Spannung des zwei ten Knotens (NDB) reagiert, zum Erzeugen des Einschaltrücksetz signals (/POR).