DE102006039437A1

DE102006039437A1 - Signalspannungshubbegrenzer

Info

Publication number: DE102006039437A1
Application number: DE102006039437A
Authority: DE
Inventors: Seong-Jin Seongnam Jang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-08-18
Filing date: 2006-08-16
Publication date: 2007-03-29
Anticipated expiration: 2026-08-17
Also published as: US20070040579A1; KR100735752B1; DE102006039437B4; KR20070021560A; US7525345B2

Abstract

Die Erfindung bezieht sich auf einen Signalspannungshubbegrenzer mit einer Logikschaltung (10), die wenigstens einen ersten Pull-up-Transistor (P1) und wenigstens einen Pull-down-Transistor (N1) umfasst, die in Reihe zwischen einem ersten Knoten (n1) und einer ersten Versorgungsspannung (VSS) eingeschleift sind und wenigstens ein Eingabesignal (IN) empfangen, um ein Ausgabesignal (OUT) zu erzeugen. DOLLAR A Ein erfindungsgemäßer Hubbegrenzer umfasst weiter einen zweiten Pull-up-Transistor (N3), der zwischen einer zweiten Versorgungsspannung (VCC) und dem ersten Knoten (n1) eingeschleift ist und bewirkt, dass eine Spannung des ersten Knotens einen Spannungspegel aufweist, der in Reaktion auf eine Steuerspannung (VH) durch Subtraktion einer Spannung, die niedriger als eine Schwellwertspannung des zweiten Pull-up-Transistors ist, von der zweiten Versorgungsspannung erhalten wird, und einen Steuerspannungsgenerator (20), der zwischen einer hohen Spannung (VPP), die höher als die zweite Versorgungsspannung ist, und einer Referenzspannung (VREFA) eingeschleift ist, die niedriger als die hohe Spannung ist, und die Steuerspannung mit einem Pegel zwischen der hohen Spannung und der Referenzspannung erzeugt. DOLLAR A Verwendung z. B. bei der Verarbeitung von Signalen von Halbleiterspeicherbauelementen.

Description

Die Erfindung betrifft einen Signalspannungshubbegrenzer gemäß dem Oberbegriff des Patentanspruchs 1, insbesondere zur Verwendung in einem Halbleiterspeicherbauelement.

Eine typische Logikschaltung umfasst wenigstens einen Pull-up-Transistor und wenigstens einen Pull-down-Transistor. Der Pull-up-Transistor ist mit einer Versorgungsspannung verbunden und wird leitend geschaltet, um ein Ausgabesignal mit einem Versorgungsspannungspegel zu erzeugen, während der Pull-down-Transistor mit einer Massespannung verbunden ist und leitend geschaltet wird, um das Ausgabesignal mit einem Massespannungspegel zu erzeugen. Als Ergebnis schwingt das Ausgabesignal voll zwischen dem Versorgungsspannungspegel und dem Massespannungspegel. Ein voller Hub des Ausgabesignals kann jedoch einen Hochgeschwindigkeitsbetrieb ungünstig beeinflussen und den Energieverbrauch erhöhen. Aus diesen Gründen wurden Anstrengungen unternommen, die Hubweite zu reduzieren.

1 zeigt einen herkömmlichen Hubbegrenzer. Der Hubbegrenzer gemäß 1 umfasst eine Logikschaltung 10 mit einem PMOS-Transistor P1 und einem NMOS-Transistor N1, einem NMOS-Transistor N2 in einer Diodenkonfiguration und einem PMOS-Transistor P2 in einer Diodenkonfiguration. Nun wird die Funktionsweise der Komponenten aus 1 beschrieben.

Der NMOS-Transistor N2 legt eine Spannung „VCC-Vtn", die durch eine Subtraktion einer Schwellwertspannung Vtn des NMOS-Transistors N2 von einer Versorgungsspannung VCC erhalten wird, an den PMOS-Transistor P1 an, und der PMOS-Transistor P2 legt eine Spannung „VSS+|Vtp|", die durch eine Addition eines Absolutwertes einer Schwellwertspannung Vtp des PMOS-Transistors P2 und einer Massespannung VSS erhalten wird, an den NMOS-Transistor N1 an.

Der NMOS-Transistor N1 wird leitend geschaltet, um ein Ausgabesignal OUT zu erzeugen, das einen Pegel von „VSS+|Vtp|" aufweist, wenn ein Eingabesignal N mit einem hohen Pegel angelegt wird, und der PMOS-Transistor P1 wird leitend geschaltet, um das Ausgabesignal OUT mit einem Pegel von „VSS-Vtn" zu erzeugen, wenn das Eingabesignal N mit einem niedrigen Pegel angelegt ist. Das bedeutet, dass das Ausgabesignal OUT zwischen dem Spannungspegel „VSS+|Vtp|" und dem Spannungspegel „VCC-Vtn" wechselt.

Ohne den NMOS-Transistor N2 und den PMOS-Transistor P2 erzeugt die Logikschaltung 10 das Ausgabesignal OUT hingegen mit dem Pegel der Massespannung VSS, wenn das Eingabesignal IN mit dem hohen Pegel angelegt ist, da der NMOS-Transistor N1 leitend schaltet ist, und sie erzeugt das Ausgabesignal OUT mit dem Pegel der Versorgungsspannung VCC, wenn das Eingabesignal IN mit dem niedrigen Pegel angelegt ist, da der PMOS-Transistor P1 leitend geschaltet ist. Mit anderen Worten wechselt das Ausgabesignal in diesem Fall voll zwischen dem Pegel der Massespannung VSS und dem Pegel der Versorgungsspannung VCC.

2 zeigt die Hubweite des Ausgabesignals OUT des Hubbegrenzers. Wenn der Hubbegrenzer die Logikschaltung 10 ohne den NMOS-Transistor N2 und den PMOS-Transistor P2 aufweist, entspricht die Hubweite einem Wert „S1", während die Hubweite des Ausgabesignals auf einen Wert „S2" reduziert ist, wenn der Hubbegrenzer zusätzlich den NMOS-Transistor N2 und den PMOS-Transistor P2 aufweist, wie in der Logikschaltung gemäß 1.

Der herkömmliche Hubbegrenzer gemäß 1 ist in seiner Anwendung begrenzt, da es zwar möglich ist, die Hubweite des Ausgabesignals um einen Pegel des Absolutwertes des Schwellwertes des PMOS-Transistors anzuheben oder die Hubweite durch einen Pegel des Schwellwertes des NMOS-Transistors abzusenken, es aber unmöglich ist, die Hubweite um einen anderen gewünschten passenden Pegel anzuheben oder abzusenken.

Zudem besteht ein Problem im herkömmlichen Hubbegrenzer darin, dass sich der Hubpegel verändert, wenn sich die Schwellspannungen des PMOS-Transistors und des NMOS-Transistors, welche die Diodenkonfigurationen aufweisen, aufgrund von Variationen im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur verändern.

Daher liegt der Erfindung das technische Problem zugrunde, einen Signalspannungshubbegrenzer zur Verfügung zu stellen, der in der Lage ist, die oben erwähnten Unzulänglichkeiten des Standes der Technik zu reduzieren oder zu vermeiden.

Die Erfindung löst dieses Problem durch Bereitstellung eines Signalspannungshubbegrenzers mit den Merkmalen des Patentanspruchs 1, 7 oder 13. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Der erfindungsgemäße Hubbegrenzer kann die Hubweite eines Ausgabesignals um einen gewünschten passenden Pegel anheben oder absenken. Zudem ist der erfindungsgemäße Hubbegrenzer in der Lage, eine unerwünschte Veränderung des Hubpegels zu verhindern, die aus einer Variation im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur resultiert.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Schaltbild eines herkömmlichen Hubbegrenzers,
2 eine Darstellung der Hubweite eines Ausgabesignals des Hubbegrenzers von 1,
3 ein Schaltbild eines Hubbegrenzers gemäß einer ersten Ausführungsform der Erfindung,
4 ein Schaltbild eines Steuerspannungsgenerators, der zur Verwendung im Hubbegrenzer von 3 geeignet ist,
5 ein Schaltbild zur Darstellung einer Modifikation des Steuerspannungsgenerators von 4,
6 eine Darstellung der Hubweite des Hubbegrenzers von 3,
7 ein Schaltbild eines Hubbegrenzers gemäß einer zweiten Ausführungsform der Erfindung,
8 ein Schaltbild eines Steuerspannungsgenerators, der zur Verwendung im Hubbegrenzer von 7 geeignet ist,
9 ein Schaltbild zur Darstellung einer Modifikation des Steuerspannungsgenerators von 8,
10 eine Darstellung der Hubweite des Hubbegrenzers von 7,
11 ein Schaltbild eines Hubbegrenzers gemäß einer dritten Ausführungsform der Erfindung und
12 eine Darstellung der Hubweite des Hubbegrenzers von 11.
Die Erfindung wird nun unter Bezugnahme auf die zugehörigen 3 bis 12 ausführlicher beschrieben, die vorteilhafte Ausführungsformen der Erfindung zeigen. Gleiche Bezugszeichen bezeichnen in der Beschreibung gleiche Elemente.
3 zeigt einen Hubbegrenzer gemäß einer ersten Ausführungsform der Erfindung, der eine Logikschaltung 10, einen Steuerspannungsgenerator 20 und einen NMOS-Transistor N3 umfasst. Die Logikschaltung 10 ist zwischen einem Knoten n1 und einer Massespannung VSS eingeschleift und der NMOS-Transistor N3 ist zwischen einer Versorgungsspannung VCC und dem Knoten n1 eingeschleift und empfängt eine Steuerspannung VH. Der Steuerspannungsgenerator 20 ist zwischen einer hohen Spannung VPP und einer Referenzspannung VREFA eingeschleift und erzeugt die Steuerspannung VH. Hierbei ist die hohe Spannung VPP eine Spannung, die einen höhern Pegel als die Versorgungsspannung VCC aufweist, und die Referenzspannung VREFA ist eine Spannung, die einen niedrigeren Pegel als die hohe Spannung VPP aufweist. Nun werden Funktionen der Komponenten aus 3 beschrieben.
Der Steuerspannungsgenerator 20 erzeugt die Steuerspannung VH, die einen Pegel zwischen der hohen Spannung VPP und der Referenzspannung VREFA aufweist. Der NMOS-Transistor N3 bewirkt, dass der Knoten n1 einen Spannungspegel aufweist, der in Reaktion auf die Steuerspannung VH durch Subtraktion einer Spannung, die kleiner als eine Schwellwertspannung Vtn des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird. Die Logikschaltung 1 0 erzeugt ein Ausgabesignal mit einem Spannungspegel, der durch Subtraktion einer Spannung, die kleiner als die Schwellwertspannung Vtn des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird, wenn der PMOS-Transistor P1 in Reaktion auf ein Eingabesignal IN mit einem niedrigen Pegel leitend geschaltet ist, und erzeugt ein Ausgabesignal OUT mit einem Pegel der Massespannung VSS, wenn der NMOS-Transistor N1 in Reaktion auf das Eingabesignal IN mit einem hohen Pegel leitend geschaltet ist.
Das bedeutet, dass im Hubbegrenzer von 3 ein Pegel, der mit dem hohen Pegel des Ausgabesignals OUT korrespondiert, auf einen Pegel der Spannung abgesenkt wird, die durch Subtraktion einer Spannung, die kleiner als die Schwellwertspannung Vtn des NMOS-Transistor N3 ist, von der Versorgungsspannung VCC erhalten wird.
4 zeigt den Steuerspannungsgenerator 20 gemäß einer vorteilhaften Ausführungsform der Erfindung. Der Steuerspannungsgenerator von 4 umfasst Widerstände R1 und R2 und einen NMOS-Transistor N3' in einer Diodenkonfiguration. Nun werden Funktionen der Komponenten von 4 beschrieben.
Der NMOS-Transistor N3' ist so konfiguriert, dass er die gleichen Eigenschaften wie der NMOS-Transistor N3 aus 3 aufweist. Die Schwellwertspannung des NMOS-Transistors N3' ist von der Schwellwertspannung des NMOS-Transistors N3 abhängig. Das bedeutet, dass sich die Schwellwertspannung des NMOS-Transistors N3' verändert, wenn sich die Schwellwertspannung des NMOS-Transistors N3 verändert. Ein Knoten n2 weist den Pegel einer Spannung „VREFA+Vtn'" auf, die durch eine Addition der Schwellwertspannung Vtn' des NMOS-Transistors N3' mit der Referenzspannung VREFA erhalten wird, und die Steuerspannung VH weist den Pegel einer Spannung „VREFA+Vtn'+(R2(VPP-(VREFA+Vtn'))/(R1+R2))" auf. Daher ist die Steuerspannung VH von der Schwellwertspannung des NMOS-Transistors N3' abhängig. Das bedeutet, dass sich die Schwellwertspannung des NMOS-Transistors N3' verändert, wenn sich die Schwellwertspannung des NMOS-Transistors N3 aufgrund von Variationen im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur verändert, und sich daher auch die Steuerspannung VH verändert. Entsprechend behält die Spannung am Knoten n2 den Hubpegel bei, der mit dem hohen Pegel des Ausgabesignals OUT korrespondiert.
Die Referenzspannung VREFA ist niedriger als die hohe Spannung VPP und kann den Pegel der Versorgungsspannung VCC aufweisen. Wenn die Referenzspannung VREFA den Pegel der Versorgungsspannung VCC aufweist, weist die Steuerspannung VH einen Pegel zwischen der hohen Spannung VPP und der Versorgungsspannung VCC auf. Daraus resultiert, dass der NMOS-Transistor N3 bewirkt, dass der Knoten n1 eine Spannung aufweist, die durch Subtraktion einer Spannung „α", die kleiner als die Schwellwertspannung Vtn des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird, da eine Spannung mit einem höheren Pegel als die Versorgungsspannung VCC an ein Gate des NMOS-Transistors N3 angelegt wird. Zudem ist der Pegel der Spannung α kleiner, wenn der Pegel der Steuerspannung VH angehoben wird, und der Pegel der Spannung α ist größer, wenn der Pegel der Steuerspannung VH abgesenkt wird.
Daher wird der Hubpegel, der mit dem hohen Pegel des Ausgabesignals OUT korrespondiert, auf einen hohen Wert gesetzt, wenn die Steuerspannung VH auf einen hohen Wert gesetzt ist, und der Hubpegel, der mit dem hohen Pegel des Ausgabesignals OUT korrespondiert, wird auf einen niedrigen Wert gesetzt, wenn die Steuerspannung VH auf einen niedrigen Wert gesetzt ist.
5 zeigt ein Schaltbild eines modifizierten Steuerspannungsgenerators, der zusätzlich zur Konfiguration von 4 einen Komparator COM, einen PMOS-Transistor P3 und einen Widerstand R3 umfasst. Nun werden Funktionen der Komponenten aus 5 beschrieben.
Eine Spannung am Knoten n3 wird entsprechend der oben beschriebenen Vorgehensweise von 4 bestimmt. Der Komparator COM vergleicht die Spannung am Knoten n3 mit der Steuerspannung VH, um einen Spannungspegel eines Signals D abzusenken, wenn der Pegel der Steuerspannung VH niedriger als der Pegel am Knoten n3 ist, so dass der PMOS-Transistor P3 leitend geschaltet wird, um den Pegel der Steuerspannung VH anzuheben. Der Komparator COM erhöht den Spannungspegel des Signals D, wenn der Pegel der Steuerspannung VH höher als der Pegel am Knoten n3 ist, so dass der PMOS-Transistor P3 sperrend geschaltet wird. Der Widerstand R3 wird verwendet, um den Pegel der Steuerspannung VH abzusenken.
6 zeigt die Hubweite des Hubbegrenzers von 3. Wenn die Hubweite des vollen Ausschlags S1 ist, wird die Hubweite durch die Konfiguration von 3 auf einen Wert S3 reduziert. Das bedeutet, dass die Hubweite des Ausgabesignals OUT einen Pegel zwischen der Massespannung VSS und der Spannung annimmt, die durch Subtraktion der Spannung α, die kleiner als die Schwellwertspannung Vtn des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird.
Der Hubbegrenzer gemäß der ersten Ausführungsform der Erfindung kann bewirken, dass ein hoher Pegel des Ausgabesignals OUT einen Spannungspegel „VCC-α" annimmt, der durch Subtraktion der Spannung, die kleiner als die Schwellwertspannung des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird.
7 zeigt einen Hubbegrenzer gemäß einer zweiten Ausführungsform der Erfindung. Der Hubbegrenzer von 7 umfasst eine Logikschaltung 10, einen Steuerspannungsgenerator 30 und einen PMOS-Transistor P4. Die Logikschaltung 10 ist zwischen einem Knoten n4 und der Versorgungsspannung VCC eingeschleift und der PMOS-Transistor P4 ist zwischen dem Knoten n4 und der Massespannung VSS eingeschleift und empfängt eine Steuerspannung VL. Der Steuerspannungsgenerator 30 ist zwischen einer niedrigen Spannung VBB und einer Referenzspannung VREFB eingeschleift und erzeugt die Steuerspannung VL. Hierbei ist die niedrige Spannung VBB eine Spannung, die einen niedrigeren Pegel als die Massespannung VSS aufweist, und die Referenzspannung VREFB ist eine Spannung, die einen höheren Pegel als die niedrige Spannung VBB aufweist. Nun werden Funktionen der Komponenten aus 7 beschrieben.
Der Steuerspannungsgenerator 30 erzeugt die Steuerspannung VL, die einen Pegel zwischen der niedrigen Spannung VBB und der Referenzspannung VREFB aufweist. Der PMOS-Transistor P4 bewirkt, dass der Knoten n4 einen Spannungspegel aufweist, der in Reaktion auf die Steuerspannung VL durch Addition einer Spannung, die kleiner als ein Absolutwert einer Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird. Die Logikschaltung 10 erzeugt ein Ausgabesignal OUT mit einem Pegel der Versorgungsspannung VCC, wenn der PMOS-Transistor P1 in Reaktion auf ein Eingabesignal IN mit einem niedrigen Pegel leitend geschaltet wird, und erzeugt ein Ausgabesignal OUT mit einem Spannungspegel, der durch Addition einer Spannung, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird, wenn der NMOS-Transistor N1 in Reaktion auf das Eingabesignal IN mit einem hohen Pegel leitend geschaltet wird.
Das bedeutet, dass im Hubbegrenzer von 7 ein Pegel, der mit dem niedrigen Pegel des Ausgabesignals OUT korrespondiert, auf einen Pegel einer Spannung angehoben wird, die durch Addition einer Spannung, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird.
8 zeigt den Steuerspannungsgenerator gemäß einer vorteilhaften Ausführungsform der Erfindung. Der Steuerspannungsgenerator gemäß 8 umfasst Widerstände R4 und R5 und einen PMOS-Transistor P4' in einer Diodenkonfiguration. Nun werden Funktionen der Komponenten von 8 beschrieben.
Der PMOS-Transistor P4' ist so konfiguriert, dass er die gleichen Eigenschaften wie der PMOS-Transistor P4 aus 7 aufweist. Die Schwellwertspannung des PMOS-Transistors P4' folgt ebenfalls den Variationen der Schwellwertspannung des PMOS-Transistors P4, wenn die Schwellwertspannung des PMOS-Transistors P4 in Abhängigkeit von einer Variation im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur variiert. Ein Knoten n5 weist den Pegel einer Spannung „VREFB-|Vtp'|" auf, die durch Subtraktion der Schwellwertspannung Vtp des PMOS-Transistors P4' von der Referenzspannung VREFB erhalten wird, und die Steuerspannung VL weist einen Pegel „VREFB-|Vtp'|-R5(VBB-(VREFB-|Vtp'|)/(R4+R5))" auf.
Wenn sich die Schwellwertspannung des PMOS-Transistors P4 aufgrund einer Variation im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur verändert, verändert sich die Schwellwertspannung des PMOS-Transistors P4', und daher verändert sich die Steuerspannung VH. Entsprechend behält die Spannung am Knoten n5 den Hubpegel bei, der mit dem hohen Pegel des Ausgabesignals OUT korrespondiert.
Die Referenzspannung VREFB kann den Pegel der Massespannung VSS aufweisen. Für den Fall, in dem die Referenzspannung VREFB den Pegel der Massespannung VSS aufweist, weist die Steuerspannung VL einen Pegel zwischen der niedrigen Spannung VBB und der Massespannung VSS auf. Daraus resultiert, dass der PMOS-Transistor P4 bewirkt, dass der Knoten n4 eine Spannung aufweist, die durch Addition einer Spannung α, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird, da eine Spannung mit einem niedrigeren Pegel als die Massespannung VSS an ein Gate des PMOS-Transistors P4 angelegt wird. Zudem wird der Pegel der Spannung α größer, wenn der Pegel der Steuerspannung VL erhöht wird, und der Pegel der Spannung α wird kleiner, wenn der Pegel der Steuerspannung VL abgesenkt wird.
Daher wird der Hubpegel, der mit dem niedrigen Pegel des Ausgabesignals OUT korrespondiert, auf einen niedrigen Wert gesetzt, wenn die Steuerspannung VL auf einen hohen Wert gesetzt ist, und der Hubpegel, der mit dem niedrigen Pegel des Ausgabesignals OUT korrespondiert, wird auf einen hohen Wert gesetzt, wenn die Steuerspannung VL auf einen niedrigen Wert gesetzt wird.
9 zeigt einen modifizierten Steuerspannungsgenerator, der zusätzlich zur Konfiguration von 8 einen Komparator COM, einen NMOS-Transistor N4 und einen Widerstand R6 umfasst. Nun werden Funktionen der Komponenten aus 9 beschrieben.
Eine Spannung am Knoten n6 wird durch das oben beschriebene Verfahren von 8 bestimmt. Der Komparator COM vergleicht die Spannung am Knoten n6 mit der Steuerspannung VL und erhöht einen Spannungspegel eines Signals E, wenn der Pegel der Steuerspannung VL höher als der Pegel am Knoten n6 ist, so dass der NMOS-Transistor N4 leitend geschaltet wird, um den Pegel der Steuerspannung VL abzusenken. Der Komparator senkt den Spannungspegel des Signals E ab, wenn der Pegel der Steuerspannung VL niedriger als der Pegel am Knoten n6 ist, so dass der NMOS-Transistor N4 sperrend geschaltet ist. Der Widerstand R6 wird verwendet, um den Pegel der Steuerspannung VL zu erhöhen.
10 zeigt die Hubweite des Hubbegrenzers von 7. Wenn die Hubweite des vollen Ausschlags S1 ist, wird die Hubweite durch die Konfiguration von 7 auf einen Wert S4 reduziert. Das bedeutet, dass die Hubweite des Ausgabesignals OUT einen Pegel zwischen der Versorgungsspannung VCC und der Spannung „VSS+α" annimmt, die durch Addition einer Spannung, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird.
Der Hubbegrenzer gemäß der zweiten Ausführungsform der Erfindung kann bewirken, dass ein niedriger Pegel des Ausgabesignals OUT einen Spannungspegel „VSS+α" annimmt, der durch Addition der Spannung, die kleiner als der Absolutwert der Schwellwertspannung des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird.
11 zeigt einen Hubbegrenzer gemäß einer dritten Ausführungsform der Erfindung. Der Hubbegrenzer gemäß 11 wird durch Hinzufügen des Steuerspannungsgenerators 30 und des PMOS-Transistors P4 aus 7 zur Konfiguration des Hubbegrenzers von 3 konfiguriert. In 11 korrespondiert der erste Steuerspannungsgenerator 20 mit dem Steuerspannungsgenerator 20 aus 3, und der zweite Steuerspannungsgenerator 30 korrespondiert mit dem Steuerspannungsgenerator 30 aus 7. Gleiche Bezugszeichen der 3, 7 und 11 bezeichnen gleiche Teile, die gleiche Funktionen ausführen, so dass auf eine Beschreibung dieser Teile verzichtet wird.
Der Hubbegrenzer von 11 bewirkt, dass ein Pegel, der mit einem hohen Pegel des Ausgabesignals OUT korrespondiert, einen Spannungspegel annimmt, der durch Subtraktion der Spannung, die kleiner als die Schwellwertspannung des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird, und bewirkt, dass ein Pegel, der mit einem niedrigen Pegel des Ausgabesignals OUT korrespondiert, einen Spannungspegel annimmt, der durch Addition der Spannung, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird.
12 zeigt die Hubweite des Hubbegrenzers von 11. Wenn die Hubweite des vollen Ausschlags S1 ist, wird die Hubweite durch die Konfiguration von 11 auf einen Wert S5 reduziert. Das bedeutet, dass der Hubbegrenzer von 11 bewirken kann, dass die Hubweite des Ausgabesignals OUT einen Pegel zwischen einer Spannung „VCC-α1", die durch Subtraktion der Spannung α1, die kleiner als die Schwellwertspannung Vtn des NMOS-Transistors N3 ist, von der Versorgungsspannung VCC erhalten wird, und einer Spannung „VSS+α2" annimmt, die durch Addition der Spannung α2, die kleiner als der Absolutwert der Schwellwertspannung Vtp des PMOS-Transistors P4 ist, zur Massespannung VSS erhalten wird.
Der erfindungsgemäße Hubbegrenzer kann daher durch Auswahl der Widerstandswerte der Widerstände R1 und R2 und durch Verändern des Pegels der Referenzspannung VREFA den Pegel der Steuerspannung VH variabel verändern und kann zudem durch die Auswahl der Widerstandswerte der Widerstände R4 und R5 und durch Verändern des Pegels der Referenzspannung VREFB den Pegel der Steuerspannung VL variabel verändern. Daher kann der erfindungsgemäße Hubbegrenzer die Hubweite des Ausgabesignals variieren.
In einem Fall, bei dem der erfindungsgemäße Hubbegrenzer in einem Halbleiterspeicherbauelement angewendet wird, kann eine hohe Spannung, die verwendet wird, um eine Wortleitung des Halbleiterspeicherbauelements zu treiben, als die hohe Spannung verwendet werden, die an die Steuerspannungsgeneratoren 20 und 30 angelegt wird, und eine Substratspannung kann als die niedrige Spannung verwendet werden. Dadurch sind keine separaten Generatoren für hohe Spannung und niedrige Spannung für den Hubbegrenzer erforderlich.
Bei den oben beschriebenen Ausführungsformen der Erfindung wurde ausgeführt, dass die Logikschaltung 10 durch einen Inverter konfiguriert ist, die Logikschaltung 10 muss aber nicht als Inverter ausgeführt sein und kann als verschiedene Gatterschaltungen, wie als NAND-, NOR-, UND- und ODER-Gatter, konfiguriert sein, die wenigstens einen Pull-up-Transistor und wenigstens einen Pull-down-Transistor umfassen.
Wie oben beschrieben, kann der erfindungsgemäße Hubbegrenzer die Hubweite auf einen gewünschten passenden Pegel einstellen. Der Steuerspannungsgenerator des erfindungsgemäßen Hubbegrenzers erzeugt trotz inhärenter Variationen im Herstellungsprozess, der angelegten Spannung oder der Betriebstemperatur eine relativ konstante Steu erspannung, wodurch die Hubweite des Ausgabesignals konstant gehalten wird.

Claims

Signalspannungshubbegrenzer mit – einer Logikschaltung (10), die wenigstens einen ersten Pull-up-Transistor (P1) und wenigstens einen Pull-down-Transistor (N1) umfasst, die in Reihe zwischen einem ersten Knoten (n1) und einer ersten Versorgungsspannung (VSS) eingeschleift sind und wenigstens ein Eingabesignal (IN) empfangen, um ein Ausgabesignal (OUT) zu erzeugen, gekennzeichnet durch – einen zweiten Pull-up-Transistor (N3), der zwischen einer zweiten Versorgungsspannung (VCC) und dem ersten Knoten (n1) eingeschleift ist und bewirkt, dass eine Spannung des ersten Knotens einen Spannungspegel aufweist, der in Reaktion auf eine Steuerspannung (VH) durch Subtraktion einer Spannung, die niedriger als eine Schwellwertspannung desselben ist, von der zweiten Versorgungsspannung erhalten wird, und – einen Steuerspannungsgenerator (20), der zwischen einer hohen Spannung (VPP), die höher als die zweite Versorgungsspannung ist, und einer Referenzspannung (VREFA) eingeschleift ist, die niedriger als die hohe Spannung ist, und die Steuerspannung mit einem Pegel zwischen der hohen Spannung und der Referenzspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 1, wobei der Hubbegrenzer zwischen dem Spannungspegel, der durch die Subtraktion der Spannung, die niedriger als die Schwellwertspannung des zweiten Pull-up-Transistors ist, von der zweiten Versorgungsspannung erhalten wird, und dem Pegel der ersten Versorgungsspannung schwingt.
Signalspannungshubbegrenzer nach Anspruch 1 oder 2, wobei der erste Pull-up-Transistor einen PMOS-Transistor umfasst, und der erste Pull-down-Transistor einen NMOS-Transistor umfasst.
Signalspannungshubbegrenzer nach einem der Ansprüche 1 bis 3, wobei der Steuerspannungsgenerator einen ersten und zweiten Widerstand (R1, R2) und einen NMOS-Transistor (N3') in Diodenkonfiguration umfasst, die in Reihe zwischen der hohen Spannung und der Referenzspannung eingeschleift sind, wobei der NMOS-Transistor in Diodenkonfiguration eine Schwellwertspannung aufweist, die sich verändert, wenn sich die Schwellwertspannung des zweiten Pull-up-Transistors verändert, und eine Spannung eines zweiten Knotens zwischen dem ersten und zweiten Widerstand als die Steuerspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 4, wobei der Steuerspannungsgenerator weiter umfasst: – einen Komparator (COM) zum Vergleichen der Spannung zwischen dem ersten und dem zweiten Widerstand mit der Steuerspannung, um ein Vergleichssignal zu erzeugen, und – einen PMOS-Transistor (P3), in dem eine Treiberfähigkeit variiert, um die Steuerspannung in Reaktion auf das Vergleichssignal zu erzeugen.
Signalspannungshubbegrenzer nach Anspruch 5, wobei der Steuerspannungsgenerator weiter einen dritten Widerstand (R3) umfasst, der zwischen der Steuerspannung und der ersten Versorgungsspannung eingeschleift ist.
Signalspannungshubbegrenzer mit – einer Logikschaltung (10), die wenigstens einen Pull-up-Transistor (P1) und wenigstens einen ersten Pull-down- Transistor (N1) umfasst, die in Reihe zwischen einem ersten Knoten (n4) und einer ersten Versorgungsspannung (VCC) eingeschleift sind und wenigstens ein Eingabesignal (IN) empfangen, um ein Ausgabesignal (OUT) zu erzeugen, gekennzeichnet durch – einen zweiten Pull-down-Transistor (P4), der zwischen einer zweiten Versorgungsspannung (VSS) und dem ersten Knoten (n4) eingeschleift ist und bewirkt, dass eine Spannung des ersten Knotens einen Spannungspegel aufweist, der in Reaktion auf eine Steuerspannung (VL) durch Addition einer Spannung, die niedriger als ein Absolutwert einer Schwellwertspannung desselben ist, zur zweiten Versorgungsspannung erhalten wird, und – einen Steuerspannungsgenerator (30), der zwischen einer niedrigen Spannung (VBB), die niedriger als die zweite Versorgungsspannung ist, und einer Referenzspannung (VREFB) eingeschleift ist, die höher als die niedrige Spannung ist, und die Steuerspannung mit einem Pegel zwischen der niedrigen Spannung und der Referenzspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 7, wobei der Hubbegrenzer zwischen dem Pegel der ersten Versorgungsspannung und dem Spannungspegel schwingt, der durch die Addition der Spannung, die niedriger als der Absolutwert der Schwellwertspannung des zweiten Pull-down-Transistors ist, zur zweiten Versorgungsspannung erhalten wird.
Signalspannungshubbegrenzer nach Anspruch 7 oder 8, wobei der Pull-up-Transistor und der zweite Pull-down-Transistor einen PMOS-Transistor umfassen, und der erste Pull-down-Transistor einen NMOS-Transistor umfasst.
Signalspannungshubbegrenzer nach einem der Ansprüche 7 bis 9, wobei der Steuerspannungsgenerator einen ersten und zweiten Widerstand (R4, R5) und einen PMOS-Transistor (P4') in Diodenkonfiguration umfasst, die in Reihe zwischen der niedrigen Spannung und der Referenzspannung eingeschleift sind, wobei der PMOS-Transistor in Diodenkonfiguration eine Schwellwertspannung aufweist, die sich verändert, wenn sich die Schwellwertspannung des zweiten Pull-down-Transistors verändert, und die Spannung eines zweiten Knotens zwischen dem ersten und zweiten Widerstand als die Steuerspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 10, wobei der Steuerspannungsgenerator weiter umfasst: – einen Komparator (COM) zum Vergleichen der Spannung zwischen dem ersten und dem zweiten Widerstand mit der Steuerspannung, um ein Vergleichssignal zu erzeugen, und – einen NMOS-Transistor (N4), in dem eine Treiberfähigkeit variiert, um die Steuerspannung in Reaktion auf das Vergleichssignal zu erzeugen.
Signalspannungshubbegrenzer nach Anspruch 11, wobei der Steuerspannungsgenerator weiter einen dritten Widerstand (R6) umfasst, der zwischen der Steuerspannung und der zweiten Versorgungsspannung eingeschleift ist.
Signalspannungshubbegrenzer mit – einer Logikschaltung (10), die wenigstens einen ersten Pull-up-Transistor (P1) und wenigstens einen ersten Pull-down-Transistor (N1) umfasst, die in Reihe zwischen einem ersten Knoten (n1) und einem zweiten Knoten (n4) eingeschleift sind und wenigstens ein Eingabesignal (IN) empfangen, um ein Ausgabesignal (OUT) zu erzeugen, gekennzeichnet durch – einen zweiten Pull-up-Transistor (N3), der zwischen einer ersten Versorgungsspannung (VCC) und dem ersten Knoten eingeschleift ist und bewirkt, dass eine Spannung des ersten Knotens einen Spannungspegel aufweist, der in Reaktion auf eine erste Steuerspannung (VH) durch Subtraktion einer Spannung, die niedriger als eine Schwellwertspannung desselben ist, von der ersten Versorgungsspannung erhalten wird, – einen zweiten Pull-down-Transistor (P4), der zwischen dem zweiten Knoten (n4) und einer zweiten Versorgungsspannung (VSS) eingeschleift ist und bewirkt, dass eine Spannung des zweiten Knotens einen Spannungspegel aufweist, der in Reaktion auf eine zweite Steuerspannung durch Addition einer Spannung, die niedriger als ein Absolutwert einer Schwellwertspannung desselben ist, zur zweiten Versorgungsspannung erhalten wird, – einen ersten Steuerspannungsgenerator (20), der zwischen einer hohen Spannung (VPP), die höher als die erste Versorgungsspannung ist, und einer ersten Referenzspannung (VREFA) eingeschleift ist, die niedriger als die hohe Spannung ist, und die erste Steuerspannung mit einem Pegel zwischen der hohen Spannung und der ersten Referenzspannung erzeugt, und – einen zweiten Steuerspannungsgenerator (30), der zwischen einer niedrigen Spannung (VBB), die niedriger als die zweite Versorgungsspannung ist, und einer zweiten Referenzspannung (VREFB) eingeschleift ist, die höher als die niedrige Spannung ist, und die zweite Steuerspannung mit einem Pegel zwischen der niedrigen Spannung und der zweiten Referenzspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 13, wobei der Hubbegrenzer zwischen dem Spannungspegel, der durch die Subtraktion der Spannung, die niedriger als die Schwellwertspannung des zweiten Pull-up-Transistors ist, von der ersten Versorgungsspannung erhalten wird, und dem Spannungspegel schwingt, der durch die Addition der Spannung, die niedriger als der Absolutwert der Schwellwertspannung des zweiten Pull-down-Transistors ist, zur zweiten Versorgungsspannung erhalten wird.
Signalspannungshubbegrenzer nach Anspruch 13 oder 14, wobei der erste Pull-up-Transistor und der zweite Pull-down-Transistor einen PMOS-Transistor umfassen und der erste Pull-down-Transistor und der zweite Pull-up-Transistor einen NMOS-Transistor umfassen.
Signalspannungshubbegrenzer nach einem der Ansprüche 13 bis 15, wobei der erste Steuerspannungsgenerator einen ersten und zweiten Widerstand und einen NMOS-Transistor in Diodenkonfiguration umfasst, die in Reihe zwischen der hohen Spannung und der ersten Referenzspannung eingeschleift sind, wobei der NMOS-Transistor in Diodenkonfiguration eine Schwellwertspannung aufweist, die sich verändert, wenn sich die Schwellwertspannung des zweiten Pull-up-Transistors verändert, und eine Spannung eines dritten Knotens zwischen dem ersten und zweiten Widerstand als die erste Steuerspannung erzeugt.
Signalspannungshubbegrenzer nach einem der Ansprüche 13 bis 16, wobei der zweite Steuerspannungsgenerator einen dritten und vierten Widerstand und einen PMOS-Transistor in Diodenkonfiguration umfasst, die in Reihe zwischen der niedrigen Spannung und der zweiten Referenzspannung eingeschleift sind, wobei der PMOS-Transistor in Diodenkonfiguration eine Schwellwertspannung aufweist, die sich verändert, wenn sich die Schwellwertspannung des zweiten Pull-down-Transistors verändert, und eine Span nung eines vierten Knotens zwischen dem dritten und vierten Widerstand als die zweite Steuerspannung erzeugt.
Signalspannungshubbegrenzer nach Anspruch 16 oder 17, wobei der erste Steuerspannungsgenerator weiter umfasst: – einen ersten Komparator zum Vergleichen der Spannung zwischen dem ersten und dem zweiten Widerstand mit der ersten Steuerspannung, um ein erstes Vergleichssignal zu erzeugen, und – einen PMOS-Transistor, in dem eine Treiberfähigkeit variiert, um die erste Steuerspannung in Reaktion auf das erste Vergleichssignal zu erzeugen.
Signalspannungshubbegrenzer nach Anspruch 18, wobei der erste Steuerspannungsgenerator weiter einen dritten Widerstand (R3) umfasst, der zwischen der ersten Steuerspannung und der ersten Versorgungsspannung eingeschleift ist.
Signalspannungshubbegrenzer nach einem der Ansprüche 17 bis 19, wobei der zweite Steuerspannungsgenerator umfasst: – einen zweiten Komparator zum Vergleichen der Spannung zwischen dem dritten und dem vierten Widerstand mit der zweiten Steuerspannung, um ein zweites Vergleichssignal zu erzeugen, und – einen NMOS-Transistor, in dem eine Treiberfähigkeit variiert, um die zweite Steuerspannung in Reaktion auf das zweite Vergleichssignal zu erzeugen.
Signalspannungshubbegrenzer nach Anspruch 20, wobei der zweite Steuerspannungsgenerator weiter einen fünften Widerstand umfasst, der zwischen der zweiten Steuerspannung und der zweiten Versorgungsspannung eingeschleift ist.