DE19531195A1

DE19531195A1 - Ausgabepufferspeicher zur Rauschdämpfung

Info

Publication number: DE19531195A1
Application number: DE19531195A
Authority: DE
Inventors: Sang Wook Ahn; Byoung Jin Yoon
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-08-24
Filing date: 1995-08-24
Publication date: 1996-02-29
Anticipated expiration: 2015-08-25
Also published as: GB2292646B; JP3100113B2; GB2292646A; US5572146A; KR960009408A; KR970005574B1; GB9517284D0; JPH08321757A; DE19531195C2

Description

Die vorliegende Erfindung betrifft im allgemeinen Ausgabepufferspeicher für Halbleitereinrichtungen und insbesondere Ausgabepufferspeicher zur Rauschdämpfung, welche Rauschen in Ausgabedaten wirkungsvoll dämpfen.

Im allgemeinen wird ein Ausgabepufferspeicher zur Rauschdämpfung hauptsächlich in einer Halbleitereinrichtung zur Dämpfung von Rauschen in den Ausgangssignalen verwendet. In dem Ausgabepufferspeicher zur Rauschdämpfung wird ein Rauschen erzeugt, wenn ein Runterzieh-(pull-down)-N-Kanal- Metalloxidsiliciumtransistor (im folgenden als NMOS-Transistor bezeichnet) von seinem Sperrzustand in seinen Durchlaßzustand wechselt. Um ein solches Rauschen zu vermindern, ist ein Strompfad zwischen einem Gateanschluß des pull-down-NMOS- Transistors und einem Erdanschluß zu einem Zeitpunkt gebildet, in dem ein Signal zum Einschalten des pull-down-NMOS- Transistors angelegt wird. Die Bildung des Strompfades führt zu einer Rauschabsorption des momentan erzeugten Rauschens. Ein bekannter Ausgabepufferspeicher zur Rauschdämpfung wird im folgenden anhand der Fig. 3 bis 4B beschrieben.

In Fig. 3 ist ein detailliertes Schaltkreisdiagramm eines bekannten Ausgabepufferspeichers zur Rauschdämpfung dargestellt. Dieser weist ein NOR-Gatter 1 zur Nicht/Oder- Verknüpfung eines Freigabesignals und von Eingabedaten auf. Ein pull-up/down-Treiber 4 führt eine pull-up-Operation in Abhängigkeit zu den Eingabedaten und eine pull-down-Operation in Abhängigkeit zu einem Ausgangssignal des NOR-Gatters 1 durch, um Ausgabedaten zu liefern. Der pull-up/down-Treiber 4 weist einen pull-up-P-Kanal-Metalloxidsiliciumtransistor (im folgenden als PMOS-Transistor bezeichnet) und einen pull-down- NMOS-Transistor auf. Der pull-up-PMOS-Transistor hat einen Gateanschluß zur Eingabe invertierter Eingabedaten. Der pull down-NMOS-Transistor hat einen Gateanschluß zur Eingabe des Ausgangssignals von NOR-Gatter 1.

Der bekannte Ausgabepufferspeicher zur Rauschdämpfung weist weiterhin ein Rauschdämpfungssteuergerät 2 zur Ausgabe eines Rauschdämpfungssignals über einen Ausgabeknoten in Abhängigkeit zu einer Steuerspannung Vcc, der Eingabedaten und der Ausgabedaten von NOR-Gatter 1 auf. Sind die Eingabedaten gleich "0" oder auf niedrigem logischen Pegel und wächst Rauschen an, wenn die Steuerspannung Vcc einen normalen Wert von beispielsweise 5V überschreitet, übermittelt das Rauschdämpfungssteuergerät 2 die Steuerspannung Vcc an den Ausgabeknoten für das Rauschdämpfungssignal. Als Ergebnis ist das Rauschdämpfungssignal an dem Ausgabeknoten von hohem logischen Wert. Sind statt dessen die Eingabedaten gleich "1" oder von hohem logischen Wert, übermittelt das Rauschdämpfungssteuergerät 2 das Ausgangssignal von NOR-Gatter 1 zum Ausgabeknoten für das Rauschdämpfungssignal. Als Ergebnis weist das Rauschdämpfungssignal an seinem Ausgangsknoten einen niedrigen logischen Wert auf.

Der bekannte Ausgabepufferspeicher zur Rauschdämpfung weist weiterhin eine Rauschdämpfungseinrichtung 3 zur Durchführung einer Schaltoperation in Abhängigkeit zu dem Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 2 und den Ausgabedaten vom pull-up/down-Treiber 4 auf, um einen Strompfad zwischen einem Ausgabeanschluß des NOR-Gatters 1 und einem Erdanschluß herzustellen. Sind sowohl das Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 2 als auch die Ausgabedaten vom pull-up/down-Treiber 4 von hohem logischen Wert, wird der Strompfad zwischen dem Ausgangsanschluß des NOR-Gatters 1 und dem Erdanschluß hergestellt. Dadurch wird Rauschen absorbiert, das beim Einschalten des pull-down-NMOS-Transistors im pull-up/down- Treiber 4 erzeugt wird.

Das Rauschdämpfungssteuergerät 2 weist einen NMOS-Transistor, einen ersten PMOS-Transistor und drei zweite PMOS-Transistoren auf. Der NMOS-Transistor ist zwischen Ausgangsanschluß des NOR-Gatters 1 und dem Ausgangsknoten für das Rauschdämpfungssignal verschaltet und weist einen Gateanschluß zur Eingabe der Eingabedaten auf. Der erste PMOS-Transistor hat einen Gateanschluß zur Eingabe der Eingabedaten und einen Sourceanschluß zur Eingabe der Steuerspannung Vcc. Die drei zweiten PMOS-Transistoren sind in Serie zwischen einem Drainanschluß des ersten PMOS-Transistors und dem Ausgabeknoten für das Rauschdämpfungssignal verschaltet. Jeder der drei zweiten PMOS-Transistoren hat einen Gateanschluß und einen Drainanschluß, die miteinander verschaltet sind. Die drei zweiten PMOS-Transistoren werden eingeschaltet, wenn deren Sourceanschlüsse mit einer Steuerspannung Vcc von mehr als dem normalen Wert von 5V versorgt werden. Wenn die Eingabedaten von hohem zu niedrigem logischen Wert wechseln und Rauschen anwächst, wenn die Steuerspannung Vcc den normalen Wert von 5V übersteigt, übertragen als Ergebnis die drei zweiten PMOS-Transistoren die Steuerspannung Vcc zu dem Ausgabeknoten des Rauschdämpfungssignals, um ein Rauschdämpfungssignal mit hohem logischen Wert zu erzeugen.

Die Rauschdämpfungseinrichtung 3 weist erste und zweite NMOS- Transistoren auf. Der erste NMOS-Transistor hat ein Gate zur Eingabe des Rauschdämpfungssignals vom Rauschdämpfungssteuergerät 2 und einen Drainanschluß, der mit dem Ausgabeanschluß des NOR-Gatters 1 verschaltet ist. Der zweite NMOS-Transistor hat einen Gateanschluß zur Eingabe der Ausgabedaten vom pull-up/down-Treiber 4, einen Drainanschluß, der mit einem Sourceanschluß des ersten NMOS-Transistors geschaltet ist und einen Sourceanschluß, der mit dem Erdanschluß verschaltet ist. Sind Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 2 und Ausgabedaten vom pull up/down-Treiber 4 beide von hohem logischen Wert, werden die ersten und zweiten NMOS-Transistoren eingeschaltet, um den Strompfad zwischen dem Ausgabeanschluß des NOR-Gatters 1 und dem Erdanschluß herzustellen. Sind statt dessen die Ausgabedaten vom pull-up/down-Treiber 4 von niedrigem logischen Wert oder ist das Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 2 unter dem Einfluß eines geringen Rauschens von niedrigem logischen Wert, werden erster und zweiter NMOS-Transistor ausgeschaltet, wodurch der Strompfad zwischen Ausgabeanschluß des NOR-Gatters 1 und dem Erdanschluß unterbrochen ist.

Fig. 4A zeigt eine Wellenform zur Darstellung von Spannungs- Zeit-Abhängigkeiten der Bauteile in Fig. 3 und Fig. 4B zeigt eine Wellenformdarstellung einer Strom-Zeit-Charakteristik des pull-down-NMOS-Transistors aus Fig. 3. In Fig. 4A kennzeichnet eine durchgezogene Linie eine Spannung der Eingabedaten, eine strichpunktierte Linie eine Spannung des Ausgabesignals vom Rauschdämpfungssteuergerät 2, eine Phantomlinie eine Spannung vom Ausgangssignal des NOR-Gatters 1 und eine gestrichelte Linie einer Spannung der Ausgabedaten vom pull-up/down-Treiber 4. Aus dieser Darstellung ergibt sich, daß das Ausgangssignal des NOR-Gatters 1, wenn die Eingabedaten von hohem zu niedrigem logischen Wert wechseln, einen Übergang durchführt, bevor das Ausgangssignal des Rauschdämpfungssteuergerät 2 von niedrigem zu hohem logischen Wert wechselt, um die Rauschdämpfungseinrichtung 3 vollständig einzuschalten. Aus diesem Grund kann Rauschen nicht effektiv gedämpft werden. Es wird nämlich eine Anwachsrate dI/dt eines durch den pull-down- NMOS-Transistor fließenden Stroms, welches der Hauptfaktor zur Rauscherzeugung ist, verhältnismäßig groß aufgrund des früheren Übergangs des Ausgabesignals vom NOR-Gatter 1. In diesem Fall ist die Anwachsrate dI/dt des durch den pull-down- NMOS-Transistor fließenden Stroms typischerweise 12,5×10⁶. Weiterhin führt der ineffektive EIN-Zeitverlauf der Rauschdämpfungseinrichtung 3 zu einer Verlängerung der Spannungswellenform des Ausgabesignals vom NOR-Gatter 1 und der Stromwellenform des pull-down-NMOS-Transistors, wodurch die tatsächliche Datenausgabegeschwindigkeit reduziert wird.

Als Ergebnis weist der bekannte Ausgabepufferspeicher zur Rauschdämpfung den Nachteil auf, daß Rauschen nicht effektiv in den Ausgabedaten gedämpft werden kann, da die Rauschdämpfungseinrichtung über einen ineffektiven EIN- Zeitverlauf verfügt. Weiterhin führt der ineffektive EIN- Zeitverlauf der Rauschdämpfungseinrichtung zu einer Verschlechterung in der Datenausgabegeschwindigkeit.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, einen Ausgabepufferspeicher zur Rauschdämpfung bereitzustellen, durch den eine effektive Steuerung des EIN- Zeitverlaufs einer Rauschdämpfungseinrichtung möglich ist, um Rauschen in den Ausgabedaten effektiv zu dämpfen und die Datenausgabegeschwindigkeit zu erhöhen.

Zur Lösung dieser Aufgabe wird ein Ausgabepuffer zur Rauschdämpfung bereitgestellt, welcher aufweist: eine Signalverzögerungseinrichtung zur Verzögerung von Eingabedaten um eine vorbestimmte Zeitperiode; eine Nicht/Oder-Einrichtung zur Nicht/Oder-Verknüpfung eines Ausgabesignals von der Signalverzögerungseinrichtung und eines Freigabesignals; eine pull-up/down-Treibereinrichtung zur Durchführung einer pull up-Operation in Abhängigkeit von den Eingabedaten und einer pull-down-Operation in Abhängigkeit zu einem Ausgabesignal von der Nicht/Oder-Einrichtung, um Ausgabedaten bereitzustellen; eine Rauschdämpfungssteuereinrichtung zur Ausgabe eines Rauschdämpfungssignals in Abhängigkeit zu einer Steuerspannung, den Eingabedaten und Ausgabedaten von der Nicht/Oder-Einrichtung; und eine Rauschdämpfungseinrichtung zur Bildung eines Strompfads zwischen einem Ausgabeanschluß, der Nicht/Oder-Einrichtung und einem Erdanschluß in Abhängigkeit zu dem Rauschdämpfungssignal von der Rauschdämpfungssteuereinrichtung und Ausgabedaten von der pull-up/down-Treibereinrichtung, um die Erzeugung von Rauschen zu unterdrücken.

Im folgenden wird ein vorteilhaftes Ausführungsbeispiel der Erfindung anhand der in der Zeichnung beigefügten Figuren näher erläutert und beschrieben.

Es zeigen:

Fig. 1 ein detailliertes Schaltkreisdiagramm eines Ausgabepufferspeichers zur Rauschdämpfung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 2A eine Wellenformdarstellung zur Illustration der Spannungs-Zeit-Charakteristika der Bauteile nach Fig. 1;

Fig. 2B eine Wellenformdarstellung zur Illustration einer Strom-Zeit-Charakteristik eines pull-down-NMOS- Transistors nach Fig. 1;

Fig. 3 ein detailliertes Schaltkreisdiagramm eines bekannten Ausgabepufferspeichers zur Rauschdämpfung;

Fig. 4A eine Wellenformdarstellung zur Illustration von Spannungs-Zeit-Charakteristika von Bauteilen nach Fig. 3; und

Fig. 4B eine Wellenformdarstellung zur Illustration einer Strom-Zeit-Charakteristik eines pull-down-NMOS- Transistors nach Fig. 3.

Zuerst wird das Prinzip eines Ausgabepufferspeichers zur Rauschdämpfung gemäß eines Ausführungsbeispiels der vorliegenden Erfindung kurz erläutert. Einem Gateanschluß eines pull-down-NMOS-Transistor zugeführte Eingabedaten werden für eine vorbestimmte Zeitperiode verzögert, bis ein Strompfad vollständig bezüglich eines Gateanschlusses des pull-down- NMOS-Transistors hergestellt ist, so daß der Strompfad effektiv Rauschen absorbieren kann. Eine Hochgeschwindigkeitsrauschdämpfungssteuereinrichtung wird zur Erhöhung der Bildungsgeschwindigkeit des Rauschdämpfungsstrompfades verwendet. Eine Hochgeschwindigkeitsrauschdämpfungseinrichtung wird zum schnellen Unterbrechen des Strompfades nach dem Rauschabsorbieren verwendet. Daher ist der Ausgabepufferspeicher zur Rauschdämpfung in seiner Betriebsgeschwindigkeit gesteigert.

Fig. 1 zeigt ein detailliertes Schaltkreisdiagramm eines Ausgabepufferspeichers zur Rauschdämpfung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Ausgabepufferspeicher zur Rauschdämpfung weist einen Signalverzögerungsschaltkreis 50 zur Verzögerung der Eingabedaten um eine vorbestimmte Zeitperiode auf. Ein NOR- Gatter 10 zur Nicht/Oder-Verknüpfung eines Ausgabesignals vom Signalverzögerungsschaltkreis 50 und eines Freigabesignals ist ebenso vorgesehen. Weiterhin führt ein pull-up/down-Treiber 40 eine pull-up-Operation in Abhängigkeit zu Eingabedaten und eine pull-down-Operation in Abhängigkeit zu einem Ausgangssignal des NOR-Gatters 10 durch, um Ausgabedaten bereitzustellen. Der pull-up/down-Treiber 40 weist einen pull up-PMOS-Transistor und einen pull-down-NMOS-Transistor auf. Der pull-up-PMOS-Transistor hat einen Gateanschluß zur Eingabe von invertierten Eingabedaten. Der pull-down-NMOS-Transistor hat einen Gateanschluß zur Eingabe des Ausgabesignals des NOR- Gatters 10.

Der Ausgabepufferspeicher zur Rauschdämpfung weist weiterhin ein Rauschdämpfungssteuergerät 20 zur Ausgabe eines Rauschdämpfungssignals über einen Ausgabeknoten in Abhängigkeit zu einer Steuerspannung Vcc, der Eingabedaten und des Ausgangssignals vom NOR-Gatter 10 auf. Sind Eingabedaten gleich "0" oder von niedrigem logischen Wert und wächst das Rauschen an, wenn die Steuerspannung Vcc einen normalen Wert von beispielsweise 5V übersteigt, übermittelt das Rauschdämpfungssteuergerät 20 die Steuerspannung Vcc an den Ausgabeknoten für das Rauschdämpfungssignal. Als Ergebnis hat das Rauschdämpfungssignal an seinem Ausgabeknoten einen hohen logischen Wert. Ist statt dessen eine Eingabe gleich "1" oder von hohem logischen Wert, übermittelt das Rauschdämpfungssteuergerät 20 das Ausgangssignal des NOR- Gatters 10 zu dem Ausgabeknoten für das Rauschdämpfungssignal. Als Ergebnis weist das Rauschdämpfungssignal an seinem Ausgabeknoten einen niedrigen logischen Wert auf.

Der Ausgabepufferspeicher zur Rauschdämpfung weist weiterhin eine Rauschdämpfungseinrichtung 30 zur Durchführung einer Schaltoperation in Abhängigkeit zum Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 20 und den Ausgabedaten vom pull up/down-Treiber 40 auf, um einen Strompfad zwischen einem Ausgabeanschluß des NOR-Gatters 10 und einem Erdanschluß zu bilden. Sind Rauschdämpfungssignale vom Rauschdämpfungssteuergerät 20 und Ausgabedaten vom pull up/down-Treiber 40 beide von hohem logischen Wert, wird der Strompfad zwischen dem Ausgabeanschluß des NOR-Gatters 10 und einem Erdanschluß gebildet. Dadurch wird Rauschen absorbiert, welches beim Einschalten des pull-down-NMOS-Transistors im pull-up/down-Treiber 40 erzeugt wird.

Der Signalverzögerungsschaltkreis 50 weist zwei in Serie verschaltete Invertierer auf. Die zwei Invertierer dienen zur Verzögerung der Eingabedaten, um die Rauschdämpfungseinrichtung 30 vor einem Übergang des NOR- Gatters 10 vollständig einzuschalten.

Das Rauschdämpfungssteuergerät 20 weist einen ersten PMOS- Transistor, drei zweite PMOS-Transistoren und drei NMOS- Transistoren auf. Ein Gateanschluß des ersten PMOS-Transistors dient zur Eingabe der Eingabedaten und dessen Drainanschluß ist mit dem Ausgabeknoten des Rauschdämpfungssignals verschaltet. Die drei NMOS-Transistoren sind in Reihe zwischen dem Ausgabeanschluß des NOR-Gatters 10 und dem Ausgabeknoten des Rauschdämpfungssignals verschaltet. Gateanschlüsse der drei NMOS-Transistoren dienen gemeinsam zur Eingabe der Eingabedaten. Die drei zweiten PMOS-Transistoren sind in Reihe zwischen einer Steuerspannungsquelle und einem Sourceanschluß des ersten PMOS-Transistors verschaltet. Jeder der drei zweiten PMOS-Transistoren weist miteinander verschaltete Gateanschlüsse und Drainanschlüsse auf. Die drei zweiten PMOS- Transistoren sind eingeschaltet, wenn deren Sourceanschlüsse mit einer Steuerspannung Vcc größer als der Normalwert von 5V versorgt werden. Ändern sich die Eingabedaten von hohem zu niedrigem logischen Wert unter der Bedingung, daß die drei zweiten PMOS-Transistoren eingeschaltet sind, übermittelt der erste PMOS-Transistor die Steuerspannung Vcc schnell zum Ausgabeknoten des Rauschdämpfungssignals, um ein Rauschdämpfungssignal mit hohem logischen Wert zu erzeugen. Zu diesem Zeitpunkt werden die drei NMOS-Transistoren schnell ausgeschaltet, wobei deren Schwellenspannungen aufgrund eines Rückwärtsregelspannungs-Effekts anwachsen. Dies führt dazu, daß der Drainanschluß des ersten PMOS-Transistors schnell aufgeladen wird. Als Ergebnis wird das Rauschdämpfungssignal mit hohem logischen Wert mit hoher Geschwindigkeit ausgegeben.

Die Rauschdämpfungseinrichtung 30 weist einen ersten NMOS- Transistor und drei zweite NMOS-Transistoren auf. Ein Gateanschluß des ersten NMOS-Transistors dient zur Eingabe des Rauschdämpfungssignals vom Rauschdämpfungssteuergerät 20 und dessen Drainanschluß ist mit dem Ausgabeanschluß des NOR- Gatters 10 verschaltet. Die drei zweiten NMOS-Transistoren sind in Reihe zwischen einem Sourceanschluß des ersten NMOS- Transistors und dem Erdanschluß verschaltet. Gateanschlüsse der drei zweiten NMOS-Transistoren dienen gemeinsam zur Eingabe der Ausgabedaten vom pull-up/down-Treiber 40. Sind Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 20 und Ausgabedaten des pull-up/down-Treibers 40 beide von hohem logischen Wert, werden der erste NMOS-Transistor und die drei zweiten NMOS-Transistoren eingeschaltet. Dadurch wird ein Strompfad zwischen dem Ausgabeanschluß des NOR-Gatters 10 und dem Erdanschluß gebildet. Sind die Ausgabedaten des pull up/down-Treibers 40 von niedrigem logischen Wert oder ist das Rauschdämpfungssignal vom Rauschdämpfungssteuergerät 20 von niedrigem logischen Wert bei nur geringem Rauschen, werden der erste NMOS-Transistor oder die drei zweiten NMOS-Transistoren ausgeschaltet, wodurch der Strompfad zwischen dem Ausgabeanschluß des NOR-Gatters 10 und dem Erdanschluß nicht vorhanden ist. Wenn die Ausgabedaten vom pull-up/down-Treiber 40 logisch niedrigen Wert aufweisen, werden die drei zweiten NMOS-Transistoren schnell abgeschaltet, wobei deren Schwellenspannungen aufgrund eines Rückwärtsregelspannungs- Effekts anwachsen. Deshalb ist die Betriebsgeschwindigkeit des Ausgabepufferspeichers zur Rauschdämpfung erhöht.

Fig. 2A zeigt eine Darstellung von Spannungs-Zeit- Abhängigkeiten der Bauteile nach Fig. 1 und Fig. 2B eine Darstellung einer Strom-Zeit-Abhängigkeit des pull-down-NMOS- Transistors nach Fig. 1. In Fig. 2A kennzeichnet eine durchgezogene Linie eine Spannung der Eingabedaten, eine strichpunktierte Linie eine Spannung der Ausgabedaten des Rauschdämpfungssteuergerätes 20, eine Phantomlinie eine Spannung des Ausgabesignals vom NOR-Gatter 10 und eine gestrichelte Linie eine Spannung des Ausgangs des pull up/down-Treibers 40. Wie sich aus diesen Abhängigkeiten ergibt, weist die Ausgabe des Rauschdämpfungssteuergerätes 20 vor dem Ausgang des NOR-Gatters 10 einen Übergang auf, so daß Rauschen effektiv gedämpft werden kann. Eine Anwachsrate dI/dt des dem Gateanschluß des pull-down-NMOS-Transistors zugeführten Stroms, welches der Hauptfaktor zur Rauscherzeugung ist, ist 11,3×10⁶. Dies bedeutet eine Verminderung von 9,6% im Vergleich zum bekannten Ausgabepufferspeicher. Weiterhin wird die Abschaltgeschwindigkeit der Rauschdämpfungseinrichtung 30 erhöht, wodurch die Betriebsgeschwindigkeit des Ausgabepufferspeichers zur Rauschdämpfung um 25% im Vergleich zum bekannten Ausgabepufferspeicher anwächst.

Wie sich aus der vorangehenden Beschreibung ergibt, steuert der Ausgabepufferspeicher zur Rauschdämpfung den EIN- Zeitablauf der Rauschdämpfungseinrichtung. Daher wird Rauschen in einer Ausgabe effektiv gedämpft und die Datenausgabegeschwindigkeit erhöht.

Auch wenn ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung dargestellt worden ist, sind für einen Fachmann verschiedene Modifikationen, Hinzufügungen und Ersetzungen ohne Verlaß der in den Ansprüchen offenbarten Erfindung möglich.

Claims

1. Ein Ausgabepufferspeicher zur Rauschdämpfung gekennzeichnet durch:
eine Signalverzögerungseinrichtung (50) zur Verzögerung einer Eingabe um eine vorbestimmte Zeitperiode;
eine Nicht/Oder-Einrichtung (10) zur Nicht/Oder- Verknüpfung eines Ausgabesignals der Signalverzögerungseinrichtung und eines Freigabesignals;
eine pull-up/down-Treibereinrichtung (40) zur Durchführung einer pull-up-Operation in Abhängigkeit von einer Eingabe und einer pull-down-Operation in Abhängigkeit von einer Ausgabe der Nicht/Oder- Einrichtung zur Bereitstellung einer Ausgabe;
eine Rauschdämpfungssteuereinrichtung (20) zur Ausgabe eines Rauschdämpfungssignals in Abhängigkeit von einer Steuerspannung, der Eingabe und der Ausgabe der Nicht/Oder-Einrichtung; und
eine Rauschdämpfungseinrichtung (30) zur Bildung eines Strompfades zwischen einem Ausgabeanschluß der Nicht/Oder-Einrichtung und einem Erdanschluß in Abhängigkeit zum Rauschdämpfungssignal der Rauschdämpfungssteuereinrichtung (20) und der Ausgabe der pull-up/down-Treibereinrichtung (40) zum Unterdrücken der Erzeugung von Rauschen.

2. Ein Ausgabepufferspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Signalverzögerungseinrichtung (50) eine Anzahl von Reihe verschalteten Invertierern aufweist.

3. Ein Ausgabepufferspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Rauschdämpfungssteuereinrichtung (20) aufweist:
einen ersten PMOS-Transistor mit einem Gateanschluß zur Eingabe der Eingabedaten und einem mit einem Ausgabeknoten für das Rauschdämpfungssignal verschalteten Drainanschluß;
eine Mehrzahl von zweiten PMOS-Transistoren, die in Reihe zwischen einer Steuerspannungsquelle und einem Sourceanschluß des ersten PMOS-Transistors verschaltet sind, wobei jeder der Mehrzahl von zweiten PMOS- Transistoren miteinander verschaltete Gateanschlüsse und Drainanschlüsse aufweist; und
eine Mehrzahl von ersten NMOS-Transistoren, die in Reihe zwischen dem Ausgabeanschluß der Nicht/Oder-Einrichtung und dem Ausgabeknoten für das Rauschdämpfungssignal verschaltet sind, wobei Gateanschlüssen der Mehrzahl von ersten NMOS-Transistoren die Eingabedaten gemeinsam zugeführt sind.

4. Ein Ausgabepufferspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die Rauschdämpfungseinrichtung (30) aufweist:
einen zweiten NMOS-Transistor mit einem Gateanschluß zur Eingabe des Rauschdämpfungssignals von der Rauschdämpfungssteuereinrichtung (20) und einem mit dem Ausgabeanschluß der Nicht/Oder-Einrichtung (10) verschalteten Drainanschluß; und
einer Vielzahl von dritten NMOS-Transistoren, die in Reihe zwischen einem Sourceanschluß des zweiten NMOS- Transistors und dem Erdanschluß verschaltet sind, wobei die dritten NMOS-Transistoren Gateanschlüsse zur gemeinsamen Eingabe der Ausgabe der pull-up/down- Treibereinrichtung (40) aufweisen.

5. Ein Ausgabepufferspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die pull-up/down-Treibereinrichtung (40) aufweist:
einen pull-up-Transistor mit einem Gateanschluß zur Eingabe von invertierten Eingabedaten; und
einen pull-down-Transistor mit einem Gateanschluß zur Eingabe des Ausgabesignals der Nicht/Oder-Einrichtung (10).

6. Ein Ausgabepufferspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Rauschdämpfungssteuereinrichtung (20) aufweist:
einen ersten PMOS-Transistor mit einem Gateanschluß zur Eingabe von Eingabedaten und einem mit einem Ausgabeknoten des Rauschdämpfungssignals verschalteten Drainanschluß;
eine Mehrzahl von zweiten PMOS-Transistoren, die in Reihe zwischen einer Steuerspannungsquelle und einem Sourceanschluß des ersten PMOS-Transistors verschaltet sind, wobei die Mehrzahl von zweiten PMOS-Transistoren mit ihren Gateanschlüssen und Drainanschlüssen miteinander verbunden ist; und
eine Mehrzahl von ersten NMOS-Transistoren, die in Reihe zwischen dem Ausgabeanschluß der Nicht/Oder-Einrichtung (10) und dem Ausgabeknoten für das Rauschdämpfungssignal verschaltet sind, wobei die Vielzahl der ersten NMOS- Transistoren Gateanschlüsse zur gemeinsamen Eingabe der Eingabedaten aufweist.

7. Ein Ausgabepufferspeicher nach Anspruch 6, dadurch gekennzeichnet, daß die Geräuschdämpfungseinrichtung (30) aufweist:
einen zweiten NMOS-Transistor mit einem Gateanschluß zur Eingabe des Rauschdämpfungssignals von der Rauschdämpfungssteuereinrichtung (20) und einem mit dem Ausgabeanschluß der Nicht/Oder-Einrichtung (10) verschalteten Drainanschluß; und
eine Vielzahl von dritten NMOS-Transistoren, die in Reihe zwischen einem Sourceanschluß des zweiten NMOS- Transistors und dem Erdanschluß verschaltet sind, wobei die Vielzahl von dritten NMOS-Transistoren Gateanschlüsse zur gemeinsamen Eingabe des Ausgangs von der pull-up/down-Treibereinrichtung (40) aufweist.

8. Ein Ausgabepufferspeicher nach Anspruch 7, dadurch gekennzeichnet, daß die pull-up/down-Treibereinrichtung (40) aufweist:
einen pull-up-Transistor mit einem Gateanschluß zur Eingabe von invertierten Eingabedaten; und
einen pull-down-Transistor mit einem Gateanschluß zur Eingabe des Ausgabesignals der Nicht/Oder-Einrichtung (10).