DE102008059120B4

DE102008059120B4 - Verfahren zur Steuerung einer Verzögerungszeit einer Impulsverzögerungsschaltung und Impulsverzögerungsschaltung zur Anwendung eines solchen Verfahrens

Info

Publication number: DE102008059120B4
Application number: DE102008059120.3A
Authority: DE
Inventors: Takamoto Watanabe; Shigenori Yamauchi
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2007-11-28
Filing date: 2008-11-26
Publication date: 2018-06-14
Anticipated expiration: 2028-11-27
Also published as: DE102008059120A1; US7741986B2; US20090135040A1; JP2009135568A; JP4921329B2

Abstract

Verfahren zur Ansteuerung einer Impulsverzögerungsschaltung (10), die eine Laufzeitverzögerung für ein durch die Impulsverzögerungsschaltung (10) zu übertragendes Impulssignal (PA) erzeugt, wobei das Verfahren die folgenden Schritte aufweist:- Vorbereiten mehrerer Verzögerungseinheiten (DU), die derart miteinander verbunden sind, dass sie als die Impulsverzögerungsschaltung (10) konfiguriert sind, um das Impulssignal (PA), das nacheinander von jeder der Verzögerungseinheiten (DU) verzögert wird, mit der Laufzeitverzögerung zu versehen, wobei jede Verzögerungseinheit (DU) mehrere Transistoren aufweist, die einen bestimmten Transistor (Tp, Tn) mit einem ersten und einem zweiten Anschluss (S, B) aufweisen; und- Ansteuern des ersten und des zweiten Anschlusses (S, B) des bestimmten Transistors (Tp, Tn) mit einem ersten bzw. einem zweiten Signal (Vin, VDD), um eine Verzögerungszeit jeder Verzögerungseinheit (DU) zu ändern, wobei die Spannungen des ersten und des zweiten Signals (Vin, VDD) separat gesteuert werden, um eine Änderung des Durchlasswiderstandes des bestimmten Transistors (Tp, Tn) zu erzeugen, die eine Änderung der Verzögerungszeit jeder Verzögerungseinheit (DU) hervorruft, derart, dass die Änderung des Durchlasswiderstandes des bestimmten Transistors (Tp, Tn) größer ist als die in einem Fall, in welchem der erste und der zweite Anschluss (S, B) des bestimmten Transistors (Tp, Tn) elektrisch zusammengelegt sind.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Impulsverzögerungsschaltung und ein Ansteuerverfahren dieser, sowie eine Analog/Digital-(A/D)-Umsetzungsschaltung und eine Zeitmessschaltung, welche die Impulsverzögerungsschaltung verwenden. Die Impulsverzögerungsschaltung weist Verzögerungseinheiten auf, die Signale verzögern, wobei die Verzögerungseinheiten aufeinanderfolgend in mehreren Stufen oder in Form einer Ringschaltung verbunden sind.
Stand der Technik
Schaltungen, die eine Impulsverzögerungsschaltung verwenden, sind bekannt. Die Impulsverzögerungsschaltung weist Verzögerungseinheiten auf, die aufeinanderfolgend in mehreren Stufen oder in Form einer Ringschaltung verbunden sind. Eine Verzögerungseinheit verzögert Impulssignale mit einer Verzögerungszeit auf der Grundlage eines Spannungspegels eines Ansteuersignals. Als Schaltungen, welche die Impulsverzögerungsschaltung verwenden, sind beispielsweise eine A/D-Umsetzungsschaltung (nachstehend als A/D-Wandler bezeichnet) aus der japanischen Patentoffenlegungsschrift Nr. 2007-6368 und eine Zeitmessschaltung aus der japanischen Patentoffenlegungsschrift Nr. Heisei 3-220814 bekannt.
Von diesen Schaltungen legt der A/D-Wandler ein analoges Signal, das analog zu digital zu wandeln ist, als Ansteuersignal der Impulsverzögerungsschaltung an. Der A/D-Wandler gibt Nummernwertdaten entsprechend der Anzahl von Verzögerungseinheitsstufen, die während einer bestimmten festen Zeitspanne von einem Impulssignal durchlaufen werden, als A/D-Umsetzungsdaten aus.
Demgegenüber gibt die Zeitmessschaltung die Anzahl von Verzögerungseinheitsstufen, die zwischen einem Zeitpunkt, an welchem die Impulsverzögerungsschaltung durch ein Startimpulssignal gestartet wird, bis zu einem Zeitpunkt, an dem ein Messimpulssignal eingegeben wird, von einem Impulssignal durchlaufen werden, während ein bestimmter Spannungspegel als Ansteuersignal der Impulsverzögerungsschaltung angelegt wird, als Zeitmessdaten aus, die ein Zeitintervall zwischen beiden Impulssignalen anzeigen. In der Zeitmessschaltung können eine Messauflösung und eine Messdauer geändert werden, indem ein Spannungspegel des Ansteuersignals geändert wird.
1 zeigt einen Schaltplan eines Aufbaus der Verzögerungseinheit, welche die Impulsverzögerungsschaltung bildet.
Eine Verzögerungseinheit DU ist, wie in 1 gezeigt, aus Inverterschaltungen INV aufgebaut, die in zwei Stufen verbunden sind. Eine Inverterschaltung INV ist aus einem bekannten komplementären Metall-Oxid-Halbleiter-(CMOS)-Transistor aufgebaut. Der CMOS-Transistor weist einen p-leitenden Metall-Oxid-Halbleiter-(PMOS)-Transistor Tp und einen n-leitenden Metall-Oxid-Halbleiter-(NMOS)-Transistor Tn auf, deren jeweilige Gates G miteinander verbunden sind und deren jeweilige Drains D miteinander verbunden sind.
Ein Ansteuersignal Vin wird auf einer positiven Seite des CMOS-Transistors an die Source S des PMOS-Transistors Tp gelegt. Die Source S des NMOS-Transistors Tn ist auf einer negativen Seite ist auf Masse gelegt. Die jeweiligen Back-Gates B des Transistors Tp und des Transistors Tn sind, so wie es üblich ist, mit den jeweiligen Source-Anschlüssen S des Transistors Tp und des Transistors Tn verbunden.
Der Durchlasswiderstand von sowohl dem Transistor Tp als auch dem Transistor Tn, welche die Inverterschaltung INV bilden, nimmt zu, wenn sich ein Spannungspegel des Ansteuersignals Vin verringert. Anschließend nimmt eine Zeit, die zum Laden und Entladen einer Gate-Kapazität der Inverterschaltung INV in einer nächsten Stufe erforderlich ist, zu. Dies führt dazu, dass die Verzögerungszeit der Inverterschaltung INV und folglich der Verzögerungseinheit DU zunimmt.
2 zeigt ein Diagramm zur Veranschaulichung eines Verhältnisses zwischen der Anzahl von Verzögerungseinheit-DU-Stufen (nachstehend als Zählwert bezeichnet), die von einem Impulssignal PA innerhalb der Impulsverzögerungsschaltung durchlaufen werden, und einer verstrichenen Zeit, für jeden Spannungspegel (in diesem Fall drei Pegel: maximal, minimal und dazwischenliegend) des Ansteuersignals Vin. Die Verzögerungszeit der Verzögerungseinheit DU unterschiedet sich jedoch zwischen den durchgezogenen Linien und den gestrichelten Linien. Ein Beispiel, das durch eine gestrichelte Linie gezeigt wird, weist die Hälfte der Verzögerungszeit eines Beispiels auf, das durch eine durchgezogene Linie gezeigt wird.
Wie aus der 2 ersichtlich wird, liegt eine Zeit, die erforderlich ist, um den gleichen Zählwert zu erreichen, dann, wenn die Verzögerungszeit der Verzögerungseinheit DU halbiert wird, bei der halben Dauer.
Bei dem A/D-Wandler, welcher die Impulsverzögerungsschaltung verwendet, entspricht die Spannungsauflösung der A/D-Umsetzungsdaten dann, wenn die Messzeit Ta ist, einer Differenz ΔC zwischen einem Zählwert, der erhalten wird, wenn das Ansteuersignal Vin eine maximale Spannung aufweist, und einem Zählwert, der erhalten wird, wenn das Ansteuersignal Vin eine minimale Spannung aufweist, an einem Zeitpunkt Ta im Diagramm.
Ferner wird die Verzögerungszeit der Verzögerungseinheit in der die Impulsverzögerungsschaltung verwendenden Zeitmessschaltung direkt zur Zeitauflösung. Eine maximale Messzeit wird durch einen maximalen Zählwert und die Zeitauflösung bestimmt.
Bei dem die Impulsverzögerungsschaltung verwendenden A/D-Wandler muss die Messzeit Ta ausgedehnt werden, um die Spannungsauflösung der A/D-Umsetzungsdaten zu verbessern (d. h. um ΔC im Diagramm zu vergrößern). Wenn die Messzeit Ta nicht geändert wird, muss die Verzögerungszeit der Verzögerungseinheit DU verkürzt werden.
Wenn die Messzeit Ta jedoch ohne eine Änderung der Verzögerungszeit der Verzögerungseinheit DU ausgedehnt wird, oder wenn die Verzögerungszeit der Verzögerungseinheit DU ohne eine Änderung der Messzeit Ta verkürzt wird, nimmt in beiden Fällen der maximale Zählwert zu. Folglich nimmt die Größe der Schaltung einer Schaltung zum Zählen der Anzahl von Stufen von Verzögerungseinheiten, die vom Impulssignal durchlaufen werden, zu, so dass die Größe der Schaltung des gesamten A/D-Wandlers zunimmt.
Insbesondere kann die Schaltung dann, wenn die Messzeit Ta ausgedehnt wird, nicht für Zwecke eingesetzt werden, die eine Hochgeschwindigkeitssteuerung erfordern.
Wenn die Verzögerungszeit der Verzögerungseinheit DU kürzer wird, ist ein moderneres Halbleiterfertigungsverfahren (d. h. Verfahrenstechnologie) mit moderneren Verfahren zur Verringerung der Größe erforderlich. Dies führt zu einer Erhöhung der Fertigungskosten. Ferner können solche Anforderungen dann, wenn eine Spannungsauflösung benötigt wird, welche das Leistungsvermögen der Verfahrenstechnologie überschreitet, nicht erfüllt werden, indem einzig auf die Verfahrenstechnologie vertraut wird.
Demgegenüber kann die Messdauer in der die Impulsverzögerungsschaltung verwendenden Zeitmessschaltung erhöht werden, indem der Spannungspegel des Ansteuersignals verringert und die Verzögerungszeit der Verzögerungseinheit erhöht wird. Wenn jedoch eine Messung über einen längeren Messzeitraum, welcher die Dauer überschreitet, die durch das Ansteuersignal steuerbar ist, ermöglicht werden soll, ist ein Aufbau bzw. eine Konfiguration erforderlich, die ein Zählen bis zu einem höheren Zählwert zulässt. Alternativ müssen mehrere Impulsverzögerungsschaltungen, die aus Verzögerungseinheiten mit verschiedenen Verzögerungszeiten aufgebaut sind, vorgesehen werden, und ist ein Aufbau erforderlich, der zwischen den Impulsverzögerungsschaltungen für jedes Messobjekt umschaltet. Auf jeden Fall nimmt die Größe der Zeitmessschaltung zu.
Aus der US 6 081 146 A sind ferner eine Schnittstellenschaltung und ein Verfahren zur Steuerung einer Verzögerungszeit in der Schnittstellenschaltung bekannt, die eine Schwankung in der Verzögerungszeit bei einer Signalübertragung unterdrücken können. Verzögerungszeitsteuersignale werden dabei von einer Verzögerungszeitsteuerschaltung an Gate-Anschlüsse von Transistoren in getakteten Invertern gegeben. Die US 5 912 591 A betrifft einen Schwingkreis und eine Verzögerungsschaltung und insbesondere einen Schwingkreis, der in einen Halbleiter-IC integrierbar und dazu ausgelegt ist, eine Schwingungsfrequenz, ein Tastverhältnis und eine Phase zu ändern, sowie eine Verzögerungsschaltung, die eine Verzögerungszeit, eine Anstiegszeit und eine Abfallzeit ändern kann. Eine weitere Verzögerungsschaltung ist aus der WO 00/04638A1 bekannt.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist folglich Aufgabe der vorliegenden Erfindung, eine Impulsverzögerungsschaltung, die eine Leistung von A/D-Wandlern und Zeitmessschaltungen verbessern kann, ohne dass eine fortgeschrittene bzw. hochentwickelte Verfahrenstechnologie angewandt wird, ein Ansteuerverfahren dieser und einen A/D-Wandler und eine Zeitmessschaltung, welche die Impulsverzögerungsschaltung verwenden, bereitzustellen.
Um die Aufgabe der vorliegenden Erfindung zu lösen, wird ein Verfahren zur Ansteuerung einer Impulsverzögerungsschaltung bereitgestellt, die eine Laufzeitverzögerung für ein über die Impulsverzögerungsschaltung zu übertragendes Impulssignal erzeugt, wobei das Verfahren die folgenden Schritte aufweist:

Bilden einer Verzögerungseinheit, die mehrere Transistoren aufweist, die einen bestimmten Transistor aufweisen;
Verbinden mehrerer Verzögerungseinheiten elektrisch miteinander, um die Impulsverzögerungsschaltung zu bilden, um das Impulssignal, das nacheinander von jeder der Verzögerungseinheiten verzögert wird, mit der Laufzeitverzögerung zu versehen; und
Anlegen von Signalen, welche die Impulsverzögerungsschaltung ansteuern, um eine Verzögerungszeit von jeder Verzögerungseinheit zu ändern, wobei
die Signale, welche die Impulsverzögerungsschaltung ansteuern, ein erstes Signal, das einen ersten Anschluss des bestimmten Transistors in der Verzögerungseinheit ansteuert, und ein zweites Signal, das einen zweiten Anschluss des bestimmten Transistors in der Verzögerungseinheit ansteuert, aufweisen und die Spannungen des ersten und des zweiten Signals separat gesteuert werden, um eine Änderung des Durchlasswiderstandes des bestimmten Transistors zu erzeugen, die eine Änderung in der Verzögerungszeit jeder Verzögerungseinheit hervorruft.

Bei diesem Verfahren zur Ansteuerung der Impulsverzögerungsschaltung wird die Änderung des Durchlasswiderstandes bezüglich einer Änderung der Spannung des ersten Anschlusses (d. h. der Source-Spannung) im bestimmten Transistor verglichen mit einer Änderung des Durchlasswiderstandes in einem Fall, in welchem der erste und der zweite Anschluss des bestimmten Transistors zusammengelegt sind (d. h. der erste und der zweite Anschluss weisen die gleiche Spannung auf), größer. Dies führt dazu, dass eine Änderung der Verzögerungszeit der Verzögerungseinheit bezüglich der Änderung des ersten Signals (Ansteuersignal) größer wird oder, in anderen Worten die Verzögerungsdauer der Verzögerungseinheit, die durch das erste Signal steuerbar ist, zunimmt.
3 zeigt ein Diagramm zur Veranschaulichung des Verhältnisses zwischen der Anzahl von Verzögerungseinheitsstufen (nachstehend als Zählwert bezeichnet), die von einem Impulssignal innerhalb der Impulsverzögerungsschaltung durchlaufen werden, und einer verstrichenen Zeit, für jeden Spannungspegel (in diesem Fall drei Pegel: maximal, minimal und dazwischenliegend) des Ansteuersignals. Die durchgezogenen Linien zeigen einen Fall, in dem ein herkömmliches Ansteuerverfahren angewandt wird, bei welchem die Back-Gate-Spannung gleich der Source-Spannung des bestimmten Transistors ist. Die gestrichelten Linien zeigen einen Fall, in dem ein Ansteuerverfahren gemäß einem Beispiel der vorliegenden Erfindung angewandt wird, in welchem der Durchlasswiderstand des bestimmten Transistors durch die Back-Gate-Spannung des bestimmten Transistors gesteuert wird, die eine bestimmte Spannung ist (in diesem Fall ein maximaler Spannungspegel des Ansteuersignals).
Eine Differenz ΔC zwischen einem Zählwert, der erhalten wird, wenn das Ansteuersignal den maximalen Spannungspegel aufweist, und einem Zählwert, der erhalten wird, wenn das Ansteuersignal einen minimalen Spannungspegel aufweist, ist, wie in 3 gezeigt, größer, wenn das Ansteuerverfahren der vorliegenden Erfindung angewandt wird, bei gleicher Messzeit Ta.
Wenn das Ansteuerverfahren der vorliegenden Erfindung angewandt wird, kann die Verzögerungszeit der Verzögerungseinheit erhöht werden. Folglich kann die Zeit bzw. die Zeitspanne, die erforderlich ist, um den gleichen Zählwert zu erreichen, weiter erhöht werden.
Folglich kann die Spannungsauflösung der A/D-Umsetzungsdaten dann, wenn das Ansteuerverfahren der vorliegenden Erfindung auf eine Impulsverzögerungsschaltung angewandt wird, die einen A/D-Wandler bildet, verbessert werden, ohne die Verzögerungszeit der Verzögerungseinheit zu verkürzen oder die Größe der Schaltung zu erhöhen. Wenn das Ansteuerverfahren der vorliegenden Erfindung auf eine Impulsverzögerungsschaltung angewandt wird, die eine Zeitmessschaltung bildet, kann ein messbarer Zeitbereich vergrößert werden, ohne die Größe der Schaltung zu erhöhen.
Als bestimmtes Verfahren zur Erhöhung einer Änderung des Durchlasswiderstandes des bestimmten Transistors, wenn der bestimmte Transistor ein PMOS-Transistor ist, kann eine bestimmte Spannung, die auf eine maximale Spannung des Ansteuersignals oder höher eingestellt ist, als das Steuersignal verwendet werden. Alternativ kann ein Spannungswert, der noch weiter oberhalb der maximalen Spannung des Ansteuersignals liegt, verwendet werden, da eine Differenz zwischen dem Spannungspegel des Ansteuersignals und der maximalen Spannung des Ansteuersignals zunimmt.
Wenn der bestimmte Transistor ein NMOS-Transistor ist, kann eine bestimmte Spannung, die auf eine minimale Spannung des Ansteuersignals oder darunter eingestellt ist, als das Steuersignal verwendet werden. Alternativ kann ein Spannungswert, der noch weiter unterhalb der minimalen Spannung des Ansteuersignals liegt, verwendet werden, da eine Differenz zwischen dem Spannungspegel des Ansteuersignals und der minimalen Spannung des Ansteuersignals zunimmt.
Wenn das Ansteuersignal eine bestimmte Spannung ist, kann ein Aufbau zur Erzeugung des Steuersignals vereinfacht werden. Wenn das Steuersignal eine variable Spannung ist, kann die Änderung in der Verzögerungszeit der Verzögerungseinheit zur Änderung im Ansteuersignal zunehmen.
Eine Impulsverzögerungsschaltung der vorliegenden Beschreibung ist aus Verzögerungseinheiten aufgebaut, die nacheinander in mehreren Stufen oder in Form einer Rindschaltung verbunden sind. Eine Verzögerungseinheit verzögert ein Impulssignal mit einer Verzögerungszeit auf der Grundlage eines Spannungspegels eines Ansteuersignals. Die Impulsverzögerungsschaltung überträgt das Impulssignal, während sie es der Reihe nach mit der Verzögerungszeit der Verzögerungseinheit verzögert.
Die Verzögerungseinheit weist eine Single-Gate-Schaltung oder Gate-Schaltungen, die nacheinander in mehreren Stufen verbunden sind. Die Gate-Schaltung weist wenigstens einen bestimmten Transistor in Form eines Metall-Oxid-Halbleiter-Transistors auf, bei welchem das Impulssignal an ein Gate und das Ansteuersignal an eine Source gelegt wird.
Die Impulsverzögerungsschaltung weist einen Steueranschluss zum Anlegen eines Steuersignals an ein Back-Gate des bestimmten Transistors auf. Das Steuersignal wird dazu verwendet, eine Back-Gate-Spannung derart zu steuern, dass eine Änderung des Durchlasswiderstandes des bestimmten Transistors bezüglich eines Spannungspegels des Ansteuersignals größer als die in einem Fall ist, wenn die Back-Gate-Spannung gleich einer Source-Spannung des bestimmten Transistors ist.
Auf diese Weise weist die Impulsverzögerungsschaltung der vorliegenden Erfindung den Steueranschluss auf, an welchen das Steuersignal zur Steuerung der Back-Gate-Spannung des bestimmten Transistors gelegt wird. Folglich kann das vorstehend beschriebene Ansteuerverfahren ausgeführt werden.
Wenn die Gate-Schaltung unter Verwendung des CMOS-Transistors aufgebaut wird, kann der bestimmte Transistor ein PMOS-Transistor oder ein NMOS-Transistor sein, welcher den CMOS-Transistor bildet.
Als die Gate-Schaltung kann eine Inverterschaltung verwendet werden. Die Inverterschaltung ist jedoch nicht auf die Gate-Schaltungen beschränkt. Es können andere logische Schaltungen verwendet werden.
Die Impulsverzögerungsschaltung der vorliegenden Erfindung kann eine Steuersignalerzeugungsschaltung aufweisen, welche das vorstehend beschriebene Steuersignal erzeugt und dieses an den Steueranschluss gibt.
Ferner ist ein A/D-Wandler der vorliegenden Beschreibung unter Verwendung irgendeiner der vorstehend beschriebenen Impulsverzögerungsschaltungen aufgebaut. Eine Codierschaltung erzeugt numerische Daten entsprechen der Anzahl von Verzögerungseinheitsstufen, die während einer im Voraus festgelegten Messzeit innerhalb der Impulsverzögerungsschaltung vom Impulssignal durchlaufen werden.
Ferner wird ein analog/digital zu wandelndes analoges Eingangssignal als das Ansteuersignal an die Impulsverzögerungsschaltung gelegt und werden die von der Codierschaltung erzeugten numerischen Daten als A/D-Umsetzungsdaten ausgegeben, die einen Spannungspegel des analogen Eingangssignals anzeigen.
Bei dem gemäß obiger Beschreibung aufgebauten A/D-Wandler der vorliegenden Erfindung wird das Steuersignal an den Steueranschluss gegeben, der in der Impulsverzögerungsschaltung vorgesehen ist, und wird die Back-Gate-Spannung des bestimmten Transistors, welcher die Verzögerungseinheit bildet, gesteuert. Dies führt dazu, dass die Spannungsauflösung der A/D-Umsetzungsdaten verbessert werden kann, ohne die Verzögerungszeit der Verzögerungseinheit zu verkürzen oder die Größe der Schaltung zu erhöhen.
Wenn die gleiche Spannungsauflösung erhalten wird, kann die Messzeit verglichen mit der herkömmlichen Schaltung, in welcher die Back-Gate-Spannung gleich der Source-Spannung des bestimmten Transistors ist, verkürzt werden.
Eine Zeitmessschaltung der vorliegenden Beschreibung ist unter Verwendung irgendeiner der vorstehend beschriebenen Impulsverzögerungsschaltungen aufgebaut. Eine Spannungseinstellschaltung stellt eine Ansteuerspannung der Impulsverzögerungsschaltung variable ein. Eine Codierschaltung erzeugt numerische Daten entsprechend der Anzahl von Verzögerungseinheitsstufen, die während einer bestimmten Messzeit innerhalb der Impulsverzögerungsschaltung vom Impulssignal durchlaufen werden.
Insbesondere wird dann, wenn ein Startimpuls von einer externen Quelle eingegeben wird, eine Übertragung des Impulssignals von der Impulsverzögerungsschaltung gestartet und an einem Zeitpunkt, an welchem die bestimmte Messzeit verstrichen ist, ein Messimpuls von der externen Quelle eingegeben. Anschließend erzeugt die Codierschaltung die numerischen Daten und gibt diese als Zeitmessdaten aus, die ein Zeitintervall zwischen einem Eingabezeitpunkt des Startimpulses und einem Eingabezeitpunkt des Messimpulses anzeigen.
Bei der gemäß obiger Beschreibung aufgebauten Zeitmessschaltung der vorliegenden Erfindung wird das Steuersignal an den in der Impulsverzögerungsschaltung vorgesehenen Steueranschluss gegeben und die Back-Gate-Spannung des die Verzögerungseinheit bildenden bestimmten Transistors gesteuert. Dies führt dazu, dass der Bereich der zur Verfügung stehenden Verzögerungszeit größer ist, wenn die Ansteuerspannung durch die Spannungseinstellschaltung geändert wird, verglichen mit der herkömmlichen Schaltung. Folglich kann ein messbarer Zeitbereich vergrößert werden, ohne die Größe der Schaltung zu erhöhen.
Figurenliste

1 zeigt einen Schaltplan eines Aufbaus einer herkömmlichen Verzögerungseinheit;
2 zeigt ein beispielhaftes Diagramm zur Veranschaulichung eines Problems, das bei einem Betrieb der herkömmlichen Impulsverzögerungsschaltung auftritt;
3 zeigt ein beispielhaftes Diagramm zur Veranschaulichung eines Betriebs der Impulsverzögerungsschaltung;
4 zeigt ein Blockdiagramm eines Aufbaus eines A/D-Wandlers gemäß einer ersten Ausführungsform;
5 zeigt einen Schaltplan eines detaillierten Aufbaus einer Verzögerungseinheit, die eine Impulsverzögerungsschaltung bildet;
6 zeigt ein Blockdiagramm eines Aufbaus eines A/D-Wandlers gemäß einer zweiten Ausführungsform;
7 zeigt ein Blockdiagramm eines Aufbaus eines A/D-Wandlers gemäß einer dritten Ausführungsform;
8 zeigt ein Blockdiagramm eines Aufbaus eines A/D-Wandlers gemäß einer vierten Ausführungsform;
9 zeigt einen Schaltplan eines weiteren Beispiels für einen Aufbau der Verzögerungseinheit.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Nachstehend werden die Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügte Zeichnung beschrieben.
(Erste Ausführungsform)
4 zeigt ein Blockdiagramm eines Gesamtaufbaus eines A/D-Wandlers 1, auf welchen die vorliegende Erfindung angewandt wird.
Der A/D-Wandler 1 weist, wie in 4 gezeigt, eine Impulsverzögerungsschaltung 10, eine Verriegelungs- und Codierschaltung 12 und eine Zeitsteuerschaltung 14 auf. Die Impulsverzögerungsschaltung 10 ist derart aufgebaut, dass Verzögerungseinheiten DU in Form einer Kaskadenschaltung in M Stufen (M ist eine positive ganze Zahl) verschaltet sind. Eine Verzögerungseinheit DU gibt ein Impulssignal PA aus, nachdem sie das Impulssignal PA mit einer vorbestimmten Verzögerungszeit verzögert hat. Die Verriegelungs- und Codierschaltung 12 dient als Codierschaltung, die eine Empfangsposition des Impulssignals PA innerhalb der Impulsverzögerungsschaltung 10 an einem Anstiegszeitpunkt eines Abtastsignals PB erfasst („verriegelt“). Anschließend wandelt die Verriegelungs- und Codierschaltung 12 ein Erfassungsergebnis in digitale Daten DT einer vorbestimmten Anzahl von Bits, welche die Anzahl von Verzögerungseinheit-DU-Stufen anzeigen, die vom Impulssignal PA durchlaufen wurden, und gibt die Verriegelungs- und Codierschaltung 12 die digitalen Daten DT als A/D-Umsetzungsdaten aus. Wenn ein Operationsbefehl von einer externen Quelle (nicht gezeigt) eingegeben wird, erzeugt die Zeitsteuerschaltung 14 das Abtastsignal PB, das an die Verriegelungs- und Codierschaltung 12 gegeben wird, nachdem eine im Voraus festgelegte Messzeit Ta verstrichen ist, nachdem das an die Impulsverzögerungsschaltung 10 gegebene Impulssignal PA erzeugt wurde.
Die Impulsverzögerungsschaltung 10 weist ferner einen positiven Ansteueranschluss 103, einen negativen Ansteueranschluss 105 und einen Steueranschluss 107 auf, zusätzlich zu einem Impulseingangsanschluss 101, an welchem das Impulssignal PA von der Zeitsteuerschaltung 14 eingegeben wird. Ein analog/digital zu wandelndes analoges Eingangssignal Vin wird über einen Puffer 16 an den positiven Ansteueranschluss 103 gegeben. Der negative Ansteueranschluss 105 ist auf Masse gelegt. Eine feste Spannung VDD (Vmax = VDD = 5V bei der ersten Ausführungsform), die derart eingestellt wird, dass sie eine maximale Spannung Vmax des analogen Eingangssignals Vin oder eine höhere Spannung aufweist, wird als Steuersignal an den Steueranschluss 107 gelegt.
Numerische Werte, die an einem Ausgang jeder Verzögerungseinheit DU in der 4 durch (1), (2) usw. gekennzeichnet sind, zeigen die Anzahl von Verzögerungseinheit-DU-Stufen.
In diesem Zusammenhang zeigt 5 einen Schaltplan eines detaillierten Aufbaus der die Impulsverzögerungsschaltung 10 bildenden Verzögerungseinheit DU.
Die Verzögerungseinheit DU weist, wie in 5 gezeigt, Inverterschaltungen INV auf, die in Form einer Kaskadenschaltung in zwei Stufen verschaltet sind. Eine Inverterschaltung INV ist aus einem CMOS-Transistor aufgebaut. Die Verzögerungseinheit DU ist derart aufgebaut, dass sie als Pufferschaltung dient, die Impulssignale verzögert, die von einer Verzögerungseinheit DU einer vorherigen Stufe geliefert werden (eine Verzögerungseinheit DU der ersten Stufe erhält die Impulssignale jedoch über den Impulseingangsanschluss 101), und die Impulssignale ausgibt.
Der die Inverterschaltung INV bildende CMOS-Transistor weist einen PMOS-Transistor Tp und einen NMOS-Transistor Tn auf, deren jeweilige Gates G miteinander verbunden sind und deren jeweilige Drains D miteinander verbunden sind. Eine Source S und ein Back-Gate B des NMOS-Transistors Tn sind mit dem negativen Ansteueranschluss 105 verbunden (d.h. auf Masse gelegt). Eine Source S des PMOS-Transistors Tp ist mit dem positiven Ansteueranschluss 103 verbunden (d.h. das analoge Eingangssignal Vin wird angelegt). Ein Back-Gate B des PMOS-Transistors Tp ist mit dem Steueranschluss 107 verbunden (d.h. die als das Steuersignal dienende feste Spannung VDD wird angelegt).
Nachstehend ein Transistor (in diesem Fall der PMOS-Transistor Tp), bei welchem das analoge Eingangssignal (Ansteuersignal: entspricht dem ersten Signal) Vin an eine Source S (entspricht dem ersten Anschluss) gelegt wird, und bei welchem die feste Spannung (Steuersignal: entspricht dem zweiten Signal) VDD an ein Back-Gate B (entspricht dem zweiten Anschluss) gelegt wird, auch als bestimmter Transistor bezeichnet.
Bei dem gemäß obiger Beschreibung aufgebauten A/D-Wandler 1 gibt die Zeitsteuerschaltung 14, die einen Operationsbefehl empfangen hat, das Impulssignal PA an die Impulsverzögerungsschaltung 10. Auf das Zuführen des Impulssignals PA folgend gibt die Zeitsteuerschaltung 14 das Abtastsignal PB, das ansteigt, wenn die Messzeit Ta verstrichen ist, an die Verriegelungs- und Codierschaltung 12. Die Verriegelungs- und Codierschaltung 12 gibt die A/D-Umsetzungsdaten DT aus, welche den Spannungspegel des analogen Eingangssignals Vin anzeigen.
Die Impulsverzögerungsschaltung 10 überträgt das über den Impulseingangsanschluss 101 eingegebene Impulssignal PA, wobei sie es der Reihe nach verzögert. Zu diesem Zeitpunkt ändert sich die Verzögerungszeit der Verzögerungseinheit DU in Übereinstimmung mit dem Spannungspegel des analogen Eingangssignals Vin. Die Verzögerungszeit nimmt mit sich verringerndem Spannungspegel zu.
Eine Back-Gate-Spannung des bestimmten Transistors Tp ändert sich jedoch nicht mit dem Spannungspegel des analogen Eingangssignals Vin und wird bei der festen Spannung VDD gehalten. Folglich erhöht sich ein Durchlasswiderstand des bestimmten Transistors Tp verglichen mit einem Fall, in welchem die Source und das Back-Gate miteinander verbunden sind. Dies führt dazu, dass die Rate, mit der sich die Verzögerungszeit ändert (zunimmt), zunimmt, wenn sich der Spannungspegel des analogen Eingangssignals Vin verringert.
Mit anderen Worten, eine Differenz (nachstehend als Zählwertdifferenz bezeichnet) ΔC zwischen der Anzahl von durchlaufenen Verzögerungseinheit-DU-Stufen (nachstehend als Zählwert bezeichnet), die erhalten wird, wenn das analoge Eingangssignal Vin eine maximale Spannung aufweist, und einem Zählwert, der erhalten wird, wenn das analoge Eingangssignal Vin eine minimale Spannung aufweist, ist verglichen mit der bei einer herkömmliche Schaltung, bei welcher die Source und das Back-Gate des bestimmten Transistors Tp verbunden sind, größer.
In der 3 zeigen die gestrichelten Linien Eigenschaften der Impulsverzögerungsschaltung 10 der ersten Ausführungsform auf. Die durchgezogenen Linien zeigen Eigenschaften der herkömmlichen Schaltung auf.
Bei dem A/D-Wandler 1 wird die Änderung des Durchlasswiderstandes des bestimmten Transistors Tp in dem A/D-Wandler 1, wie vorstehend beschrieben, dann, wenn sich die Spannung des analogen Eingangssignals Vin ändert, größer als die bei der herkömmlichen Schaltung, bei welcher die Back-Gate-Spannung und eine Source-Spannung elektrisch gekoppelt sind. Folglich wird die Back-Gate-Spannung des bestimmten Transistors Tp derart gesteuert, dass die Zählwertdifferenz ΔC entsprechend der Spannungsauflösung der A/D-Umsetzungsdaten zunimmt (d.h. die Spannungsauflösung erhöht sich).
Folglich kann die Spannungsauflösung der A/D-Umsetzungsdaten bei dem A/D-Wandler 1 verbessert werden, ohne die Verzögerungszeit der Verzögerungseinheit DU zu verkürzen und die Messzeit Ta auszudehnen, oder, in anderen Worten, die Größe der Schaltung oder die Fertigungskosten wesentlich zu erhöhen.
(Zweite Ausführungsform)
Nachstehend wird eine zweite Ausführungsform beschrieben.
6 zeigt ein Blockdiagramm eines Gesamtaufbaus eines A/D-Wandlers 3 gemäß der zweiten Ausführungsform.
Der Aufbau des A/D-Wandlers 3 unterscheidet sich nur hinsichtlich eines Abschnitts vom Aufbau des A/D-Wandlers 1 der ersten Ausführungsform. Folglich sind gleiche Abschnitte in beiden Ausführungsformen mit den gleichen Bezugszeichen versehen und werden diese Abschnitte nachstehen nicht näher beschrieben. Die nachstehende Beschreibung ist hauptsächliche auf die Unterschiede zwischen beiden Ausführungsformen ausgerichtet.
Der A/D-Wandler 3 weist, wie in 6 gezeigt, eine Steuersignalerzeugungsschaltung 18 auf. Die Steuersignalerzeugungsschaltung 18 erzeugt ein Steuersignal VC, das an den Steueranschluss 107 gegeben wird, auf der Grundlage eines über den Puffer 16 eingegeben analogen Eingangssignals Vin.
Die Steuersignalerzeugungsschaltung 18 ist dazu ausgelegt, das Steuersignal VC mit einem Spannungspegel VDD + (VDD - Vin) zu erzeugen, wobei eine maximale Spannung des analogen Eingangssignals Vin als VDD dient. Eine Schaltung dieser Bauart kann leicht unter Verwendung von beispielsweise einem invertierenden Verstärker aufgebaut werden, der einen Operationsverstärker aufweist. Folglich wird diese Schaltung nachstehend nicht näher beschrieben.
Mit anderen Worten, wenn VDD = 5V ist, steigt der Spannungspegel des Steuersignals VC von 5V auf 6V auf 7V, wenn sich der Spannungspegel des analogen Eingangssignals Vin von 5V auf 4V auf 3V verringert.
Bei dem gemäß obiger Beschreibung aufgebauten A/D-Wandler 3 wird die Back-Gate-Spannung des bestimmten Transistors Tp, welcher die Verzögerungseinheit DU bildet, derart geändert, dass der Durchlasswiderstand des bestimmten Transistors Tp mit sich verringernder Ansteuerspannung zunimmt. Folglich kann die Spannungsauflösung der A/D-Umsetzungsdaten verglichen mit dem A/D-Wandler 1 der ersten Ausführungsform weiter verbessert und eine Messzeit verglichen mit dem A/D-Wandler 1 der ersten Ausführungsform weiter verkürzt werden.
(Dritte Ausführungsform)
Nachstehend wird eine dritte Ausführungsform beschrieben.
7 zeigt ein Blockdiagramm eines Gesamtaufbaus einer Zeitmessschaltung 5, auf welche die vorliegende Erfindung angewandt wird.
Die Zeitmessschaltung 5 weist, wie in 7 gezeigt, die Impulsverzögerungsschaltung 10, die Verriegelungs- und Codierschaltung 12 und eine Ansteuerspannungseinstellschaltung 20 auf. Die Impulsverzögerungsschaltung 10 und die Verriegelungs- und Codierschaltung 12 sind ähnlich der Impulsverzögerungsschaltung 10 und der Verriegelungs- und Codierschaltung 12 aufgebaut, welche den A/D-Wandler 1 der ersten Ausführungsform bilden. Die Ansteuerspannungseinstellschaltung 20 stellt die an den positiven Ansteueranschluss 103 der Impulsverzögerungsschaltung 10 gelegte Ansteuerspannung Vin ein.
Das von einer externen Quelle zugeführte Impulssignal PA wird an den Impulseingangsanschluss 101 der Impulsverzögerungsschaltung 10 gegeben. Der negative Ansteueranschluss 105 ist auf Masse gelegt. Die feste Spannung VDD (Vmax = VDD = 5V bei der dritten Ausführungsform), die derart eingestellt wird, dass sie die maximale Spannung Vmax der Ansteuerspannung Vin, die von der Ansteuerspannungseinstellschaltung 20 eingestellt wird, oder einen höheren Wert aufweist, wird als Steuersignal an den Steueranschluss 107 gelegt.
Bei der gemäß obiger Beschreibung aufgebauten Zeitmessschaltung 5 arbeitet die Impulsverzögerungsschaltung und überträgt die Impulsverzögerungsschaltung 10 das Impulssignal PA, während sie es der Reihe nach mit der Verzögerungszeit der Verzögerungseinheit DU verzögert, wenn das Impulssignal PA zum Starten über den Impulseingangsanschluss 101 in die Impulsverzögerungsschaltung 10 eingegeben wird.
Anschließend erfasst die Verriegelungs- und Codierschaltung 12 dann, wenn das Impulssignal PB zur Messung in die Verriegelungs- und Codierschaltung 12 eingegeben wird, die Position des Impulssignals innerhalb der Impulsverzögerungsschaltung 10. Die Verriegelungs- und Codierschaltung 12 gibt numerische Daten entsprechend der Anzahl von vom Impulssignal durchlaufenen Verzögerungseinheit-DU-Stufen als Zeitmessdaten DT entsprechend einem Zeitintervall zwischen einem Eingangszeitpunkt des Impulssignals PA und dem Eingangszeitpunkt des Impulssignals PB aus.
Anschließend wird die Zeitauflösung der Zeitmessdaten DT (entsprechend einer Verzögerungszeit Tdu von einer Verzögerungseinheit-DU-Stufe) in der Zeitmessschaltung 5 verringert, wenn die Ansteuerspannungseinstellschaltung 20 die Spannungseinstelldaten DV derart einstellt, dass eine Ansteuerspannung Vin mit einem niedrigen Spannungspegel angelegt wird, da die Verzögerungszeit jeder die Impulsverzögerungsschaltung bildenden Verzögerungseinheit DU zunimmt. Ein messbarer Zeitbereich TW (=Tdu x M) nimmt jedoch zu.
Wenn die Ansteuerspannungseinstellschaltung 20 die Spannungseinstelldaten DV demgegenüber derart einstellt, dass eine Ansteuerspannung Vin mit einem hohen Spannungspegel angelegt wird, verkürzt sich der messbare Zeitbereich, da die Verzögerungszeit jeder die Impulsverzögerungsschaltung bildenden Verzögerungseinheit DU kürzer wird. Die Zeitauflösung der Zeitmessdaten DT verbessert sich jedoch.
Wenn die Ansteuerspannung Vin, die von der Ansteuerspannungseinstellschaltung 20 eingestellt wird, in der Zeitmessschaltung 5 geändert wird, wird die Änderung des Durchlasswiderstandes des bestimmten Transistors Tp, wie vorstehend beschrieben, größer als die bei einer herkömmlichen Vorrichtung, bei welcher die Back-Gate-Spannung gleich der Source-Spannung ist. Folglich wird die Back-Gate-Spannung des bestimmten Transistors Tp derart gesteuert, dass die maximale Messzeit, die durch die Ansteuerspannung Vin steuerbar ist, lang ist.
Folglich kann der Zeitbereich der Messzeit, der gehandhabt werden kann, bei der Zeitmessschaltung 5 vergrößert bzw. ausgedehnt werden, ohne die Größe der Schaltung zu erhöhen.
Gemäß der dritten Ausführungsform wird die feste Spannung VDD als das Steuersignal an den Steueranschluss 107 gelegt.
(Vierte Ausführungsform)
Es kann jedoch, wo wie bei einer in der 8 gezeigten Zeitmessschaltung 7, in einer Weise ähnlich der bei der zweiten Ausführungsform, die Steuersignalerzeugungsschaltung 18 vorgesehen werden, welche das Steuersignal auf der Grundlage der Ansteuerspannung Vin erzeugt. Der Spannungspegel des Steuersignals kann auf der Grundlage der Ansteuerspannung Vin gesteuert werden, derart, dass die Änderung des Durchlasswiderstandes des bestimmten Transistors Tp (folglich die Änderung der Verzögerungszeit der Verzögerungseinheit DU) größer wird.
(Weitere Ausführungsformen)
Gemäß den vorstehend beschriebenen Ausführungsformen dient der PMOS-Transistor Tp zwischen den zwei MOS-Transistoren, welche die Inverterschaltung INV bilden, als der bestimmte Transistor. Der NMOS-Transistor Tn kann jedoch auch als der bestimmte Transistor dienen.
In diesem Fall sind die Source S und das Back-Gate B des PMOS-Transistors Tp, wie in 9 gezeigt, mit dem positiven Ansteueranschluss 103 verbunden, an welchen die Energieversorgungsspannung VDD gelegt wird. Die Source S des NMOS-Transistors Tn ist mit dem negativen Ansteueranschluss 105 verbunden, an welchen das analoge Eingangssignal Vin gelegt wird. Das Back-Gate B des NMOS-Transistors Tn ist mit dem Steueranschluss 107 verbunden, an welchen das Steuersignal gelegt wird. Der Spannungspegel des Steuersignals kann eine feste Spannung (wie beispielsweise 0V) sein, in einer Weise ähnlich der bei der vorstehend beschriebenen ersten und dritten Ausführungsform. Alternativ kann der Spannungspegel ein variabler Spannungspegel sein, der auf dem analogen Eingangssignal Vin basiert, das eine größere Änderung des Durchlasswiderstandes des bestimmten Transistors Tp ermöglicht, in einer Weise ähnlich der bei der vorstehend beschriebenen zweiten und vierten Ausführungsform.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Impulsverzögerungsschaltung 10 aus den in Reihe geschalteten Verzögerungseinheiten DU aufgebaut. Es kann jedoch ebenso eine ringartige Verzögerungsleitung verwendet werden (nachstehend als Ring-Impulsverzögerungsschaltung bezeichnet), bei welcher die Verzögerungseinheiten DU in Form einer Ringschaltung verbunden sind. In diesem Fall wird ein Umlaufzähler vorgesehen, welcher die Anzahl von Malen zählt, die ein Impulssignal die Ringverzögerungsleitung durchlaufen hat. Numerische Daten, in welchen der Ausgang der Verriegelungs- und Codierschaltung 12 die Bits niedriger Ordnung (lower bits) und der Ausgang des Umlaufzählers die Bits höherer Ordnung (upper bits) liefert, werden ausgegeben.
Gemäß den vorstehend beschriebenen Ausführungsformen ist die Verzögerungseinheit DU aus der Inverterschaltung INV aufgebaut, die durch den CMOS-Transistor gebildet wird. Solange die Schaltung eine Gate-Schaltung ist, die einen NMOS-Transistor oder einen PMOS-Transistor aufweist, die derart verbunden sind, dass ein Impulssignal an das Gate und ein Steuersignal an die Source gelegt wird, ist der Aufbau der Verzögerungseinheit DU weder auf den CMOS-Transistor noch auf die Inverterschaltung beschränkt. D.h., eine Gate-Schaltung, welche die Verzögerungseinheit DU bildet, kann unter Verwendung einer UND-Schaltung, einer NAND-Schaltung, einer ODER-Schaltung, einer NOR-Schaltung, einer XOR-Schaltung, einer XNOR-Schaltung und dergleichen aufgebaut werden. Die Schaltung kann ferner eine Inverterschaltung, eine Pufferschaltung und dergleichen sein, die einen einzigen MOS-Transistor aufweist.

Claims

Verfahren zur Ansteuerung einer Impulsverzögerungsschaltung (10), die eine Laufzeitverzögerung für ein durch die Impulsverzögerungsschaltung (10) zu übertragendes Impulssignal (PA) erzeugt, wobei das Verfahren die folgenden Schritte aufweist: - Vorbereiten mehrerer Verzögerungseinheiten (DU), die derart miteinander verbunden sind, dass sie als die Impulsverzögerungsschaltung (10) konfiguriert sind, um das Impulssignal (PA), das nacheinander von jeder der Verzögerungseinheiten (DU) verzögert wird, mit der Laufzeitverzögerung zu versehen, wobei jede Verzögerungseinheit (DU) mehrere Transistoren aufweist, die einen bestimmten Transistor (Tp, Tn) mit einem ersten und einem zweiten Anschluss (S, B) aufweisen; und - Ansteuern des ersten und des zweiten Anschlusses (S, B) des bestimmten Transistors (Tp, Tn) mit einem ersten bzw. einem zweiten Signal (Vin, VDD), um eine Verzögerungszeit jeder Verzögerungseinheit (DU) zu ändern, wobei die Spannungen des ersten und des zweiten Signals (Vin, VDD) separat gesteuert werden, um eine Änderung des Durchlasswiderstandes des bestimmten Transistors (Tp, Tn) zu erzeugen, die eine Änderung der Verzögerungszeit jeder Verzögerungseinheit (DU) hervorruft, derart, dass die Änderung des Durchlasswiderstandes des bestimmten Transistors (Tp, Tn) größer ist als die in einem Fall, in welchem der erste und der zweite Anschluss (S, B) des bestimmten Transistors (Tp, Tn) elektrisch zusammengelegt sind.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der bestimmte Transistor (Tp, Tn) ein Metall-Oxid-Halbleiter-Transistor ist, in welchem die Source des Transistors dem ersten Anschluss (S) und das Back-Gate des Transistors dem zweiten Anschluss (B) entspricht.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungseinheit (DU) derart aufgebaut ist, dass sie wenigstens eine Gate-Schaltung mit den mehreren Transistoren aufweist.
Impulsverzögerungsschaltung (10), die aus Verzögerungseinheiten (DU) aufgebaut ist, die aufeinanderfolgend in mehreren Stufen oder in Form einer Ringschaltung verbunden sind, wobei eine Verzögerungseinheit (DU) ein Impulssignal (PA) mit einer Verzögerungszeit verzögert, die auf einem Spannungspegel eines Ansteuersignals (Vin) basiert, und das Impulssignal (PA) überträgt, während sie das Impulssignal (PA) der Reihe nach mit der Verzögerungszeit der Verzögerungseinheit (DU) verzögert, wobei die Impulsverzögerungsschaltung (10) aufweist: - eine Gate-Schaltung, die wenigstens eine Gate-Schaltung aufweist, die in der Verzögerungseinheit (DU) angeordnet ist, wobei die Gate-Schaltungen in mehreren Stufen aufeinanderfolgend verbunden sind und die Gate-Schaltung wenigstens einen bestimmten Transistor (Tp, Tn) aufweist, der aus einem Metall-Oxid-Halbleiter aufgebaut ist und dessen Gate (G) mit dem Impulssignal (PA) und dessen Source (S) mit dem Ansteuersignal (Vin) angesteuert wird; und - einen Steueranschluss (107) zum Anlegen eines Steuersignals (VDD) an ein Back-Gate (B) des bestimmten Transistors (Tp, Tn), wobei der Steueranschluss (107) in der Impulsverzögerungsschaltung (10) angeordnet ist und das Steuersignal (VDD) dazu verwendet wird, eine Back-Gate-Spannung zu steuern, um eine Änderung des Durchlasswiderstandes des bestimmten Transistors (Tp, Tn) im Verhältnis zu einem Spannungspegel des Ansteuersignals (Vin) zu erzeugen, die größer ist als die in einem Fall, in welchem die Back-Gate-Spannung und eine Source-Spannung des bestimmten Transistors (Tp, Tn) elektrisch zusammengelegt sind.
Impulsverzögerungsschaltung (10) nach Anspruch 4, dadurch gekennzeichnet, dass - die Gate-Schaltung unter Verwendung eines komplementären Metall-Oxid-Halbleiter-Transistors aufgebaut ist; und - der bestimmte Transistor (Tp, Tn) ein p-leitender Metall-Oxid-Halbleiter-Transistor (Tp) oder ein n-leitender Metall-Oxid-Halbleiter-Transistor (Tn) ist, welcher den komplementären Metall-Oxid-Halbleiter-Transistor bildet.
Impulsverzögerungsschaltung (10) nach Anspruch 4, dadurch gekennzeichnet, dass die Gate-Schaltung eine Inverterschaltung (INV) ist.
Impulsverzögerungsschaltung (10) nach Anspruch 5, dadurch gekennzeichnet, dass die Gate-Schaltung eine Inverterschaltung (INV) ist.
Impulsverzögerungsschaltung (10) nach Anspruch 4, dadurch gekennzeichnet, dass sie ferner eine Steuersignalerzeugungsschaltung (18) aufweist, welche das Steuersignal (VDD) erzeugt und dieses an den Steueranschluss (107) gibt.
Impulsverzögerungsschaltung (10) nach Anspruch 5, dadurch gekennzeichnet, dass sie ferner eine Steuersignalerzeugungsschaltung (18) aufweist, welche das Steuersignal (VDD) erzeugt und dieses an den Steueranschluss (107) gibt.
Impulsverzögerungsschaltung (10) nach Anspruch 6, dadurch gekennzeichnet, dass sie ferner eine Steuersignalerzeugungsschaltung (18) aufweist, welche das Steuersignal (VDD) erzeugt und dieses an den Steueranschluss (107) gibt.
Analog-Digital-Umsetzungsschaltung mit: - einer Impulsverzögerungsschaltung (10) nach Anspruch 4; und - einer Codierschaltung (12), die numerische Daten entsprechend der Anzahl von Verzögerungseinheitsstufen erzeugt, welche das Impulssignal (PA) während einer im Voraus festgelegten Messzeit innerhalb der Impulsverzögerungsschaltung (10) durchläuft, wobei - ein analog/digital zu wandelndes analoges Eingangssignal als das Ansteuersignal (Vin) an die Impulsverzögerungsschaltung (10) gegeben wird und die von der Codierschaltung (12) erzeugten numerischen Daten als Analog-zu-Digital-Umsetzungsdaten (DT) ausgegeben werden, die einen Spannungspegel des analogen Eingangssignals anzeigen.
Zeitmessschaltung (5) mit: - einer Impulsverzögerungsschaltung (10) nach Anspruch 4; - einer Codierschaltung (12), die numerische Daten entsprechend der Anzahl von Verzögerungseinheitsstufen erzeugt, welche das Impulssignal (PA) während einer bestimmten Messzeit innerhalb der Impulsverzögerungsschaltung (10) durchläuft; und einer Spannungseinstellschaltung (20), die eine Ansteuerspannung der Impulsverzögerungsschaltung (10) variabel einstellt, wobei - die Impulsverzögerungsschaltung (10) dann, wenn ein Impulssignal (PA) zum Starten der Impulsverzögerungsschaltung (10) von einer externen Quelle eingegeben wird, mit einer Übertragung des Impulssignals (PA) beginnt, und die Codierschaltung (12) dann, wenn ein Impulssignal (PB) zur Messung von einer externen Quelle eingegeben wird, die numerischen Daten erzeugt, von denen die Messzeit von der Eingabe des Impulssignals (PA) zum Starten bis zur Eingabe des Impulssignals (PB) zur Messung genommen wird, und die numerischen Daten als Zeitmessdaten ausgibt, die ein Zeitintervall von einem Eingabezeitpunkt des Impulssignals (PA) zum Starten bis zu einem Eingabezeitpunkt des Impulssignals (PB) zur Messung anzeigen.