DE3618572C2 - - Google Patents

Description

Die Erfindung betrifft ein Halbleiterspeicherelement nach dem Oberbegriff des Patentanspruches 1.

In der US-PS 42 55 785 ist ein derartiges Speicherelement als bekannt vorausgesetzt. Bei dem bekannten Speicherelement ist an die Gate-Elektrode des MOS-Transistors ein Signal zum Setzen oder Rücksetzen des Speicherzustandes des Logikschaltkreises anlegbar. Das Setz- oder Rücksetzsignal wird über eine eigene Signalleitung dem MOS-Transistor zugeführt. Dafür ist eine zusätzliche Verdrahtung notwendig, dies steht der Verwirklichung einer größeren Integrationsstufe entgegen.

Aus der US-PS 43 80 055 ist ein Halbleiterspeicherelement mit einer Dateneingabeklemme, einem Logikschaltkreis und einem MOS- Transistor bekannt. Die Dateneingangsklemme dient auch als Datenausgangsklemme. Eine Leiterelektrode des MOS-Transistors ist mit dem gegebenen Punkt verbunden. Die andere Leiterelektrode ist mit der Dateneingangsklemme verbunden. Die Gate-Elektrode des MOS-Transistors wird durch eine Schreib­ leitung gesteuert. Diese Schreibleitung bedarf einer eigenen Verdrahtung. Das steht der Verwirklichung einer größeren Integrationsstufe entgegen.

Aus der EP 00 80 394 B1 ist es bekannt, eine Flip-Flop- Steuerung über die Betriebsspannung vorzunehmen.

Fig. 1 ist ein schematisches Schaltbild eines Beispiels eines herkömmlichen Halbleiterspeicherelementes der eingangs beschriebenen Art mit einer Setzfunk­ tion. Ein Speicherschaltkreis 1 weist einen sogenannten Ver­ hältnisspeicher (ratio latch) 4 auf, der aus zwei Invertern 2 und 3, einem setzenden MOS-Transistor 5 zum erzwungenen Setzen des Verhältnisspeichers 4, eine Dateneingabeklemme 6, eine Setzsignaleingangsklemme 7 und eine Datenausgabeklemme 8 auf. Die Dateneingabeklemme 6 wird über einen Treiber 9 und einen Gate-MOS-Transistor 10 mit Eingangsdaten versorgt. Der leitende oder nicht-leitende Zustand des Gate-MOS-Transistors 10 wird durch einen Taktpuls CLK gesteuert. Demgemäß werden die Daten synchron mit dem Taktpuls CLK eingegeben. Mit den eingegebenen Daten wird über eine Dateneingabeleitung 6 a der Verhältnisspeicher 4 beaufschlagt. Andererseits wird mit dem Setzsignal die Setzsignaleingabeklemme 7 extern über eine Setzsignaleingabeleitung 7 a beaufschlagt. Mit dem eingegebe­ nen Setzsignal wird ein Gate des setzenden MOS-Transistors 5 beaufschlagt. Der setzende MOS-Transistor 5 ist zwischen die Dateneingabeleitung 6 a und Masse geschaltet. Der Verhältnis­ speicher 4 ist zusammengesetzt aus Invertern 2 und 3; der erstere empfängt die von der Dateneingabeleitung 6 a eingege­ benen Daten an seinem Eingang, der letztere invertiert die Ausgabe des Inverters 2 und liefert sie zurück an den Eingang des Inverters 2. Mit der Ausgabe des Inverters 2 wird die Datenausgabeklemme 8 beaufschlagt. Die Ausgabedaten des Spei­ cherschaltkreises 1 werden von der Datenausgabeklemme 8 abge­ zogen.

Nun wird der Betrieb des in Fig. 1 gezeigten Schaltkreises beschrieben. Der Verhältnisspeicher 4 speichert die logische "1" oder "0" entsprechend den synchron mit dem Taktimpuls CLK eingegebenen Daten. Wenn der Verhältnisspeicher 4 die logische "1" speichert, so liefert er Ausgangsdaten mit "H"- Pegel; wenn er die logische "0" speichert, so liefert er Aus­ gangsdaten mit "L"-Pegel. Wenn in diesem Fall extern ein Setzsignal eingegeben wird, so wird der setzende MOS-Transi­ stor 5 leitend. Demgemäß wird das Potential der Dateneingabe­ leitung 6 a auf Massepotential gezogen, und daher wird der Verhältnisspeicher 4 zum Gesetztsein in den Zustand des Speicherns der logischen "1" gezwungen. Danach wird der ge­ setzte Zustand aufrechterhalten, sogar dann, wenn Daten aus der Dateneingabeklemme 6 eingegeben werden, da das Potential der Eingangsklemme des Inverters 2 auf Massepotential gelegt ist.

Fig. 2 ist ein schematisches Schaltbild eines Beispiels eines herkömmlichen Halbleiterspeicherelementes mit einer Rücksetz­ funktion. In der Figur weist der Speicherschaltkreis 1′ an­ stelle des setzenden MOS-Transistors 5 die Setzsignalein­ gangsklemme 7 und die Setzsignaleingangsleitung 7 a auf, die in dem Speicherschaltkreis 1 der Fig. 1 enthalten sind; er weist einen rücksetzenden MOS-Transistor 11, eine Rücksetz­ signaleingabeklemme 13 und eine Rücksetzsignaleingabeleitung 13 a auf. Der rücksetzende MOS-Transistor 11 ist zwischen die Daten-Eingabeleitung 6 a und eine Stromquelle 12 geschaltet. Mit einem Rücksetzsignal wird die Gate-Elektrode des rück­ setzenden MOS-Transistors 11 über eine Rücksetzsignaleingabe­ klemme 13 extern beaufschlagt.

In dem in Fig. 2 gezeigten Schaltkreis mit der oben beschrie­ benen Struktur wird der rücksetzende MOS-Transistor 11 lei­ tend, wenn das Rücksetzsignal eingegeben wird, und das Poten­ tial der Dateneingabeleitung 6 a wird auf Quellenpotential hochgezogen. Daher wird der Verhältnisspeicher 4 zum Rückge­ setztsein in einen die logische "0" speichernden Zustand ge­ zwungen. Danach erhält der Verhältnisspeicher 4 den Rücksetz­ zustand aufrecht, sogar dann, wenn Eingangsdaten von der Dateneingabeklemme 6 eingegeben werden.

In einem Speicherschaltkreis mit Setz- oder Rücksetzfunktion, der aufgebaut ist wie oben beschrieben, ist eine Klemme 7 oder 13, die nur zur Eingabe eines Setz- oder Rücksetzsigna­ les gebraucht wird, erforderlich, und zusätzlich ist die Verdrahtung einer Setz- oder Rücksetzsignaleingabeleitung 7 a oder 13 a zur Eingabe eines Setzsignales oder eines Rücksetz­ signales von außen an den integrierten Schaltkreis notwendig. Dies sind Ursachen, die der Verwirklichung einer größeren Integrationsstufe entgegenstehen.

Obwohl in den Fig. 1 und 2 die Beschreibung gegeben wurde mit Blick auf den Fall, daß ein Verhältnisspeicher als Spei­ cherschaltkreis benutzt wird, um den Speicherbetrieb auszu­ führen, so entsteht dasselbe Problem auch in dem Fall, wenn ein Flip-Flop oder ähnliches verwendet wird.

Aufgabe der Erfindung ist es daher, ein Halbleiterspeicher­ element zu schaffen, bei dem weder eine Signalleitung noch eine Klemme für die ausschließliche Benutzung des Setzens oder Rücksetzens erforderlich ist.

Diese Aufgabe wird gelöst durch ein Halbleiterspeicherelement der oben beschriebenen Art mit den Merkmalen des Kennzeichens des Anspruches 1.

Da die Schwellenspannung des MOS-Transistors höher gewählt wird als die Ausgangsspannung der Antriebs­ stromquelle im Normalbetrieb des Logikschaltkreises, ist der MOS-Transistor nicht-leitend im Normalzustand und hat daher keinen Einfluß auf den Logikschaltkreis. Wenn die Span­ nung der Antriebsstromquelle höher wird als die Spannung im Normalzustand, so wird der MOS-Transistor wieder leitend, um das Potential an dem gegebenen Punkt des Logikschaltkreises hoch- oder herunterzuziehen, wodurch der Speicherzustand des Logikschaltkreises erzwungenermaßen gesetzt oder rückgesetzt wird.

Daher kann ein Halbleiterspeicherelement gesetzt oder zurückgesetzt werden, ohne daß es notwendig ist, Signalleitungen oder Klemmen für den ausschließlichen Zweck des Beaufschlagens mit Setz- oder Rücksetzsignalen vorzu­ sehen.

Folglich kann die Ursache beseitigt werden, die der Verwirklichung einer größeren Integrationsstufe entgegenste­ hen, und die in einem herkömmlichen Halbleiterspeicherelement entstanden sind.

Im weiteren folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein schematisches Schaltbild eines Beispiels eines herkömmlichen Halbleiterspeicherelementes mit Setzfunktion;

Fig. 2 ein schematisches Schaltbild eines Beispiels eines herkömmlichen Halbleiterspeicherelementes mit Rücksetzfunktion;

Fig. 3 ein schematisches Schaltbild eines Halbleiter­ speicherelementes gemäß einer Ausführungsform der Erfindung; und

Fig. 4-7 schematische Schaltbilder von Halbleiterspeicher­ elementen gemäß weiteren Ausführungsformen der Erfindung.

Fig. 3 ist ein schematisches Schaltbild, welches ein Halblei­ terspeicherelement mit einer Einstellfunktion gemäß einer ersten Ausführungsform zeigt. Diese Ausführungsform hat in der Figur die gleiche Struktur wie der herkömmliche, in Fig. 1 gezeigte Schaltkreis, mit Ausnahme der folgenden Punkte, wobei die entsprechenden Teile mit den gleichen Bezugs­ ziffern bezeichnet sind, und die Beschreibung davon weggelas­ sen wird. In dieser Ausführungsform ist weder eine Setzsignalein­ gabeklemme 7 noch eine Setzsignaleingabeleitung 7 a vorgese­ hen, welche in dem Schaltkreis der Fig. 1 vorgesehen sind. Ein n-Kanal-MOS-Transistor ist zwischen die Dateneingabelei­ tung 6 a und Masse geschaltet, die Gate-Elektrode dieses MOS- Transistors ist mit einer Stromquelle 12 verbunden. Das Sub­ strat des MOS-Transistors 15 ist mit Masse verbunden. Inzwi­ schen ist die Stromquelle 12 eine Stromquelle zum Betreiben des gesamten Speicherschaltkreises 14, und der Hauptteil des Stromversorgungsschaltkreises ist außerhalb des Speicherele­ mentes 14 vorgesehen. Wichtig ist, daß die Schwellenspannung des MOS-Transistors 15 höher gewählt wird als die Ausgangs­ spannung der Stromquelle 12 in dem Fall, wenn der Speicher­ schaltkreis 14 normal betrieben wird.

Nun wird der Betrieb der in Fig. 3 gezeigten Ausführungsform beschrieben. In dem Fall, daß der Speicherschaltkreis 14 nor­ mal betrieben wird, ist der MOS-Transistor 15 in einem nicht- leitenden Zustand, da die Schwellenspannung des MOS-Transi­ stors 15 höher ist als die Ausgangsspannung der Stromquelle 12. Folglich speichert der Verhältnisspeicher 4 "0" oder "1" entsprechend den synchron mit dem Taktpuls CLK eingegebenen Eingabedaten. Wenn in diesem Fall die Ausgangsspannung der Stromquelle höher als gewöhnlich gemacht wird, so wird der MOS-Transistor 15 leitend, um die Dateneingabeleitung 6 a des Verhältnisspeichers 4 auf Masse herunterzuziehen. Daher wird der Verhältnisspeicher 4 zum Gesetztsein gezwungen.

Wie oben beschrieben, kann in der Ausführungsform der Fig. 3 der Verhältnisspeicher 4 allein durch Erhöhen der Ausgangs­ spannung der den Speicherschaltkreis 14 antreibenden Strom­ quelle 12 auf einen Wert höher als die Ausgangsspannung im Normalbetrieb gesetzt werden. Demgemäß ist es weder notwen­ dig, die Setzsignaleingabeleitung zum Übertragen eines Setz­ signals zu verdrahten, noch ist eine Setzsignaleingabeklemme notwendig, wodurch die Verwirklichung einer größeren Integra­ tionsstufe ermöglicht wird.

Inzwischen wird das Schalten der Ausgangsspannung der Strom­ quelle 12 gleich beim Bilden des (nicht gezeigten) Stromver­ sorgungsschaltkreises, der außerhalb des Speicherschaltkrei­ ses vorgesehen ist, auf solche Weise ausgeführt, daß sie zwei verschiedene Spannungen ausgeben kann.

Als MOS-Transistor 15 soll ein solches Element benutzt wer­ den, das eine hinreichende Treiberkapazität hat, um den Pegel der Eingangsdatenleitung auf "0" herunterzuziehen, sogar dann, wenn die Eingangsdaten "1" sind.

Fig. 4 ist ein schematisches Schaltbild eines Halbleiterspei­ cherelementes gemäß einer weiteren Ausführungsform der Erfin­ dung und insbesondere zeigt es eines mit einer Rücksetzfunk­ tion. Diese Ausführungsform ist dadurch gekennzeichnet, daß ein n-Kanal-MOS-Transistor 16 zwischen die Stromquelle 12 und die Dateneingabeleitung des Verhältnisspeichers 4 geschaltet ist, und daß die Stromquelle 12 mit dessen Gate-Elektrode verbunden ist. Im übrigen ist die Struktur dieselbe wie die der in Fig. 3 gezeigten Ausführungsform, die entsprechenden Teile sind mit den gleichen Bezugsziffern bezeichnet. Das Substrat des MOS-Transistors 16 ist mit Masse ver­ bunden, und dessen Schwellenspannung wird höher gewählt als die Ausgangsspannung der Stromquelle 12 in dem Fall des Nor­ malbetriebs des Speicherschaltkreises 14′.

Als nächstes wird der Betrieb der Ausführungsform der Fig. 4 beschrieben. In dem Fall des Normalbetriebs des Speicher­ schaltkreises 14′ ist der MOS-Transistor 16 in nicht-leiten­ dem Zustand, da die Schwellenspannung des MOS-Transistors 16 höher ist als die Ausgangsspannung der Stromquelle 12. Daher speichert der Verhältnisspeicher 4 "0" oder "1" gemäß den Eingangsdaten. Wenn in diesem Fall die Ausgangsspannung der Stromquelle 12 erhöht wird, so wird der MOS-Transistor 16 leitend, um das Potential der Dateneingabeleitung 6 a hochzu­ ziehen. Folglich wird der Verhältnisspeicher 4 dazu gezwun­ gen, rückgesetzt zu werden. Daher erfordert diese Ausfüh­ rungsform weder eine Rücksetzsignaleingabeleitung 13 a noch eine Rücksetzsignaleingabeklemme 13, und derselbe Effekt wie in der Ausführungsform der Fig. 3 kann erhalten werden.

Als MOS-Transistor 16 soll ein Element benutzt werden, das eine hinreichende Treiberkapazität hat, um das Potential der Dateneingangsleitung 6 a auf "1" hochzuziehen, sogar dann, wenn die Eingangsdaten "0" sind.

Es versteht sich von selbst, daß, obwohl zum Setzen und Rück­ setzen in den Ausführungen der Fig. 3 und 4 als MOS-Tran­ sistor ein n-Kanal-Transistor verwendet wurde, ein p-Kanal- MOS-Transistor benutzt werden kann. Fig. 5 zeigt eine Ausfüh­ rungsform, die als rücksetzenden MOS-Transistor einen p- Kanal-Transistor verwendet. Wie in der Figur gezeigt, ist diese Ausführungsform dadurch gekennzeichnet, daß ein p- Kanal-MOS-Transistor 17 zwischen die Dateneingabeleitung 6 a und die Stromquelle 12 geschaltet ist, und daß dessen Gate- Elektrode mit Masse verbunden ist. Das Substrat des MOS- Transistors 17 ist mit der Stromquelle 12 verbunden, seine Schwellenspannung ist höher gewählt als die Ausgangsspannung der Stromquelle 12 in dem Fall, daß der Speicherschaltkreis 14′′ im Normalbetrieb ist.

Nun wird der Betrieb der in Fig. 5 gezeigten Ausführungsform beschrieben. Wenn der Speicherschaltkreis 14′′ im Normalbe­ trieb ist, so ist der MOS-Transistor 17 in nicht-leitendem Zustand, und der Verhältnisspeicher 4 führt die Speicherope­ ration gemäß der Eingangsdaten aus. Wenn die Ausgangsspan­ nung der Stromquelle 12 erhöht wird, so wird das Potential der Dateneingabeleitung 6 a hochgezogen, und der Verhältnis­ speicher 4 wird zum Rücksetzen gezwungen.

Obwohl als Logikschaltkreis zur Ausführung des Speicherbe­ triebes in den in den Fig. 3-5 gezeigten Ausführungen wie oben beschrieben ein Verhältnisspeicher 4 benutzt wurde, versteht es sich von selbst, daß alternativ dazu ein Flip- Flop benutzt werden kann.

Fig. 6 ist ein schematisches Schaltbild einer Ausführungs­ form, welche ein D-Typ-Flip-Flop als Logikschaltkreis ver­ wendet. Unter Bezugnahme auf die Figur wird die Dateneingabe­ klemme 6 des Speicherschaltkreises 17 über einen Treiber 9 mit den Eingangsdaten beaufschlagt. Mit den Eingangsdaten der Dateneingabeklemme 6 wird über die Dateneingabeleitung 6 a das D-Typ-Flip-Flop 18 beaufschlagt. Das D-Typ-Flip-Flop 18 ist aufgebaut aus einem Inverter 18 a, zwei ODER-Gattern 18 b und 18 c und zwei NAND-Gattern 18 d und 18 e. Das heißt, mit den Eingangsdaten der Dateneingabeleitung 6 a wird sowohl über den Inverter 18 a ein Eingang des ODER-Gatters 18 b als auch direkt ein Eingang des ODER-Gatters 18 c beaufschlagt. Über einen Inverter 20 werden die anderen Eingänge dieser ODER- Gatter 18 b und 18 c mit einem über eine Taktpulseingabeklemme 19 eingegebenen Taktpuls CLK beaufschlagt. Mit der Ausgabe des ODER-Gatters 18 b wird ein Eingang des NAND-Gatters 18 d beaufschlagt. Mit der Ausgabe des NAND-Gatters 18 d wird der erste Eingang des drei Eingänge aufweisenden NAND-Gatters 18 e beaufschlagt. Mit der Ausgabe des ODER-Gatters 18 c wird der zweite Eingang des NAND-Gatters 18 e beaufschlagt. Mit der Ausgabe des NAND-Gatters 18 e wird sowohl der andere Eingang des NAND-Gatters 18 d als auch eine Datenausgabeklemme 8 be­ aufschlagt. Der dritte Eingang des NAND-Gatters 18 e ist so­ wohl über einen Widerstand 21 mit der Stromquelle 12 als auch über einen n-Kanal-MOS-Transistor 22 mit Masse verbunden. Die Gate-Elektrode des MOS-Transistors 22 ist mit der Strom­ quelle 12 verbunden. Das Substrat des MOS-Transistors 22 ist mit Masse verbunden; dessen Schwellenspannung wird höher ge­ wählt als die Ausgangsspannung der Stromquelle 12 im Fall des Normalbetriebs des Speicherschaltkreises 17.

Nun wird der Betrieb der Ausführungsform der Fig. 6 beschrie­ ben. Im Fall des Normalbetriebs ist der MOS-Transistor 22 nicht-leitend, und folglich wird der dritte Eingang des NAND- Gatters 18 e über den Widerstand 21 mit der Ausgangsspannung der Stromquelle 12 beaufschlagt. In diesem Zustand lädt das D-Typ-Flip-Flop 18 die von der Dateneingabeklemme 6 eingege­ benen Daten, um synchron "0" oder "1" zu speichern. Dann gibt es den gespeicherten Inhalt an die Datenausgabeklemme 8. Wenn in diesem Fall die Ausgangsspannung der Stromquelle 12 erhöht wird, höher als die Spannung im Normalbetrieb, so wird der MOS-Transistor 22 leitend und der dritte Eingang des NAND- Gatters 18 e wird auf Massepotential heruntergezogen. Folglich wird das D-Typ-Flip-Flop zum Gesetztwerden gezwungen.

Fig. 7 ist ein schematisches Schaltbild einer Ausführungsform eines Speicherschaltkreises, der aus einem D-Typ-Flip-Flop, welches eine Rücksetzfunktion hat, aufgebaut ist. Unter Be­ zugnahme auf die Figur wird die Dateneingabeklemme 6 des Speicherschaltkreises 17′ über einen Treiber 9 mit den Ein­ gangsdaten beaufschlagt. Mit den Eingangsdaten von der Daten­ eingabeklemme 6 wird über die Dateneingabeleitung 6 a das D- Typ-Flip-Flop 24 beaufschlagt. Das D-Typ-Flip-Flop 24 ist aus einem Inverter 24 a, zwei UND-Gattern 24 b und 24 c und aus zwei NOR-Gattern 24 d und 24 e aufgebaut. Das heißt, mit den Eingangsdaten von der Dateneingabeleitung 6 a wird sowohl über den Inverter 24 a ein Eingang des UND-Gatters 24 b als auch direkt ein Eingang des UND-Gatters 24 c beaufschlagt. Die anderen Eingänge dieser UND-Gatter 24 b und 24 c werden mit einem von einer Taktpulseingangsklemme 19 eingegebenen Taktpuls CLK beaufschlagt. Mit der Ausgabe des UND-Gatters 24 b wird ein Eingang des NOR-Gatters 24 d beaufschlagt. Mit der Ausgabe des NOR-Gatters 24 d wird der erste Eingang des drei Eingänge aufweisenden NOR-Gatters 24 e beaufschlagt. Mit der Ausgabe des UND-Gatters 24 c wird der zweite Eingang des NOR-Gatters 24 e beaufschlagt. Mit der Ausgabe des NOR-Gatters 24 e wird sowohl der andere Eingang des NOR-Gatters 24 d als auch die Datenausgabeklemme 8 beaufschlagt. Der dritte Ein­ gang des NOR-Gatters 24 e ist mit dem Ausgang des Inverters 23 verbunden. Der Eingang des Inverters 23 ist sowohl über einen Widerstand 21 mit der Stromquelle 12 als auch über einen n-Kanal-MOS-Transistor 22 mit Masse verbunden. Die Gate-Elektrode des MOS-Transistors 22 ist mit der Stromquelle 12 verbunden. Das Substrat des MOS-Transistors 22 ist mit Masse verbunden; dessen Schwellenspannung wird höher gewählt als die Ausgangsspannung der Stromquelle 12 in dem Fall des Normalbetriebs des Speicherschaltkreises 17′.

Nun wird der Betrieb der in Fig. 7 gezeigten Ausführungsform beschrieben. Im Falle des Normalbetriebs ist der MOS-Transi­ stor 22 in nicht-leitendem Zustand, und die Ausgangsspannung der Stromquelle 12 wird durch den Inverter 23 invertiert, um damit den dritten Eingang des NOR-Gatters 24 e zu beaufschla­ gen. Andererseits werden mit den Taktpulsen CLK die anderen Eingänge der UND-Gatter 24 b und 24 c ohne Umkehrung beauf­ schlagt, so daß in diesem Fall das D-Typ-Flip-Flop 24 das Laden und Speichern der Eingangsdaten synchron mit dem Takt­ puls CLK ausführt. Wenn die Ausgangsspannung der Stromquelle 12 erhöht wird, höher als die Ausgangsspannung im Normalbe­ trieb, so wird der MOS-Transistor 22 leitend, und das Poten­ tial des dritten Eingangs des NOR-Gatters 24 e wird durch die Funktion des Inverters 23, der das Massepotential invertiert, hochgezogen. Demgemäß wird das D-Typ-Flip-Flop 24 zum Rück­ setzen gezwungen.

Wie oben beschrieben, kann in den in den Fig. 6 und 7 ge­ zeigten Ausführungsformen das Setzen und Rücksetzen ausge­ führt werden allein durch Erhöhen der Ausgangsspannung der Stromquelle 12, ohne Signalleitungen oder Eingangsklemmen zur Eingabe der Setz- oder Rücksetzsignale vorzusehen.

Es kann anstatt des D-Typ-Flip-Flops ein RS- Flip-Flop oder ein T-Typ-Flip-Flop als Logikschaltkreis be­ nutzt werden.

Claims (9)

1. Halbleiterspeicherelement zum Speichern einer logischen "1" oder "0" gemäß Eingabedaten mit

• - einem bistabilen Logikschaltkreis (4, 18, 24),
• - einer Dateneingabeklemme (6) zum Eingeben von Daten in den Logikschaltkreis,
• - einer Datenausgabeklemme (8) zum Ausgeben von Daten von dem Logikschaltkreis (4, 18, 24),
• - wobei der Logikschaltkreis (4, 18, 24) durch ein an einen gegebenen Punkt angelegtes Potential gesetzt oder rückgesetzt werden kann, und
• - einem MOS-Transistor (15, 16, 17, 22), dessen eine Leiter­ elektrode mit dem gegebenen Punkt verbunden ist und dessen andere Leiterelektrode mit einem Massepotential oder einer Betriebsspannungsquelle (12) des Logikschaltkreises (4, 18, 24) verbunden ist,

dadurch gekennzeichnet, daß

• - die Gate-Elektrode des MOS-Transistors (15, 16, 17, 22) mit der Betriebsspannungsquelle (12) oder dem Massepotential verbunden ist und
• - der MOS-Transistor (15, 16, 17, 22) eine Schwellenspannung hat, die höher ist als die Ausgangsspannung der Betriebs­ spannungsquelle (12) im Normalbetrieb.

2. Halbleiterspeicherelement nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Logikschaltkreis (4, 18, 24) einen Speicherschalt­ kreis (4) aufweist.

3. Halbleiterspeicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der MOS-Transistor ein n-Kanal-MOS-Tran­ sistor (15) ist, dessen eine Leiterelektrode mit dem gegebe­ nen Punkt verbunden ist, dessen andere Leiterelektrode mit dem Massepotential und dessen Gate-Elektrode mit der Betriebsspannungsquelle (12) verbunden ist.

4. Halbleiterspeicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der MOS-Transistor ein n-Kanal-MOS-Tran­ sistor (16) ist, dessen eine Leiterelektrode mit dem gegebe­ nen Punkt verbunden ist, dessen andere Leiterelektrode und dessen Gate-Elektrode mit der Betriebsspannungsquelle (12) verbunden ist.

5. Halbleiterspeicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der MOS-Transistor ein p-Kanal-MOS-Tran­ sistor (17) ist, dessen eine Leiterelektrode mit dem gegebe­ nen Punkt verbunden ist, dessen andere Leiterelektrode mit der Betriebsspannungsquelle (12) verbunden ist, und dessen Gate-Elektrode mit dem Massepotential verbun­ den ist.

6. Halbleiterspeicherelement nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Logikschaltkreis ein Flip-Flop (18, 24) aufweist.

7. Halbleiterspeicherelement nach Anspruch 6, dadurch gekenn­ zeichnet, daß der MOS-Transistor ein n-Kanal-MOS-Transistor (22) ist, dessen eine Leiterelektrode mit dem gegebenen Punkt und über einen Widerstand (21) mit der Betriebsspannungsquelle (12) verbunden ist, dessen andere Leiterelektrode mit dem Massepotential verbunden ist, und dessen Gate-Elektrode mit der Betriebsspannungsquelle (12) verbun­ den ist.

8. Halbleiterspeicherelement nach Anspruch 6, dadurch gekenn­ zeichnet, daß der MOS-Transistor ein n-Kanal-MOS-Transistor (22) ist, dessen eine Leiterelektrode über einen Inverter (23) mit dem gegebenen Punkt und über einen Widerstand (21) mit der Betriebsspannungsquelle verbunden ist, dessen andere Leiterelektrode mit dem Massepotential verbunden ist, und dessen Gate-Elektrode mit der Betriebsspannungsquelle (12) verbunden ist.