-
HINTERGRUND DER ERFINDUNG
-
1. Bereich der Erfindung
-
Die
vorliegende Erfindung betrifft eine Schaltungsanordnung zum Verringern
von Störungen (Überschwingen
und Unterschwingen), die mit dem Schalten von elektrischen Signalen,
die von einer Stelle zu einer anderen übertragen werden, zusammenhängen. Die
vorliegende Erfindung betrifft insbesondere einen Ausgangspuffer
mit Steuerschaltung, die zum Regeln des Potentials an den Steuerknoten der
Ausgangstransistoren des Puffers bestimmt ist.
-
Ausgangspuffer
werden zum Übertragen
von elektrischen Signalen gewünschter
Amplitude und Stärke
verwendet. Signalübertragungen
finden über Busse
statt – Schnittstellen,
die aktive Vorrichtungen koppeln, die sich entweder auf demselben
Halbleiterchip oder auf unterschiedlichen Chips befinden. Die Vorrichtungen
können
nahe beieinander angeordnet sein oder sie können in einer gewissen Entfernung voneinander
angeordnet sein. Ein Beispiel für
eine Schnittstelle nahe beieinander angeordneter Vorrichtungen,
die eine oder mehrere Busverbindungen erfordert, ist das Koppeln
einer Leiterplatte an eine andere innerhalb eines Rechnersystems,
wie beispielsweise über
einen Rückwandplatinenbus.
Ein Beispiel für
eine Schnittstelle entfernt voneinander angeordneter Vorrichtungen,
die eine oder mehrere Busverbindungen erfordert, ist das Koppeln
eines Rechnersystems an ein anderes, wie beispielsweise über eine
Telefonübertragungsleitung,
die tatsächlich
ein Sprach/Datenbus ist.
-
Ausgangspuffer
werden verwendet, um sicherzustellen, daß elektrische Signale so genau
und so schnell wie möglich übertragen
werden. Es tritt jedoch häufig
der Fall ein, daß die
Signalgenauigkeit leidet, wenn die Übertragungsraten zunehmen.
Insbesondere ist wohlbekannt, daß rasche Signal übertragung
von Signalprellen begleitet sein kann. Dabei handelt es sich um
das mit dem Unterschwingen und Überschwingen
eines Signals mit dem endgültigen stabilen
Zustand logisch low bzw. "L" oder logisch high
bzw. "H" zusammenhängende Rauschen
oder Klingeln, das beim Übergang
zwischen high und low auftritt. Der Unterschied der mit einem High-Signal und einem
Low-Signal assoziierten Potentiale kann nur 0,4 V oder bis zu 5
V betragen. Für
auf Komplementär-Metalloxidhalbleitern
(CMOS) basierende Logik entspricht zum Beispiel ein logisches high
einem nominellen Potential von 5,0 V (für eine Stromversorgung mit
5 V) und einem nominellen Potential von 3,3 V (für eine Stromversorgung mit
3,3 V), während
ein logisch low im wesentlichen äquivalent
zu Masse (GND) oder 0,0 V ist.
-
Die
mit oben beschriebenen High- und Low-Signalen assoziierten Potentiale
sind idealisierte Werte. In Wirklichkeit fallen high und low im
allgemeinen in einen mit den angegebenen Werten assoziierten Bereich
von Potentialen. Für
eine Versorgung mit 3,3 V kann somit zum Beispiel ein High-Signal
bei 2,6 V geliefert werden, während
ein Low-Signal tatsächlich
mit einem Wert von 0,7 V assoziiert sein kann. Da sich die Potentiale
der zum Betreiben der Schaltungen verwendeten Stromversorgungen näher in Richtung
GND bewegen, erhält
das oben erwähnte
Signalprellen größere Wichtigkeit.
Insbesondere die anfängliche
Schwingung um den Wert des endgültigen
stabilen Zustands, die auftritt, wenn der Übergang zwischen high und low
ausgelöst
wird, kann genug variieren, daß sie
ein falsches logisches Signal erzeugt. Die Störschwingung kann groß genug
sein, daß sie
verursacht, daß ein
Low-Signal auf das Potential eines High-Signals übergeht und umgekehrt, oder
sie kann variabel genug sein, daß das Signal nicht klar auf
High-Potential oder Low-Potential ist. Beide Situationen sind unerwünscht. Aus
diesem Grund wird es immer wichtiger, daß die Übergänge zwischen High- und Low-Signal
mit weniger Störungen
als bisher stattfinden.
-
Unerwartete Änderungen
von logischen Werten sind natürlich
nicht erwünscht.
Dieses Problem tritt bei Erhöhen
von Übertragungsraten
immer wahrscheinlicher auf. Das Erhöhen von Übertragungsraten ermöglicht die Übertragung
von mehr Daten innerhalb kürzerer
Zeit und ist somit in vieler Hinsicht wünschenswert. Der Gewinn an
erhöhter Übertragungsrate
wird jedoch häufig
durch eine Zunahme von Signalstörungen
unterminiert. Das bedeutet, eine rasche Änderung des Signalpegels erzeugt
entsprechend dem plötzlichen
Ein- oder Ausschalten eines Transistors eine Schwingung um den Wert
des stabilen Zustands. Da Transistoren zunehmend kleiner werden,
um die schnelleren Übertragungsraten
von Interesse zu erreichen, erzeugt das Signalprellen, das beim
raschen Schalten auftritt, häufig
Reflexionen in Übertragungsmedien
wie beispielsweise Telefonübertragungsleitungen,
wo Reflexionen Signalfehler verursachen. Deshalb ist es wichtig, "sanftes" Schalten von Pufferschaltungen
zu ermöglichen,
so daß Signalstörungen verringert
werden.
-
In 1 ist eine vereinfachte
Darstellung einer Pufferschaltung gemäß dem Stand der Technik gezeigt,
die unannehmbare Signalprelleigenschaften aufweist. Die Pufferschaltung
beinhaltet einen Eingangsknoten input zum Empfangen eines elektrischen
Signals und einen Ausgangsknoten output zur Übertragung dieses Signals an
nachfolgende Schaltungen. Der Eingangsknoten ist an einen aus einem PMOS-Transistor
M1 und einem NMOS-Transistor M2 gebildeten Inverter IV1 gekoppelt.
Der Ausgang des Inverters IV1 ist mit dem Steuerknoten eines Pull-up-PMOS-Transistors
M3 und eines Pull-down-NMOS-Transistors
M4 verbunden. Einer und nur einer der Transistoren M3 und M4 soll
zu einer gegebenen Zeit eingeschaltet sein. Ist der Transistor M3
eingeschaltet, übersteigt
die Gate-Source-Spannung (Vgs) die Schwellenspannung (Vt) des Transistors.
Der Ausgangsknoten ist auf einem logischen High-Potential, das äquivalent
der High-Potential-Versorgungsleitung Vcc weniger dem mit dem Transistor
M3 assoziierten Drain-Source-Spannungsabfall (Vds) ist. Im Fall
von MOS-Transistoren beträgt
Vt etwa 0,7 V. Ist der Transistor M4 eingeschaltet, ist der Ausgangsknoten
auf einem logischen Low-Potential, das äquivalent der Low-Potential-Versorgungs leitung
GND ist. Es ist zu sehen, daß Signalprellen
an den Steuerknoten der Transistoren M3 und M4 die Situation herbeiführen kann,
in der möglicherweise
der falsche eingeschaltet ist, sie möglicherweise gleichzeitig leiten
oder sie möglicherweise beide
ausgeschaltet sind. Wie angegeben ist jeder dieser Zustände unerwünscht.
-
Es
wurden einige Versuche unternommen, mit einem Signalübergang
zusammenhängende
Störungen
zu verringern. Das an Ishikuri erteilte US Patent 5,699,000 beschreibt
eine Pufferschaltung mit einer Einrichtung zum Regeln der an die
Gates der Pull-up- und Pull-down-Transistoren angelegten Spannung.
Diese Ausführung
beeinflußt
die Einschaltverzögerung
von Transistoren; sie kann jedoch Probleme mit Überschwingen und Unterschwingen nicht
lösen.
Das an Lui et al. erteilte US Patent Nr. 5,568,081 beschreibt eine
Einrichtung zum Regeln der Slew rate für das an die Pull-up- und Pull-down-Transistoren
angelegte Potential. Der Puffer nach Lui ist dahingehend ziemlich
kompliziert, daß er
eine große
Anzahl von Komponenten benützt. Eine
derart komplizierte Ausführung
macht es schwierig, das Einschalten der Ausgangstransistoren abzustimmen.
Sie nimmt auch mehr Raum als erwünscht
auf einem Chip ein.
-
US 4,638,187 offenbart einen
Ausgangspuffer mit Pull-Up- und Pull-Down-Schaltungen in FET-Technik,
die dazu dienen, Schaltstromspitzen über die Zeit zu verteilen.
Die Pull-Up-Schaltung weist einen p-Kanal-FET und einen n-Kanal-FET
auf, die zwischen einem Ausgangsanschluss des Puffers und einem
Versorgungsanschluss parallel gestaltet sind. Dabei ist ein Inverter
zwischen die Gate-Anschlüsse
des n-Kanal- und des p-Kanal-FET geschaltet, um für den p-Kanal-FET
die geeignete Phase zu liefern als auch das Einschalten dieses Transistors
in Bezug auf das Ausschalten des n-Kanal-FET zu verzögern. Letzterer
schaltet ab, wenn die Ausgangsspannung ein gewisses Potential erreicht.
Die Pull-Down-Schaltung weist ein Paar zwischen dem Ausgangsanschluss
des Puffers und Masse parallel geschalteter n-Kanal-FETs sowie einen
Verzögerungswiderstand
auf, durch den einen Verzögerung des
Einschaltens eines der n-Kanal-FETs gegenüber dem anderen bewirkt wird.
-
Benötigt wird
deshalb eine Pufferschaltung, die mit dem Schalten von Signalen
zusammenhängende
Störungen
verringert, ohne die Übertragungsrate
bedeutend zu beeinträchtigen.
Ebenfalls benötigt
wird eine Pufferschaltung, die abgestimmt werden kann, um die Einschaltrate
eines Pull-up- oder Pull-down-Transistors
zu regeln. Ferner benötigt
wird eine "ruhige" Ausgangspufferschaltung,
die die angegebenen Ziele ohne komplizierte Schaltungen, die wertvolle
Layoutfläche
einnehmen, erreicht.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist Aufgabe der vorliegenden Erfindung, eine Ausgangspufferschaltung
mit minimierten mit dem Schalten von Signalen zusammenhängenden Störungen bereitzustellen.
Es ist Aufgabe der vorliegenden Erfindung, diese Fähigkeit
bereitzustellen, ohne die Übertragungsrate
bedeutend zu beeinträchtigen.
Es ist ebenfalls Aufgabe der vorliegenden Erfindung, eine Ausgangspufferschaltung
bereitzustellen, die abgestimmt werden kann, die Einschaltrate eines
Pull-up- oder Pull-down-Transistors
zu regeln. Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine ruhige Ausgangspufferschaltung bereitzustellen, die die angegebenen
Ziele ohne komplizierte Schaltungen, die wertvolle Layoutfläche einnehmen, erreicht.
-
Diese
und andere Aufgaben werden in der vorliegenden Erfindung durch Klemmen
des Potentials am Steuerknoten des nichtleitenden der zwei Ausgangstransistoren
auf ungefähr
seinen Schwellenwert erreicht. Wenn ein Eingangssignal schaltet, hält die Klemmschaltung
der vorliegenden Erfindung das Potential am Steuerknoten dieses
nichtleitenden Transistors auf dem Schwellenwert. Die Klemmschaltung
liefert eine wählbare
Verzögerung
der Ausbreitung des geschalteten Signals, so daß der Steuerknoten des nichtleitenden
Ausgangstransistors auf dem Einschaltschwellenpotential bleibt,
bis der leitende Ausgangstransistor ausschaltet. Nur wenn dies stattfindet,
wird die Klemmschaltung zulassen, daß sich das Potential am geklemmten
Ausgangstransistor ändert,
um so volles und komplettes Einschalten dieses Transistors zu ermöglichen.
Das Ergebnis ist ein Weichmachen des Einschaltübergangs auf eine Weise, die
Signalstörungen
minimiert und deshalb die Chance minimiert, daß ein fehlerhaftes oder zweideutiges
Ausgangssignal übertragen
wird.
-
Die
Klemmschaltung der vorliegenden Erfindung beinhaltet eine erste
Unterklemmschaltung zum Weichmachen von Übergängen von logisch low nach logisch
high und eine zweite Unterklemmschaltung zum Weichmachen von Übergängen von
logisch high nach logisch low. Ein Ausgangspuffer kann als Funktion
des zu korrigierenden Signalstörungsproblems
eine der beiden oder beide Unterklemmschaltungen beinhalten. Es
ist jedoch im allgemeinen wünschenswert,
beide Unterschaltungen einzubauen, um für Ausgangssymmetrie zu sorgen.
-
Die
erste Unterklemmschaltung beinhaltet eine an den Steuerknoten des
Pull-up-Ausgangstransistors gekoppelte Pull-up-Diodenvorrichtung,
einen zwischen die Pull-up-Diodenvorrichtung
und die High-Potential-Versorgungsleitung gekoppelten Pull-up-Stromregler
und eine zwischen den Ausgang des Eingangsinverters und den Pull-up-Stromregler gekoppelte
Pull-up-Verzögerungsstufe.
Die zweite Unterklemmschaltung ist ähnlich aufgebaut. Genauer beinhaltet
die zweite Unterschaltung eine an den Steuerknoten des Pull-down-Ausgangstransistors gekoppelte
Pull-down-Diodenvorrichtung, einen zwischen die Pull-down-Diodenvorrichtung
und die Low-Potential-Versorgungsleitung gekoppelten Pull-down-Stromregler und eine
zwischen den Ausgang des Eingangsinverters und den Pull-down-Stromregler
gekoppelte Pull-down-Verzögerungsstufe.
-
Die
erste Unterklemmschaltung und die zweite Unterklemmschaltung können zum
Bilden der Verzögerungsstufe,
der Diodenvorrichtung und des Stromreglers im wesentlichen dieselben
Komponenten verwenden und tun dies bevorzugt. Insbesondere beinhaltet
die Verzögerungsstufe
jeder Unterschaltung eine oder mehrere Inverterstufen. Die Anzahl und
Größe der Inverterstufen
ist von der zwischen dem Ausschalten des leitenden Ausgangstransistors und
dem Einschalten des nichtleitenden Ausgangstransistors gewünschten
Verzögerung
beim Auftreten einer Signalumschaltung abhängig. Die Diodenvorrichtung
kann eine oder mehrere parallel oder seriell geschaltete Dioden
oder ein Transistor in Diodenschaltung, wie beispielsweise ein Bipolar-
oder MOS-Transistor sein. Der Stromregler ist ein Transistor, entweder
bipolar oder MOS, dessen Steuerknoten an den Ausgang der Verzögerungsstufe
gebunden ist. Wenn er eingeschaltet ist, fließt Strom durch ihn und die
Diodenvorrichtung. Wird der Stromregler auf ein Steuersignal von
der Verzögerungsstufe
hin ausgeschaltet, steigen der Strom und das Potential zum Steuerknoten
des Ausgangstransistors an, so daß dieser Transistor vollständig eingeschaltet
wird.
-
Die
Klemmschaltung der vorliegenden Erfindung ist ein einfaches Mittel
zum Regeln des Einschaltens eines der beiden oder beider Ausgangstransistoren
eines Ausgangspuffers. Die Klemmschaltung kann dazu verwendet werden,
die Einschaltrate des gewählten
Ausgangstransistors zu definieren, um sicherzustellen, daß das Einschalten
relativ ruhig ohne Beeinträchtigen
der Ausbreitungsraten im System erreicht wird. Die Klemmschaltung
hält den
Steuerknoten eines Ausgangstransistors nahe seiner Einschaltschwelle
und vermeidet dadurch die Signalprellprobleme, die beim Überqueren
dieser Schwelle auftreten. Diese und andere Vorteile der vorliegenden
Erfindung werden aus der genauen Beschreibung, den zugehörigen Zeichnungen
und den beigefügten
Ansprüchen
ersichtlich.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 ist
en vereinfachtes Schaltbild, das einen allgemeinen Ausgangspuffer
gemäß dem Stand der
Technik zeigt.
-
2 ist
ein vereinfachtes Schaltbild, das den Ausgangstreiber der vorliegenden
Erfindung zeigt, der eine Unterklemmschaltung für jeden der Ausgangstransistoren
beinhaltet.
-
3 ist
eine Wellenform, die die von der Klemmschaltung für einen
Ausgangspuffer der vorliegenden Erfindung gelieferte Störunterdrückung bei einem
High-Low-Übergang
verglichen mit dem in 1 gezeigten Puffer gemäß dem Stand
der Technik zeigt.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORM
DER ERFINDUNG
-
Ein
Ausgangspuffer 10 der vorliegenden Erfindung ist in 2 gezeigt.
Denjenigen Komponenten des Puffers 10, die dieselben wie
die Komponenten des Ausgangspuffers nach dem Stand der Technik von 1 sind,
sind dieselben Bezugsziffern zugeordnet. Der Inverter IV1, gebildet
aus den Transistoren M1 und M2 ist somit derselbe, genau wie der Eingangs knoten
input, der Ausgangsknoten output, die High-Potential-Versorgungsleitung
Vcc, die Low-Potential-Versorgungsleitung GND, der Pull-up-Ausgangstransistor
M3 und der Pull-down-Ausgangstransistor
M4. Es ist anzumerken, daß die
Ausgangstransistoren M3 und M4 im Betrieb durch die hier zu beschreibenden
Unterklemmschaltungen der vorliegenden Erfindung modifiziert werden.
-
Der
Puffer 10 der vorliegenden Erfindung beinhaltet eine erste
Unterklemmschaltung 20 zum Modifizieren des Einschaltens
des Pull-up-Transistors M3 und eine zweite Unterklemmschaltung 30 zum Modifizieren
des Einschaltens des Pull-down-Transistors M4. Die erste Unterklemmschaltung 20 beinhaltet
einen Inverter IV2, einen Pull-up-Stromregeltransistor M6 und einen
Pull-up-Transistor M5 in Diodenschaltung. Der Inverter IV2 weist
einen an den Ausgang des Inverters IV1 gekoppelten Eingang und einen
an einen Steuerknoten des PMOS-Transistors M6 gekoppelten Ausgang
auf. Der Inverter IV2 wirkt als eine Verzögerungsstufe zum Steuern des
Einschaltens des Stromreglers, also des Transistors M6. Es versteht
sich, daß der
Inverter IV2 tatsächlich
eine Mehrzahl von in Reihe geschalteten Invertern oder Logikgattern
und als Funktion der gewünschten
Ausbreitungsverzögerung
dimensioniert sein kann. Leitet der Transistor M6, wirkt der PMOS-Transistor
M5 in Diodenschaltung so, daß er
das Potential am Steuerknoten des Transistors M3 auf das Äquivalent
von etwa dem Potential Vcc weniger dem Abfall über diesen als Diode wirkenden
Transistor M5 klemmt. Auf diesem geklemmten Potential ist der Pull-up-Ausgangstransistor
M3 ausgeschaltet, aber näher
an seinem Einschaltschwellenpotential als der im Puffer nach dem
Stand der Technik.
-
Die
Unterklemmschaltung 30 beinhaltet einen Inverter IV3, einen
Pull-down-Stromregeltransistor M8 und einen Pull-down-Transistor M7 in Diodenschaltung.
Der Inverter IV3 weist einen an den Ausgang des Inverters IV1 gekoppelten
Eingang und einen an einen Steuerknoten des NMOS-Transistors M8
gekoppelten Ausgang auf. Der Inverter IV3 wirkt als eine Verzögerungsstufe
zum Steuern des Einschaltens des Stromreg lers, also des Transistors
M8. Es versteht sich, daß der
Inverter IV3 tatsächlich
eine Mehrzahl von in Reihe geschalteten Invertern oder Logikgattern
und als Funktion der gewünschten
Ausbreitungsverzögerung
dimensioniert sein kann. Leitet der Transistor M8, wirkt der NMOS-Transistor
M7 in Diodenschaltung so, daß er
das Potential am Steuerknoten des Transistors M4 auf das Äquivalent
von etwa dem Potential GND plus dem Abfall über diesen als Diode wirkenden
Transistor M7 klemmt. Auf diesem geklemmten Potential ist der Pull-down-Ausgangstransistor
M4 ausgeschaltet, aber näher
an seinem Einschaltschwellenpotential als der im Puffer nach dem
Stand der Technik.
-
Im
Betrieb arbeitet die Schaltung 10 wie folgt. Ist das gepufferte
Signal logisch high, ist der Transistor M3 leitend und der Transistor
M4 nichtleitend. Zusätzlich
ist der Transistor M6 nichtleitend und der Transistor M8 leitend.
Das Gate des Transistors M4 ist über
den Transistor M2 geerdet, bis ein Übergang eingeleitet wird. Zu
diesem Zeitpunkt, wenn der Transistor M1 einschaltet, wird der Transistor
M4 über
den Transistor M7 geklemmt. Das bedeutet, der Transistor M4 ist
vollständig
ausgeschaltet, bis ein Übergang stattfindet
(der Transistor M3 arbeitet entgegengesetzt auf ähnliche Weise). Schaltet input
von high nach low, entsprechend einer gewünschten Umschaltung des Signals
output von high nach low, wird das Gate von M3 nach high getrieben
und wird nichtleitend. Zusätzlich
wird das Gate von M4 auf high getrieben. Die Verbindung von M4 nach
M7 klemmt jedoch das Potential an diesem Knoten auf den Abfall über die
Diode, solange M8 eingeschaltet bleibt. Deshalb bleibt M4 ausgeschaltet.
Die wählbare
Ausbreitungsverzögerung
durch den Inverter IV3 verzögert die
Signalübertragung
zum Gate von M8. Wenn dies stattfindet, schaltet M8 aus und das
Gate von M4 wird voll geladen, so daß dieser Transistor leitet
und dadurch ein Äquivalent
des logischen Low-Potentials an den Ausgangsknoten output liefert.
-
Für das Schalten
von low nach high wird das Gate von M4 auf low getrieben und er
wird nichtleitend. Zusätzlich
wird das Gate von M3 auf low getrieben. Die Verbindung des Gate
von M3 mit M5 klemmt jedoch das Potential an diesem Knoten auf das Äquivalent
des Abfalls über
die Diode, solange M8 eingeschaltet bleibt. Deshalb bleibt M3 ausgeschaltet.
Die wählbare
Ausbreitungsverzögerung
durch den Inverter IV2 verzögert
die Übertragung
eines logischen high zum Gate von M6. Wenn dies stattfindet, schaltet
M6 aus und das Gate von M3 wird voll geladen, so daß dieser
Transistor leitet und dadurch ein Äquivalent des logischen High-Potentials
an den Ausgangsknoten output liefert.
-
3 zeigt
den Vorteil der Anwendung der zweiten Klemmschaltung 30 hinsichtlich
des Weichmachens eines High-Low-Übergangs
eines gepufferten Signals. Die Linie 40 repräsentiert
den Signalübergang
durch den Puffer nach dem Stand der Technik, während die Linie 50 den
Signalübergang
durch den Puffer 10 repräsentiert. Wie zu sehen ist,
beträgt der
beim Puffer nach dem Stand der Technik auftretende Spitze-Spitze-Wert der Schwingung
etwa 1,1 V was ein bedeutendes und unerwünschtes Signalprellen darstellt.
Andererseits reduziert der Puffer 10 den Spitze-Spitze-Wert
der Schwingung auf etwa 0,8 V – ein
Unterschied von 0,3 V. Ein derartiger Unterschied ist für den Betrieb
gegenwärtiger
und vorgeschlagener zukünftiger
Rechnersysteme von Bedeutung.