DE10222870A1

DE10222870A1 - Wählbare Steuerung der Ausgangsflankengeschwindigkeit

Info

Publication number: DE10222870A1
Application number: DE10222870A
Authority: DE
Inventors: Christian Klein; Myron J Miske
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2001-05-24
Filing date: 2002-05-23
Publication date: 2003-04-10
Also published as: US20020177266A1; CN1246965C; JP2003017987A; CN1391350A

Abstract

Eine Schaltung, die mit niedrigen Strömen betriebene Pull-up- und Pull-down-Transistoren nutzt, ist so eingerichtet, daß sie eine Stromquelle über alle Transistoren mit einer Ausgangstransistorstufe verbindet. Die Stromquellenwerte sind so ausgewählt, daß die mit niedrigen Strömen betriebenen Transistoren ein bekanntes Flankengeschwindigkeitsprofil der Spannungen als Funktion der Stromquellen und der Parameter der Transitoren liefern. Zwei oder mehrere zusätzliche Stromquellen tragen, wenn sie freigegeben sind, einen Strom parallel zu den ersten Stromquellen bei, so daß als Antwort auf die freigegebenen Stromquellen gesteuerte Flankengeschwindigkeitsprofile selektiv beschleunigt werden. Eine Freigabe-Eingabe ist für jede zusätzliche Stromquelle vorgesehen, um die schnelleren oder langsameren Flankengeschwindigkeitsprofile wählbar zu steuern. Referenzspannungen werden verwendet, um die Stromquellenwerte zusammen mit Transistorparametern zu bestimmen. Die Transistoren sind vorzugsweise MOSFETs.

Description

Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen und insbesondere auf integrierte Schaltungen mit gesteuerten Anstiegsgeschwindigkeiten von Ausgangsflanken.
Höhere Datengeschwindigkeiten und/oder Leistungs- und Temperaturanforderungen haben dazu geführt, Logikspannungsschwankungen zu reduzieren, und schreiben Anstiegsgeschwindigkeiten der Ausgangssignale vor. Logikpegel mit 5,0 und 3,3 Volt liefern Logikschwankungen von einigen hundert oder zehn Millivolt.
Diese Anforderungen sind u. a. manifest in Puffern und Treibern und oft in offenen Drain-Konfigurationen, wo die externe Pull-up-Einrichtung auf praktisch jede Spannung bezogen werden kann, die der Konstrukteur der Kompatibilität wegen auswählen könnte. Der offene Drain berücksichtigt auch, wie in der Technik wohl bekannt ist, eine direkte Ausführung einer "Oder"-Funktion (engl. oring function), indem die offenen Drains miteinander verbunden werden.
Eine andere Beschränkung von Schaltungen mit hohem Logikpegel, wenn sie bei höherer Geschwindigkeit mit hohen Änderungsgeschwindigkeiten der Signale angesteuert werden, ist das erhöhte Rauschen und die erhöhte Leistungsdissipation, die inhärent erzeugt werden. Wenn z. B. mehrere Puffer schalten, erzeugen die hohen dv/dt-Flanken zu hohe Ströme, die erhöhtes Rauschen erzeugen und mehr Leistung dissipieren. Das Rauschen ist, allgemein gesagt, eine Funktion der gemeinsamen Impedanzen und elektrostatischen und elektromagnetischen Kopplungsmechanismen, die für die höheren Änderungsgeschwindigkeiten anfällig sind. Außerdem wird eine gedämpfte Schwingung in Schaltungen aufgrund von Übertragungsleitungseffekten und anderen induktiven und kapazitiven Komponenten typischerweise höher sein und länger dauern als mit langsameren Signalflanken.
Das US-Patent Nr. 5,977,790 offenbart programmierbare Schaltungen zur Steuerung von Anstiegsgeschwindigkeiten (Flankengeschwindigkeiten). Die Technik nutzt mehrere Transistoren und eine Gate-Funktion mit einem Widerstand (oder Äquivalent), die die Anstiegsgeschwindigkeiten bestimmt. Dieser spezielle Entwurf ist beschränkt, da er viele Komponenten nutzt, die von Natur aus einen großen Teil eines Chips belegen. Das US-Patent 5,489,862 vom gleichen Erfinder offenbart eine Schaltung zur Steuerung von Anstiegsgeschwindigkeiten mit Rückkopplung, aber die Steuerung der Anstiegsgeschwindigkeiten ist nicht programmierbar.
Das US-Patent Nr. 5,537,070 offenbart eine Schaltung zur Steuerung von Anstiegsgeschwindigkeiten, die eine Referenzspannung und eine Stromquelle nutzt, aber nur den Übergang des Ausgangs von Hoch nach Niedrig einer offenen Drain-Schaltung steuert. Der Übergang von Niedrig nach Hoch ist in dieser Erfindung mit Absicht nicht betroffen.
Eine Vorgehensweise bei diesen Beschränkungen ist, eine Schaltung zu schaffen, die eine wählbare gesteuerte Signalflankengeschwindigkeit in beiden Richtungen aufweist. Bevorzugte Ausführungsformen können auch eingerichtet werden, um in Pegel abgegebener Logiksignale zu übersetzen, die von den Eingangspegeln sehr verschieden sind.
Eine Aufgabe der vorliegenden Erfindung ist, ein Gerät und Verfahren zum Auswählen und Steuern von Flankengeschwindigkeiten von Ausgangssignalen zu schaffen.
Im Hinblick auf die vorhergehende Diskussion des Hintergrunds liefert die vorliegende Erfindung eine Schaltung mit einer aktiven Pull-up-Vorrichtung und einer aktiven Pull-down-Vorrichtung. Diese aktiven Vorrichtungen können in einer bevorzugten Ausführungsform Bipolar- oder Feldeffektvorrichtungen oder eine Kombination davon sein. Ein Eingangssignal steuert die Steuer-Gates oder Basen der Transistoren an.
Die Drains oder Kollektoren von Pull-up- und Pull-down-Transistoren sind jeweils mit Stromquellen verbunden, die dafür ausgefegt sind, die Transistoren mit niedrigen Strömen zu betreiben, so daß die abgegebenen positiven und negativen Spannungsschwankungen der Schaltung gesteuerte Flankengeschwindigkeitsprofile aufweisen. Die Steuerung ist eine Funktion der Stromquellen und der speziellen Transistoren, die damit verbunden sind. Werden sie mit niedrigen Strömen betrieben, schalten die betreffenden Transistoren nicht abrupt um - sie machen einen analogartigen Vorgang durch, wodurch eine Steuerung der Flankengeschwindigkeitsprofile ermöglicht wird. Der Fachmann ist mit einer Handhabung der spezifischen Parameter vertraut, um die gewünschten Flankengeschwindigkeitsprofile zu erhalten. In einer bevorzugten Ausführungsform ist die Schaltung ein Inverter, der eine Ausgangstransistorstufe ansteuert, um eine Ausgabe mit Flankengeschwindigkeitsprofilen zu liefern, die den gesteuerten Flankengeschwindigkeitsprofilen des Inverters entsprechen.
Ein bevorzugtes Beispiel der Erfindung sieht eine dritte Stromquelle vor, die parallel zu der ersten Stromquelle geschaltet werden kann, und eine vierte Stromquelle, die parallel mit der zweiten Stromquelle geschaltet werden kann. Wenn sie eingeschaltet werden, beschleunigen die zusätzlichen Stromquellen die Flankengeschwindigkeitsprofile der Inverterausgabe und dadurch die Ausgabe von der Ausgangstransistorstufe. Die Schalterfunktion kann in Reihe geschaltete An/Aus-Halbleiterschalter oder Schaltungseinrichtungen einschließen, die die Stromquellen sperren, ohne sie zu trennen. Beide derartige Schaltungen sind in der Technik bekannt.
In einer bevorzugten Ausführungsform sind die Stromquellenwerte eine Funktion von Referenzsignalen und werden durch diese gesteuert, eines für die mit dem Pull-up- Transistor verbundenen Stromquellen und eines für die mit dem Pull-down-Transistor verbundenen Quellen. Separate gesteuerte Mechanismen können für jede Stromquelle verwendet werden, und andere Mittel wie in der Technik bekannt können verwendet werden, um die Werte dieser Stromquellen zu bestimmen. In noch weiteren bevorzugten Ausführungsformen können viele zusätzliche Stromquellen verwendet werden, wobei jede zusätzliche Stromquelle oder Gruppe von Stromquellen durch zusätzliche Logiksteuersignale freigegeben werden kann oder können, um die Flankengeschwindigkeitsprofile der Ausgabe selektiv zu programmieren.
In noch einer anderen bevorzugten Ausführungsform ist die Ausgangstransistorstufe ein einziger Pull-down-Transistor mit einem Drain oder Kollektor, der mit einem Pull-up-Widerstand verbunden ist. In diesem Fall kann der Pull-up-Widerstand mit einer Leistungsschiene mit praktischer beliebiger Spannung verbunden sein. In einer anderen bevorzugten Ausführungsform enthält die Ausgangstransistorstufe zusätzlich zu dem Pull-down einen Pull-up-Transistor. Die Steuerungseingänge zu diesen beiden Transistoren sind hier verbunden und werden von einem Inverterausgang angesteuert. Diese Transistoren sind wiederum dafür ausgelegt und so konstruiert, daß sie ein gesteuertes Flankengeschwindigkeitsprofil entsprechend den von der Inverterausgabe erzeugten Flankengeschwindigkeitsprofilen liefern.
Der Fachmann erkennt, dass, obgleich die folgende ausführliche Beschreibung mit Verweis auf veranschaulichende Ausführungsformen, die Zeichnungen und Verfahren zum Gebrauch weitergeht, die vorliegende Erfindung nicht auf diese Ausführungsformen und Verfahren zum Gebrauch beschränkt werden soll. Die vorliegende Erfindung hat vielmehr einen weiten Umfang und soll wie nur in den beiliegenden Ansprüchen dargelegt definiert sein.
Eine Ausführungsform der vorliegenden Erfindung wird nun ausführlich mit Verweis auf die beiliegenden Zeichnungen beschrieben, in welchen:
Fig. 1 eine schematische Darstellung eines Blockdiagramms einer Ausführungsform der Erfindung ist;
Fig. 2 eine spezifischere Schaltungsskizze der Inverterschaltung in Fig. 1 ist;
Fig. 3 eine schematische Darstellung eines die vorliegende Erfindung verkörpernden veranschaulichenden Beispiels ist;
Fig. 4 eine schematische Darstellung eines die Erfindung verkörpernden veranschaulichenden Beispiels ist; und
Fig. 5 ein Eingabe/Ausgabe-Zeitablaufdiagramm für eine Ausführungsform der Schaltung in Fig. 3 ist.
Fig. 1 ist ein vereinfachtes schematisches Blockdiagramm, das eine Ausführungsform der vorliegenden Erfindung verkörpert. Das IN-Signal ist ein logisches Signal, das von gültigen niedrigen zu gültigen hohen Spannungspegeln durchläuft. Hier werden Erdung und Vcc verwendet; aber praktisch jede andere Logikpegelspannung kann genutzt werden. Der Inverter 2 ist als einpoliger Umschalter S1 veranschaulicht, der bei der Schwelle des Inverters 2 schaltet.
In Fig. 1 steuert das IN-Signal, wenn es niedrig ist, den Schalter S1 zu einer Position A, wie dargestellt ist, steuert die Stromquelle 4 das Gate 6 des Ausgangstransistors 8 hoch, wodurch der Transistor 8 eingeschaltet wird, der das Ausgangssignal OUT niedrig steuert. Wenn das IN-Signal hoch ist, ist der Schalter in einer Position B, und die Stromquelle 10 steuert das Gate 6 niedrig, was den Transistor 8 ausschaltet, woraufhin R1 das Ausgangssignal OUT hochzieht.
Die Stromquelle 4 ist bezüglich des Rests der Schaltung einschließlich der äquivalenten Kapazität am Gate 6 dafür ausgelegt, das Gate 6 mit einer vorgesehenen Geschwindigkeit hoch zu steuern, und somit wird das OUT-Signal nach einer gewünschten Verzögerung und dann mit einer gewünschten Flankengeschwindigkeit niedrig gesteuert. Die Verzögerung ist die Zeit, die die Stromquelle 4 benötigt, um das Gate 6 zur Schwelle des Transistors 8 zu steuern. Die Flankengeschwindigkeit des OUT- Signals wird durch die besonderen Charakteristiken des Transistors 8 und die bekannte statische und veränderliche Last auf dem OUT-Signal bestimmt. Die Flankengeschwindigkeit am Ausgang OUT wird gesteuert, indem die Änderungsgeschwindigkeit der Spannung am Gate des Transistors 8 gesteuert wird.
Die Stromquelle 10 steuert das Gate 6 niedrig und hat einen Verzögerungs- und Flankengeschwindigkeitseffekt auf das OUT-Signal, das hochfährt, wie die Stromquelle 4 für das herunterfahrende OUT. Das GUT wird aber, wie der Fachmann versteht, in erster Linie durch die Last auf dem OUT-Signal und das Absenken des Drain-Stroms im Transistor 8, während er abgeschaltet wird, hoch gesteuert.
Noch auf Fig. 1 verweisend steuert das Signal zur Flankengeschwindigkeitssteuerung (ERC) die beiden Schalter S2 und S3 an. Wenn ERC hoch ist, sind in dieser Ausführungsform beide Schalter "An", und die Stromquelle 12 addiert sich über S2 zur Stromquelle 4, und die Stromquelle 14 addiert sich über S3 zur Stromquelle 10. Wenn die Stromquellen 12 und 14 wirksam sind und sich zu den Stromquellen 4 bzw. 10 addieren, werden die Verzögerungen kürzer und die Flankengeschwindigkeiten schneller.
Fig. 2 Zeit eine Ausführung des Inverters 2. Hier wird der Schalter 1 gebildet durch: einen NMOS 16, dessen Gate mit dem IN-Signal verbunden ist, dessen Drain mit dem Gate 6 verbunden ist und dessen Source mit einer Position B verbunden ist; und durch einen PMOS 18, dessen Gate mit dem IN-Signal verbunden ist, dessen Drain mit dem Gate 6 verbunden ist und dessen Source mit einer Position A verbunden ist. Der NMOS und PMOS wirken zusammen beim Herstellen und Unterbrechen der Verbindungen zwischen dem Gate 6 und den Positionen A und B. In einem Beispiel versorgen die Stromquellen 4 und 6 von Fig. 1 die zugehörigen Transistoren 16 und 18 mit "niedrigen Strömen". Auf diese Weise werden die Spannungsübergangsprofile, die beide am Gate 6 des Transistors positiv und negativ laufen, gesteuert, wodurch die Spannungsübergangsflanken am OUT-Knoten gesteuert werden. Wenn die zusätzlichen Stromquellen 12 und 14 das Gate 6 des Transistors ansteuern, werden die Transistoren 16 und 18 weiterhin bei einem unterschiedlichen Pegel mit niedrigen Strömen betrieben, aber der Gatespannungsübergang und die Ausgangsspannungsübergänge werden noch gesteuert. Wie oben erwähnt wurde, schalten die betreffenden, mit niedrigen Strömen betriebenen Transistoren nicht abrupt - sie machen einen analogartigen Vorgang durch, wodurch ermöglicht wird, daß die Flankengeschwindigkeitsprofile gesteuert werden.
Die Topologie "mit niedrigen Strömen betriebener" Inverter bezieht sich auf eine Verwendung von Stromquellen in den Sources von Invertertransistoren, z. B. dem NMOS und PMOS von Fig. 2, wo die Sources mit den Stromquellen 10 und 14 für den NMOS und 4 und 12 für den PMOS verbunden sind. Diese Stromquellen sind dafür ausgelegt, den Strom zu begrenzen, der für die folgenden Stufen, in Fig. 1 den NMOS- Transistor 8, zur Verfügung steht. Bezugnehmend auf Fig. 4 wird, wenn der PMOS 18 eingeschaltet wird, der Strom durch die aus PMOS 30 und PMOS 33 bestehenden Stromquellen an das Gate 6 des NMOS 8 geliefert. Der Wert dieser Stromquellen ist durch die Größen der Transistoren, die Referenzspannung 26, bestimmt. Wenn der NMOS 16 an ist, werden die entsprechenden Stromquellen aus den Transistoren 34 und 36 gebildet. Durch die Zeitrate, mit der die Spannungsflanke am Gate des Transistors 8 durch die oben diskutierten Stromquellen vollständig bestimmt wird, und durch Auswählen der Referenzspannungen 26 und 28 und der bekannten Transistorparameter kann der Konstrukteur die Flanken am Gate 6 und dadurch am OUT-Signal steuern.
Fig. 3 ist eine schematische Darstellung, die eine Ausgangsstufe zeigt, die keine offene Drain-Anordnung ist. Es ist ein Pull-up-PMOS-Transistor vorgesehen, der das OUT-Signal in einer Weise positiv auf Vcc steuert, die dem Transistor 8 äquivalent ist, der das OUT-Signal auf Erdung zieht.
Fig. 4 ist eine Veranschaulichung einer vervollständigten offenen Drain- Schaltung. Der aus den Transistoren 18 und 16 aufgebaute Inverter 2 steuert wie dargestellt das Gate 6 des Ausgangstransistors 8. Der Drain des Ausgangstransistors 8 ist mit dem Ausgang OUT verbunden, wobei ein Widerstand R1 auf eine Spannungsschiene Vee hochzieht.
Das Invertersignal ERC ist als eine Eingabe in einen aus M33 und M34 bestehenden Inverter dargestellt. Die Inverterausgabe ist als scb 22 bezeichnet. Dieses Signal scb 22 wird in einen anderen, aus M37 und M38 bestehenden Inverter mit einem als sc 24 bezeichneten Ausgangssignal eingespeist.
Der Punkt A ist mit dem Drain von M26 verbunden, dessen Gate mit einer Referenzspannung 26 verbunden ist. Diese Referenzspannung 26 wird ausgewählt, um M26 vorzuspannen, um eine Stromquelle 4 nach Fig. 1 zu schaffen. Dieser Stromquellenwert wird ausgewählt, zusammen mit den unten beschriebenen anderen Stromquellen, um die gewünschten Flankengeschwindigkeiten zu erzielen. Wenn das ERC-Signal hoch ist, steuert das sc-Signal die Gates von M35 und M30 hoch, und das scb-Signal steuert das Gate von M29 niedrig. M35 wird abgeschaltet, und M30 und M29 werden eingeschaltet. In diesem Zustand wird die Referenzspannung 26 durch die eingeschalteten Transistoren M30 und M29 zum Gate von M28 durchgelassen. In diesem Zustand bildet M28 den Ansteuerpunkt A der Stromquelle 12. Dieser Zustand ist derselbe, als ob der Schalter S2 in Fig. 1 geschlossen ist.
M30 und M29 sind parallel vorgesehen, um einen Pfad mit niedriger Impedanz zwischen der Referenz 26 und dem Gate vom M28 zu gewährleisten. In anderen Beispielen kann anstelle vom M30 und M29 ein Transistor verwendet werden. In noch anderen Beispielen kann die Schaltungsanordnung mit bipolaren Komponenten ausgeführt werden, die bipolare Transistoren und Dioden oder eine Kombination bipolarer und MOS-Komponenten einschließen.
Wenn das Signal ERC niedrig ist, ist scb 22 hoch und sc 24 ist niedrig, wodurch M30 und M29 ausgeschaltet und M35 eingeschaltet gehalten werden, was M28 ausschaltet, und folglich wird die Stromquelle 12 (Fig. 1) gesperrt oder abgeschaltet. Dies ist dazu äquivalent, daß der Schalter S2 ist in Fig. 1 geöffnet ist.
Die Funktion der mit einem Punkt B verbundenen Schaltungsanordnung ist im Betrieb der eben oben beschriebenen ähnlich. Es gibt eine Spannungsreferenz 28, die das Gate vom M24 ansteuert.
Noch auf Fig. 4 bezugnehmend ist, wenn ERC niedrig ist, M36 eingeschaltet, und M32, M31 und M27 sind alle ausgeschaltet. Der Transistor M27 ist ausgeschaltet, so daß die Stromquelle 14 (Fig. 1) gesperrt oder abgeschaltet ist. Dies ist dazu äquivalent, daß S3 (Fig. 1) geöffnet ist. Wenn ERC hoch ist, ist M27 eingeschaltet, und die Stromquelle 14 ist eingeschaltet und steuert den Punkt B an.
Die spezifischen Schaltungswerte, Spannungs- und Strompegel und die Werte der programmierbaren gesteuerten Flanken sind Funktionen der Prozesse, Arbeitsumgebungen und der Anwendungen. In einem Beispiel betragen die eingegebenen Logikpegel 0 bis 3,3 Volt. Fig. 4 zeigt das relative IN- und OUT-Signal in der gleichen graphischen Darstellung. In diesem Bespiel liegen die Stromquellen, die sich auf Fig. 4 und 10 beziehen, bei etwa einem Milliampere, und die Quellen 12 und 14 liegen ebenfalls bei etwa einem Milliampere. R21 beträgt fünfundzwanzig Ohm, und Vee beträgt etwa 1,5 Volt. In diesem Fall sind die Werte Breite zu Länge der Transistoren 30 und 32 die gleichen.
Der Fachmann versteht, wie Transistoren zu entwerfen sind, um praktisch jeden vernünftigen Strom zu liefern.
Die Stromquellen 4 und 12 werden beide durch die Referenzspannung 26 gesteuert und folgen somit einander. Dies gilt auch für die Stromquelle 10 und 14, die beide durch die Referenzspannung 28 gesteuert werden.
In anderen veranschaulichenden Beispielen können, wie der Fachmann versteht, andere Werte für Logikpegel, sowohl am Eingang als auch am Ausgang, und Strompegel mit Vorteil verwendet werden.
Fig. 5 zeigt einen Vergleich von Eingangs/Ausgangssignalen, wie sie an einer Schaltung wie in Fig. 2 gezeigt gemessen wurden. Das Eingangssignal 40 durchläuft 0 bis 3,3 Volt und das Ausgangssignal 0,25 bis 1,5 Volt. Wenn das ERC-Signal hoch ist, wird das Ausgangssignal 42 erzeugt, und wenn ERC niedrig ist, wird das Ausgangssignal 44 erzeugt. Wie evident ist, hat das Ausgangssignal 42 eine geringere Verzögerung und steigt schneller an als das Signal 44. Wenn das Eingangssignal herunterfährt, nimmt das Signal 42 schneller mit einer geringeren Verzögerung als das Signal 44 ab.
Es versteht sich, daß die oben beschriebenen Ausführungsformen hierin als Beispiele präsentiert werden und viele Änderungen und Alternativen davon möglich sind. Dementsprechend soll die vorliegende Erfindung allgemein als nur wie in den beigefügten Ansprüchen dargelegt definiert betrachtet werden.

Claims

1. Schaltung, aufweisend:
einen Inverter, der einen ersten Eingang und einen ersten Ausgang und zwei Zustände definiert,
einen ersten Zustand mit einem eingeschalteten Pull-up-Transistor und einen zweiten Zustand mit einem eingeschalteten Pull-down-Transistor,
eine erste Stromquelle, die mit dem Pull-up-Transistor verbunden ist, und eine zweite Stromquelle, die mit dem Pull-down-Transistor verbunden ist, worin im ersten Zustand die erste Stromquelle einen Strom an den Ausgang liefert und im zweiten Zustand die zweite Stromquelle einen Strom an den ersten Ausgang liefert,
eine dritte Stromquelle parallel zur ersten Stromquelle und eine vierte Stromquelle parallel zur zweiten Stromquelle,
Einrichtungen, um ein Addieren der dritten Stromquelle zur ersten Stromquelle selektiv freizugeben und zu sperren,
Einrichtungen, um ein Addieren der vierten Stromquelle zur zweiten Stromquelle selektiv freizugeben und zu sperren, worin
die Profile der Spannungsflankengeschwindigkeiten der ersten Ausgabe gesteuert werden, wenn sie positiv und negativ laufen.

2. Schaltung nach Anspruch 1, worin die Einrichtung zum selektiven Freigeben und Sperren der dritten Stromquelle einen ersten Transistorschalter mit einem Steuerknoten aufweist, und ein eingespeistes Logiksignal, das mit dem Steuerknoten verbunden ist, worin, wenn das eingespeiste Logiksignal in einem Zustand ist, der erste Transistorschalter eingeschaltet ist, was die dritte Stromquelle parallel zur ersten Stromquelle freigibt, und, wenn das eingespeiste Logiksignal in einem anderen Zustand ist, die dritte Stromquelle gesperrt und nicht parallel ist.

3. Schaltung nach Anspruch 1, worin die Einrichtung zum selektiven Freigeben und Sperren der vierten Stromquelle einen zweiten Transistorschalter mit einem Steuerknoten aufweist, und ein eingespeistes Logiksignal, das mit dem Steuerknoten verbunden ist, worin, wenn das eingespeiste Logiksignal in einem Zustand ist, der zweite Transistorschalter eingeschaltet ist, was die dritte Stromquelle parallel zur zweiten Stromquelle freigibt, und, wenn das eingespeiste Logiksignal in einem anderen Zustand ist, die vierte Stromquelle gesperrt und nicht parallel ist.

4. Schaltung nach Anspruch 1, ferner mit einer Ausgangstransistorstufe, die einen zweiten Ausgang und einen Steuereingang definiert, der mit dem ersten Ausgang verbunden ist, worin die Ausgangstransistorstufe als Antwort auf die ersten Flankengeschwindigkeitsprofile der Ausgangsspannung entsprechende zweite Flankengeschwindigkeitsprofile der Ausgangsspannung liefert.

5. Schaltung nach Anspruch 1, worin die Stromquellen so konstruiert sind, daß sie die Pull-up- und Pull-down-Transistoren mit niedrigem Strom versorgen, wodurch die Flankengeschwindigkeitsprofile der Ausgangsspannungen definiert werden.

6. Schaltung nach Anspruch 1, ferner mit einer ersten Referenzquelle, die so konfiguriert ist, um den Stromwert der ersten und der dritten Stromquelle zu bestimmen, und einer zweiten Referenzspannung, die so konfiguriert ist, um den Wert der zweiten und der vierten Stromquelle zu bestimmen.

7. Schaltung nach Anspruch 6, ferner mit einem ersten Transistorschalter mit einem ersten Steuerknoten,
einem zweiten Transistorschalter mit einem zweiten Steuerknoten und
einem eingespeisten Logiksignal, das mit dem ersten und zweiten Steuerknoten verbunden ist, worin, wenn das eingespeiste Logiksignal in einem Zustand ist, der erste Transistorschalter eingeschaltet ist, wobei er die erste Referenzquelle mit der dritten Stromquelle verbindet und sie parallel mit der ersten Stromquelle freigibt, und, wenn das eingespeiste Logiksignal in einem anderen Zustand ist, die dritte Stromquelle gesperrt ist, und, wenn das eingespeiste Logiksignal in einem Zustand ist, der zweite Transistorschalter eingeschaltet ist, wobei er die zweite Referenzquelle mit der vierten Stromquelle verbindet, was sie parallel zur zweiten Stromquelle freigibt und, wenn das eingespeiste Logiksignal in einem anderen Zustand ist, die vierte Stromquelle gesperrt ist.

8. Schaltung nach Anspruch 2, worin die Ausgangstransistorstufe einen Pull-up- Transistor und einen Pull-down-Transistor umfaßt.

9. Schaltung nach Anspruch 8, worin die Ausgangstransistorstufe einen Pull-up- PMOS-Feldeffekttransistor und einen Pull-down-NMOS-Feldeffekttransistor umfaßt.

10. Schaltung nach Anspruch 2, worin die Ausgangstransistorstufe einen Pulldown-Transistor und einen Pull-up-Widerstand aufweist, die mit dem zweiten Ausgang verbunden sind.

11. Schaltung nach Anspruch 6, worin die erste und die dritte Stromquelle einen ersten und einen dritten Transistor mit einem ersten bzw. einem dritten Steuereingang aufweisen, worin, wenn die erste Referenzspannung mit dem ersten und dritten Steuereingang verbunden ist, der erste und dritte Transistor so ausgelegt und konstruiert sind, daß sie einen ersten bzw. dritten Strom liefern.

12. Schaltung nach Anspruch 6, worin die zweite und die vierte Stromquelle einen zweiten und einen vierten Transistor mit einem zweiten bzw. einem vierten Steuereingang aufweisen, worin, wenn die zweite Referenzspannung mit dem zweiten und vierten Steuereingang verbunden ist, der zweite und vierte Transistor so ausgelegt und konstruiert sind, daß sie einen zweiten bzw. vierten Strom liefern.

13. Schaltung nach Anspruch 1, ferner mit einer ersten Mehrzahl zusätzlicher Stromquellen, die parallel zur ersten Stromquelle angeordnet sind, und einer zweiten Mehrzahl von Stromquellen, die parallel zur zweiten Stromquelle angeordnet sind, und Einrichtungen zum selektiven Freigeben jeder der ersten und zweiten Mehrzahl von Stromquellen, worin die Flankengeschwindigkeitsprofile von Spannungen des ersten Ausgangs selektiv gesteuert werden, wenn sie positiv und negativ laufen, indem die Stromquellen von der ersten und der zweiten Mehrzahl von Stromquellen entsprechend freigegeben werden.