KR0132504B1 - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼

Info

Publication number
KR0132504B1
KR0132504B1 KR1019930028855A KR930028855A KR0132504B1 KR 0132504 B1 KR0132504 B1 KR 0132504B1 KR 1019930028855 A KR1019930028855 A KR 1019930028855A KR 930028855 A KR930028855 A KR 930028855A KR 0132504 B1 KR0132504 B1 KR 0132504B1
Authority
KR
South Korea
Prior art keywords
transistor
data output
data
buffer
voltage
Prior art date
Application number
KR1019930028855A
Other languages
English (en)
Other versions
KR950021494A (ko
Inventor
심재광
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019930028855A priority Critical patent/KR0132504B1/ko
Priority to US08/200,818 priority patent/US5438545A/en
Priority to JP6113407A priority patent/JP2754160B2/ja
Publication of KR950021494A publication Critical patent/KR950021494A/ko
Application granted granted Critical
Publication of KR0132504B1 publication Critical patent/KR0132504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

데이타 출력버퍼는 제1신호에 응하여 동작하는 풀업수단과 제2신호에 응하여 동작하는 풀다운수단으로 된 데이타 출력드라이버와, 제1접지전위에 연결되고 상기 데이타 출력드라이브에 흐르는 전류 및 상기 제1접지전위의 노이즈의 크기를 감지하는 감지수단과, 상기 제1접지전위와 다른 접지전위를 갖는 제2접지전위에 연결되고 상기 감지수단의 출력신호에 따라 구동하여 상기 데이타 출력드라이브의 풀다운 수단의 게이트전압을 조절하는 전압조절수단으로 구성된다. 따라서, 동작속도에 영향을 주지 않고 칩에서 발생한 노이즈를 억제시킬수 있다.

Description

데이타 출력버퍼
제1도는 종래의 데이타 출력버퍼의 회로도.
제2도는 제1도의 회로의 동작을 서술하기 위한 동작타이밍도.
제3도는 본 발명에 따른 데이타 출력버퍼의 개념도.
제4도는 본 발명에 따른 데이타 출력버퍼의 일실시예의 회로도.
제5도는 제4도의 회로의 동작을 서술하기 위한 동작타이밍도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 데이타 출력버퍼에 관한 것이다.
일반적으로 반도체 메모리 장치에서 노이즈는 동작속도 및 신뢰성의 관점에서 매우 중요하다.
그리하여 칩에서 발생하는 노이즈를 없애려는 연구가 꾸준히 진행되어왔다.
특히 데이타 출력버퍼에 데이타 동작동안에 발생한 노이즈가 심각하며, 이 노이즈를 줄이는 기술이 영국특허공보GB2 257 856A에 개시되어 있다.
제1도는 종래의 데이타 출력버퍼를 도시한 것이다.
제1도에서 데이타쌍(D, D)는 센스 증폭기(도시하지 않음)의 출력신호들이고 출력인에이블 신호(OE)는 데이타쌍(D, D)의 출력을 인에이블 하기 위한 신호이다.
제1도에 도시한 데이타 출력버퍼는 데이타(D) 및 출력인에이블 신호(OE)를 수신하는 데이타 입력버퍼, 반전데이타(D) 및 출력인에이블 신호(OE)를 수신하는 반전데이타 입력버퍼, 데이타 입력버퍼 및 반전데이타 입력버퍼의 출력에 접속되는 데이타 출력드라이버, 하이로부터 로우로 천이동안 데이타 입력버퍼의 출력신호의 천이를 지연시키는 제1제어수단(12)과, 로우로부터 하이로 천이동안 반전데이타 입력버퍼의 출력신호의 천이를 지연시키는 제2제어수단(13)으로 구성된다.
데이타 입력버퍼는 데이타(D) 및 출력 인에이블 신호(OE)를 수신하는 NAND게이트(1), NAND게이트(1)의 출력신호를 반전시키는 인버터(2), 인버터(2)의 출력신호를 수신하는 게이트 전극, 전압원(Vcc)을 공급받는 소스전극을 갖는 P-모스트랜지스터(3) 및, 인버터(2)의 출력신호를 수신하는 게이트전극, 접지전위(Vss)에 연결되는 소스전극 및 P-모스트랜지스터(3)의 드레인 전극에 접속되는 드레인 전극을 갖는 N-모스트랜지스터(4)로 구성된다.
반전데이타 입력버퍼는 반전데이타(D) 및 출력인에이블(OE)를 수신하는 NAND게이트(6), NAND게이트(6)의 출력신호를 수신하는 게이트 전극 및 전압원(Vcc)을 공급받는 소스전극을 갖는 P-모스트랜지스터(7)와, NAND게이트(6)의 출력신호를 수신하는 게이트 전극, 접지전위(Vss)에 접속되는 소스전극 및 P-모스트랜지스터(7)의 드레인 전극에 연결되는 드레인 전극을 갖는 N-모스트랜지스터(8)로 이루어진다.
데이타 출력드라이버는 P-모스트랜지스터(3) 및 N-모스트랜지스터(4)로 된 인버터(5)의 출력신호를 받는 게이트 전극 및 전압원(Vcc)을 공급받는 소스전극을 갖는 P-모스트랜지스터와, P-모스트랜지스터(7) 및 N-모스트랜지스터(8)로 된 인버터(9)의 출력신호를 수신하는 게이트 전극 및, 전지전위(Vss)에 접속되는 소스전극 및, P-모스트랜지스터(10)의 드레인 전극에 접속되는 드레인전극을 갖는 N-모스트랜지스터(11)로 구성되고, N-모스트랜지스터(11)와 P-모스트랜지스터(10)사이에 공통결점을 통해 데이타 출력신호(Dout)를 발생한다.
제1제어수단(12)은 인버터(2)의 출력신호(Dd)를 수신하고 직렬접속된 제1, 2 및 3인버터(14,15,16)와 제3인버터(16)의 출력신호를 받는 게이트 전극, 접지전위(Vss)에 접속되는 소스전극 및, N-모스트랜지스터(4)의 소스전극에 접속되는 드레인 전극을 갖는 N-모스트랜지스터(17), 전압원(Vcc)을 공급 받는 게이트 전극 및, N-모스트랜지스터(17)의 드레인 및 소스전극들에 각각 접속되는 드레인 및 소스전극들을 갖는 N-모스트랜지스터(18)로 구성된다.
제2제어수단(13)은 NAND게이트(6)의 출력신호(Dd)를 수신하고 직렬접속된 제4, 5 및 6인버터(19, 20, 21)와 제 6인버터(21)의 출력신호를 인가받는 게이트 전극, 전압원(Vcc)을 공급받는 소스전극 및 P-모스트랜지스터(7)의 소스전극에 접속되는 드레인 전극을 갖는 P-모스트랜지스터(22)와, 접지전위(Vss)에 연결되는 게이트 전극 및, P-모스트랜지스터(22)의 드레인 및 소스 전극들에 각각 접속되는 드레인 및 소스전극들을 갖는 P-모스트랜지스터(23)로 이루어진다.
제2도는 제1도에 도시한 회로의 동작을 서술하기 위한 동작타이밍도이다.
제1 및 2도에서, 제1 및 2제어수단(12, 13)을 이용하여 P-모스트랜지스터(3) 및 N-모스트랜지스터(4)로된 인버터의 출력신호(DOP)의 하강천이와, P-모스트랜지스터(7) 및 N-모스트랜지스터(8)로된 인버터의 출력신호(DON)의 상승천이에 대하여 데이타 출력드라이버를 이루는 P-모스트랜지스터(10) 및 N-모스트랜지스터(11)의 게이트 전극에 인가되는 전압이 문턱전압이 도달하기 전까지, 즉 P-모스트랜지스터(10) 및 N-모스트랜지스터(11)가 턴온 되기 전까지는 램프속도를 빠르게 하여 고속으로 드라이빙하고 P-모스트랜지스터(10) 및 N-모스트랜지스터(11)의 게이트 전극에 인가되는 전압이 문턱전압이 도달한 후, 즉 상기 트랜지스터들(10, 11)이 턴-온된 다음에는 램프 속도를 늦춰 저속으로 드라이빙함으로써 동작 속도의 영향을 받지 않고 노이즈를 감소시킬수 있다.
그러나, 상술한 구성에서 노이즈 발생의 억제는 실제 노이즈의 발생과 관계없이 행하여지고 데이타 출력드라이버가 턴-온된 상태에서는 램프속도를 늦춰 저속으로 드라이빙함으로써 동작속도의 저하를 초래하는 문제점이 있었다.
따라서, 본 발명의 목적을 실제 접지선의 노이즈 크기를 감지하여 감지된 정보량에 의해 출력단을 제어함으로써 노이즈 발생을 방지할 수 있는 데이타 출력버퍼를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 데이타 출력버퍼는 제1신호에 응하여 동작하는 풀업수단과 제2신호에 응하여 동작하는 풀다운 수단으로 된 데이타 출력드라이버와, 제1접지전위에 연결되고 상기 데이타 출력드라이브에 흐르는 전류 및 상기 제1접지전위의 노이즈의 크기를 감지하는 감지수단과, 상기 제1접지전위와 다른 접지전위를 갖는 제2접지전위에 연결되고 상기 감지수단의 출력신호에 따라 구동하여 상기 데이타 출력드라이브의 풀다운 수단의 게이트전압을 조절하는 전압조절수단으로 구성된다.
제3도는 본 발명에 따른 데이타 출력버퍼의 개념을 설명한 것이다.
제3도에서 본 발명에 따른 데이타 출력버퍼는 제1 및 2제어수단(12, 13)을 제외한 제1도의 데이타 출력버퍼에 비하여, 데이타 출력드라이버가 턴온되었을때에 흐르는 전류 및 이에따른 접지선의 노이즈의 크기를 감지하는 감지수단(I13), 감지수단(I13)의 출력신호에 따라 구동하여 데이타 출력드라이버의 풀다운수단의 게이트 전압을 조절하는 전압조절수단(I14)으로된 제어수단을 더 포함한다.
감지수단(I13)은 P-모스트랜지스터(I7) 및 N-모스트랜지스터(I8)로 된 인버터의 출력신호(DOL)를 수신하는 게이트 전극 및 두 N-모스트랜지스터들 (I4, I10)로 된 데이타 출력드라이버의 출력(OUT)에 접속되는 드레인 전극을 갖는 N-모스트랜지스터(I11) 및, N-모스트랜지스터(I11)의 소스전극과 제1전극전위(GND1)사이에 직렬접속된 전류감지저항(I12)으로 구성된다.
전압조절수단(I14)은 전압원(Vcc)을 공급받는 드레인 전극, 제1접지전위(GND1)인가받는 게이트 전극 및, P-모스트랜지스터(I7)의 드레인에 접속되는 소스전극을 갖는 P-모스트랜지스터(I6)와, N-모스트랜지스터(I11)와 전류 감지저항(I12)에 사이의 공통절점에 걸리는 전압을 인가받는 게이트전극, P-모스트랜지스터(I6)의 소스전극에 접속되는 드레인 전극 및, 제2 접지전위(GND2)에 접속되는 소스전극을 갖는 N-모스트랜지스터(I9)로 이루어진다.
제4도는 본 발명에 따른 데이타 출력버퍼의 일실시예를 보인 것이다.
제4도에서 제3도의 제1 및 제2접지전위(GND1, GND2)의 부분을 보다 상세히 도시하였다.
제1접지(GND1)의 전위는 칩내의 접지선 배선에 따른 제1기생저항(Rp1), 제1기생저항(Rp1)에 접속되는 제1패드(PAD1), 제1패드(PAD1)와 접지사이에 접속되는 제1결합코일(L1)로 이루어지고, 제2접지(GND2)의 전위는 제2기생저항(Rp2), 제2기생저항(Rp2)에 접속되는 제2패드(PAD2), 제2패드(PAD2)와 접지사이에 접속되는 제2결합코일(L2)로 이루어진다.
제5도는 NAND게이트(6)의 출력신호(Dd)가 하이로부터 로우로 천이할 때 제4도에 도시한 회로의 동작을 설명하기 위한 동작타이밍도이다.
반전데이타(D) 및 출력인에이블 신호(OE)가 동시에 하이로부터 로우로 천이하였다고 가정하자.
제5도에서 출력신호(Dd)가 하이로부터 로우로 천이 할 때 P-모스트랜지스터(I7)는 턴온되는 한편, N-모스트랜지스터(I8)는 턴오프 된다.
P-모스트랜지스터(I6)는 게이트 전극을 통하여 항상 제1접지(GND1)를 공급받기 때문에 항상 턴-온 상태에 있다.
즉 P-모스트랜지스터(I6)는 절점(MHI)을 프리차아지하기 위해 제공된다. 절점(MHI)이 P-모스트랜지스터(I6)를 통해 전압원(Vcc)로 프리차아지 되어있기 때문에 P-모스트랜지스터(I7)가 턴온되면 인버터의 출력(DOL)은 하이레벨로 된다.
N-모스트랜지스터(I10, I11)의 게이트들은 인버터의 출력(DOL)에 접속되어 있다.
따라서 인버터의 출력(DOL)이 하이레벨로 됨에 따라 N-모스트랜지스터들(I10, I11)은 턴온된다.
그러면 출력(OUT)의 전위레벨은 로우로 천이하기 시작한다.
그결과, 출력(OUT)은 N-모스트랜지스터(I10)를 통하여 접지로 방전하기 시작하며, 동시에 N-모스트랜지스터(I11) 및 전류감지저항(I12)을 통하여 접지로 방전한다.
N-모스트랜지스터(I11)에 흐르는 전류량이 적당한 크기가 되도록 N-모스트랜지스터(I11)의 크기가 조절되어 있다.
N-모스트랜지스터(I11)에 흐르는 전류(Is)는 N-모스트랜지스터(I10)에 흐르는 전류(In)에 비하여 매우 작으므로 N-모스트랜지스터(I11)에 흐르는 전류(Is)에 의해 생기는 접지선 전위차는 무시할 수 있다.
따라서 제1접지(GND1)의 전위(VGND1)는 다음과 같은 식으로 표현할 수 있다.
이것이 출력(OUT)의 전위 방전에 의한 노이즈의 크기가 된다.
N-모스트랜지스터(I11)의 소스전극과 전류감지저항(Rs) 사이의 절점(SEN)이 N-모스트랜지스터(I9)의 게이트 전극에 연결되어 있다.
결점(SEN)의 전위는 VGND1+ Is × Rs이다.
N-모스트랜지스터(I9)의 게이트 전극 및 소스전극간의 전위차(VGS)는 VGND1+ Is × Rs - VGND2로 된다.
여기서 VGND2는 제2접지(GND2)의 전위이며, 상기 제2접지의 전위는 노이즈가 거의 없는 제2패드의 그라운드에 연결되도록 한다.
N-모스트랜지스터(I9)의 게이트 전극 및 소스전극간의 전위차(VGS)가 그의 문턱전압(VTH)보다 클때 N-모스트랜지스터(I9)는 턴온된다.
따라서, 절감(MHI)의 전위는 N-모스트랜지스터(I9)를 통해 접지로 방전하게 되어 절점(MHI)의 전위는 로우레벨로 된다.
P-모스트랜지스터(I7)는 턴온상태를 계속 유지하고 있으므로 절점(MHI)의 전위가 로우레벨이 됨에 따라 인버터의 출력(DOL)의 전위로 로우레벨로 천이한다.
그 결과로 N-모스트랜지스터(I10, I11)의 구동전압도 떨어져 이를 트랜지스터들(I10, I11)에 흐르는 전류(In, Is)도 작아진다.
이때 N-모스트랜지스터(I9)의 게이트-소스간의 전위차(VGS)가 그의 문턱전압(VTH)보다 작으면 N-모스트랜지스터(I9)는 턴오프된다.
N-모스트랜지스터(I9)가 턴오프됨에 따라 절점(MHI)의 전위는 다시 P-모스트랜지스터(I6)를 통해 전압원(Vcc)로 충전하게 된다.
아직 P-모스트랜지스터(I7)가 턴온 상태이므로 인버터의 출력(DOL)도 하이레벨로 천이된다.
인버터의 출력(DOL)이 N-모스트랜지스터들(I10, I11)의 문턱전압보다 크게 되면 이들 트랜지스터들(I10, I11)은 다시 턴온된다.
즉, N-모스트랜지스터(I10)의 전류이동에 따라 생성되는 제1접지전위(VGND1)는 노이즈 레벨의 크기를 감지하며, N-모스트랜지스터(I10)에 흐르는 전류량에 의해 제1접지전위(VGND1)를 재조절하여 노이즈 레벨을 낮추는 동작을 자동적으로 수행한다.
본 발명에 의하면 데이타 출력버퍼는 실제 접지선의 노이즈 크기를 감지해서 피드백을 통해 데이타 출력 드라이버의 전류를 조절함으로써 노이즈 발생을 방지하는 효과가 있다.

Claims (7)

  1. 제1신호에 응하여 동작하는 풀업수단과 제2신호에 응하여 동작하는 풀다운수단으로 된 데이타 출력드라이버와, 제1접지전위에 연결되고 상기 데이타 출력드라이브에 흐르는 전류 및 상기 제1접지전위의 노이즈의 크기를 감지하는 감지수단과, 상기 제1접지전위와 다른 접지전위를 갖는 제2접지전위에 연결되고 상기 감지수단의 출력신호에 따라 구동하여 상기 데이타 출력드라이브의 풀다운 수단의 게이트전압을 조절하는 전압조절수단으로 구성되는 데이타출력버퍼.
  2. 제1항에 있어서, 상기 감지수단은 인버터의 출력신호를 수신하는 게이트 전극 및 데이타 출력드라이버의 출력에 접속되는 드레인 전극을 갖는 제1N-모스트랜지스터 및 N-모스트랜지스터의 소스전극과 제1접지전위 사이에 직렬 접속되는 전류감지저항으로 구성되는 데이타 출력버퍼.
  3. 제1항에 있어서, 상기 전압조절수단은 제1접지전위를 인가받는 게이트 전극, 전압원을 공급받는 드레인 전극 및, 인버터에 접속되는 소스전극을 갖는 P-모스트랜지스터와, 제1N-모스트랜지스터의 소스전극과 전류 감지저항 사이의 절점의 전위를 인가받는 게이트 전극, 제2접지전위에 접속되는 소스전극 및, P-모스트랜지스터의 소스전극에 접속되는 드레인 전극을 갖는 제2N-모스트랜지스터로 이루어진 데이타 출력버퍼.
  4. 데이타 신호들을 버퍼링하는 데이타 버퍼수단과, 반전데이타 신호들을 버퍼링하는 반전데이타 버퍼수단과, 상기 데이타 버퍼수단의 출력신호에 응하여 동작하는 풀-업트랜지스터와 반전데이타 버퍼수단의 출력신호에 응하여 동작하는 풀-다운 트랜지스터된 데이타 출력드라이버와, 피드백을 통하여 상기 데이타 출력드라이버의 풀-다운 수단에 흐르는 전류를 감지하고 감지된 전류에 따라 제2신호의 슬로프를 제어하는 제어수단으로 구성되는 데이타 출력버퍼.
  5. 제4항에 있어서, 상기 제어수단은 데이타 구동시 풀-다운수단에 흐르는 전류 및 그에 따라 실제접지선의 노이즈의 크기를 감지하는 감지수단과, 감지수단의 출력신호에 따라 동작하여 풀-다운수단의 게이트 전압을 조절하는 전압 조절수단을 포함하는 데이타 출력버퍼.
  6. 제5항에 있어서, 상기 감지수단은 인버터의 출력신호를 수신하는 게이트 전극 및 데이타 출력드라이버의 출력에 접속되는 드레인 전극을 갖는 제1N-모스트랜지스터 및 제1N-모스트랜지스터의 소스전극과 제1접지전위 사이에 직렬 접속되는 전류감지저항으로 구성되는 데이타 출력버퍼.
  7. 제5항에 있어서, 상기 전압조절수단은 제1접지전위를 인가받는 게이트 전극, 전압원을 공급받는 드레인 전극 및, 인버터에 접속되는 소스전극을 갖는 P-모스트랜지스터와, 제1N-모스트랜지스터의 소스전극과 전류 감지저항 사이의 절점의 전위를 인가받는 게이트 전극, 제2접지 전위에 접속되는 소스전극 및, P-모스트랜지스터의 소스전극에 접속되는 드레인 전극을 갖는 제2N-모스트랜지스터로 이루어진 데이타 출력버퍼.
KR1019930028855A 1993-12-21 1993-12-21 데이타 출력버퍼 KR0132504B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930028855A KR0132504B1 (ko) 1993-12-21 1993-12-21 데이타 출력버퍼
US08/200,818 US5438545A (en) 1993-12-21 1994-02-23 Data output buffer of semiconductor memory device for preventing noises
JP6113407A JP2754160B2 (ja) 1993-12-21 1994-05-02 データ出力バッファ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028855A KR0132504B1 (ko) 1993-12-21 1993-12-21 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR950021494A KR950021494A (ko) 1995-07-26
KR0132504B1 true KR0132504B1 (ko) 1998-10-01

Family

ID=19371945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028855A KR0132504B1 (ko) 1993-12-21 1993-12-21 데이타 출력버퍼

Country Status (3)

Country Link
US (1) US5438545A (ko)
JP (1) JP2754160B2 (ko)
KR (1) KR0132504B1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430404A (en) * 1992-10-28 1995-07-04 Integrated Device Technology, Inc. Output driver circuits with enhanced supply-line bounce control and improved VOH characteristic
KR960013859B1 (ko) * 1994-02-07 1996-10-10 현대전자산업 주식회사 반도체 소자의 데이타 출력버퍼
KR970005574B1 (ko) * 1994-08-24 1997-04-17 현대전자산업 주식회사 노이즈 감쇠 출력 버퍼
KR100320672B1 (ko) * 1995-12-30 2002-05-13 김덕중 스위칭 제어 집적회로
US5644258A (en) * 1996-01-04 1997-07-01 Winbond Electronics Corp. Driver circuit, with low idle power consumption, for an attachment unit interface
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US5872736A (en) * 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5917758A (en) * 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US5956502A (en) * 1997-03-05 1999-09-21 Micron Technology, Inc. Method and circuit for producing high-speed counts
US5898638A (en) * 1997-03-11 1999-04-27 Micron Technology, Inc. Latching wordline driver for multi-bank memory
US5870347A (en) 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
KR100474547B1 (ko) * 1997-05-15 2005-06-07 주식회사 하이닉스반도체 반도체메모리소자의데이타출력버퍼
US6014759A (en) 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5953284A (en) * 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6044429A (en) 1997-07-10 2000-03-28 Micron Technology, Inc. Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5926047A (en) 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6101197A (en) * 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US5923594A (en) * 1998-02-17 1999-07-13 Micron Technology, Inc. Method and apparatus for coupling data from a memory device using a single ended read data path
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6016282A (en) * 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6405280B1 (en) 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6121789A (en) * 1998-09-04 2000-09-19 Winbond Electronics Corporation Output buffer with control circuitry
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US7069406B2 (en) 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
DE10243603B4 (de) * 2002-09-19 2007-04-19 Infineon Technologies Ag Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
KR102125569B1 (ko) * 2019-12-17 2020-06-23 에스케이하이닉스 주식회사 데이터 전송 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140494A (ja) * 1987-11-26 1989-06-01 Mitsubishi Electric Corp 半導体記憶装置の出力バッファ回路
JP2623918B2 (ja) * 1990-06-04 1997-06-25 日本電気株式会社 出力バッファ回路
JP2900559B2 (ja) * 1990-08-09 1999-06-02 日本電気株式会社 データ出力回路
US5059823A (en) * 1990-10-22 1991-10-22 Advanced Micro Devices, Inc. Supply bounce controlled output buffer circuit
KR930008656B1 (ko) * 1991-07-19 1993-09-11 삼성전자 주식회사 노이즈가 억제되는 데이타 출력 버퍼
US5815172A (en) * 1996-08-23 1998-09-29 Pitney Bowes, Inc. Method and structure for controlling the energizing of an ink jet printhead in a value dispensing device such as a postage meter

Also Published As

Publication number Publication date
US5438545A (en) 1995-08-01
KR950021494A (ko) 1995-07-26
JPH07211070A (ja) 1995-08-11
JP2754160B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
KR0132504B1 (ko) 데이타 출력버퍼
US6590432B1 (en) Low-voltage differential driver with opened eye pattern
US5537060A (en) Output buffer circuit for memory device
US5315173A (en) Data buffer circuit with delay circuit to increase the length of a switching transition period during data signal inversion
KR930007078A (ko) 출력버퍼 구동회로
US5268600A (en) Boosting clamping circuit and output buffer circuit using the same
US6366114B1 (en) Output buffer with control circuitry
US5513140A (en) Data output buffer
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
JP3113853B2 (ja) データ出力バッファ回路
US5751160A (en) Output buffer with improved operational speed and transitional current
US5945850A (en) Edge signal restoration circuit and method
US5488326A (en) Data output circuit for semiconductor integrated circuit device which prevents current flow from the output to supply voltage
KR100708300B1 (ko) 버퍼 임계치의 동적 스위칭을 위한 회로
KR0129592B1 (ko) 저잡음 출력 버퍼
US5638328A (en) Data output buffers and methods having a clamp function
US5710516A (en) Input logic signal buffer circuits
JP4017250B2 (ja) 安定したデータラッチ動作のためのｓｒａｍ及びその駆動方法
US5657276A (en) Output stage for integrated circuits, particularly for electronic memories
KR0136421B1 (ko) 잡음을 억제시키는 출력 버퍼
US5953262A (en) Output circuit of a semiconductor memory device for providing an intermediate potential to an output terminal
JPH0611109B2 (ja) 半導体集積回路
KR0132368B1 (ko) 데이타 출력버퍼
JP2626915B2 (ja) 出力バツフア回路
JPH08330520A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 16

EXPY Expiration of term