KR100735752B1

KR100735752B1 - 스윙 리미터

Info

Publication number: KR100735752B1
Application number: KR1020050075914A
Authority: KR
Inventors: 장성진
Original assignee: 삼성전자주식회사
Priority date: 2005-08-18
Filing date: 2005-08-18
Publication date: 2007-07-06
Also published as: DE102006039437A1; KR20070021560A; US20070040579A1; DE102006039437B4; US7525345B2

Abstract

본 발명은 스윙 리미터를 공개한다. 이 회로는 제1노드와 제2노드사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 제1풀업 트랜지스터 및 적어도 하나의 제1 풀다운 트랜지스터를 구비하는 논리 회로, 제1전원전압과 제1노드사이에 연결되고 제1제어전압에 응답하여 제1노드의 전압을 제2전원전압에서 문턱전압미만의 전압을 뺀 전압으로 만드는 제2풀업 트랜지스터, 제2노드와 제2전원전압사이에 연결되고 제2제어전압에 응답하여 제2노드의 전압을 제2전원전압에서 문턱전압의 절대값 미만의 전압을 더한 전압으로 만드는 제2풀다운 트랜지스터, 제1전원전원보다 높은 레벨의 고전압과 고전압보다 낮은 제1기준전압사이에 연결되어 고전압과 제1기준전압사이의 제1제어전압을 발생하는 제1제어전압 발생기, 및 제2전원전원보다 낮은 레벨의 저전압과 저전압보다 높은 제2기준전압사이에 연결되어 저전압과 제2기준전압사이의 제2제어전압을 발생하는 제2제어전압 발생기로 구성되어 있다. 따라서, 스윙 폭을 원하는 적정 레벨로 조절하는 것이 가능하다.

Description

스윙 리미터{Swing limiter}

도1은 종래의 스윙 리미터의 일예의 구성을 나타내는 것이다.

도2는 도1에 나타낸 구성의 스윙 폭을 나타내는 것이다.

도3은 본 발명의 일실시예의 스윙 리미터의 구성을 나타내는 것이다.

도4는 도3에 나타낸 제어전압 발생기의 일실시예의 구성을 나타내는 것이다.

도5는 도3에 나타낸 제어전압 발생기의 다른 실시예의 구성을 나타내는 것이다.

도6은 도3에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것이다.

도7은 본 발명의 다른 실시예의 스윙 리미터의 구성을 나타내는 것이다.

도8은 도7에 나타낸 제어전압 발생기의 일실시예의 구성을 나타내는 것이다.

도9는 도7에 나타낸 제어전압 발생기의 다른 실시예의 구성을 나타내는 것이다.

도10은 도7에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것이다.

도11은 본 발명의 또 다른 실시예의 스윙 리미터의 구성을 나타내는 것이다.

도12는 도11에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것이다.

본 발명은 스윙 리미터에 관한 것으로, 특히 반도체 메모리 장치에 적용을 위한 스윙 리미터에 관한 것이다.

일반적인 논리 회로는 적어도 하나의 풀업 트랜지스터와 적어도 하나의 풀다운 트랜지스터를 구비하며, 풀업 트랜지스터는 전원전압에 연결되어 풀업 트랜지스터가 온되면 출력신호를 전원전압 레벨로 만들고, 풀다운 트랜지스터는 접지전압에 연결되어 풀다운 트랜지스터가 온되면 출력신호를 접지전압 레벨로 만든다. 이에 따라, 출력신호가 전원전압 레벨과 접지전압 레벨사이를 풀 스윙하게 된다.

그러나, 신호가 풀 스윙을 하게 되면 고속 동작에 어려움이 있으며, 전력 소모가 증가하게 된다. 그래서, 최근에는 스윙 폭을 줄이기 위한 노력이 계속적으로 이루어지고 있다.

도1은 종래의 스윙 리미터의 일예의 구성을 나타내는 것으로, PMOS트랜지스터(P1)와 NMOS트랜지스터(N1)로 구성된 논리 회로(10), 다이오드 구성의 NMOS트랜지스터(N2), 및 다이오드 구성의 PMOS트랜지스터(P2)로 구성되어 있다.

도1에 나타낸 구성의 동작을 설명하면 다음과 같다.

NMOS트랜지스터(N2)는 전원전압(VCC)에서 NMOS트랜지스터(N2)의 문턱전압(Vtn)을 뺀 전압(VCC-Vtn)을 PMOS트랜지스터(P1)로 인가하고, PMOS트랜지스터(P2)는 접지전압(VSS)에서 PMOS트랜지스터(P2)의 문턱전압(Vtp)의 절대값을 더한 전압(VSS+│Vtp│)을 NMOS트랜지스터(N1)로 인가한다.

따라서, "하이"레벨의 입력신호(IN)가 인가되면 NMOS트랜지스터(N1)가 온되 어 전압(VSS+│Vtp│) 레벨의 출력신호(OUT)를 발생하고, "로우"레벨의 입력신호(IN)가 인가되면 PMOS트랜지스터(P1)가 온되어 전압(VCC-Vtn) 레벨의 출력신호(OUT)를 발생한다. 즉, 출력신호(OUT)가 전압(VSS+│Vtp│) 레벨과 전압(VCC-Vtn) 레벨사이를 스윙한다.

그러나, 만일 NMOS트랜지스터(N2)와 PMOS트랜지스터(P2)가 없다면 논리 회로(10)는 "하이"레벨의 입력신호(IN)가 인가되면 NMOS트랜지스터(N1)가 온되어 접지전압(VSS) 레벨의 출력신호(OUT)를 발생하고, "로우"레벨의 입력신호(IN)가 인가되면 PMOS트랜지스터(P1)가 온되어 전원전압(VCC) 레벨의 출력신호(OUT)를 발생한다. 즉, 출력신호(OUT)가 접지전압(VSS) 레벨과 전원전압(VCC) 레벨사이를 풀 스윙을 하게 된다.

도2는 도1에 나타낸 구성의 스윙 폭을 나타내는 것으로, 다이오드 구성의 PMOS트랜지스터(P2)와 NMOS트랜지스터(N2)없이 논리 회로(10)만으로 구성되면 스윙 폭이 S1이 되고, 도1에 나타낸 바와 같이 논리 회로(10)에 다이오드 구성의 PMOS트랜지스터(P2) 및 NMOS트랜지스터(N2)를 구비하게 되면 출력신호(OUT)의 스윙 폭이 S2로 줄어들게 된다.

그러나, 도1에 나타낸 종래의 스윙 리미터는 출력신호의 스윙 폭을 PMOS트랜지스터의 문턱전압의 절대값의 레벨만큼 상승 및/또는 NMOS트랜지스터의 문턱전압 레벨만큼 하강하는 것이 가능할 뿐, 원하는 적정 레벨만큼 상승 및/또는 하강하는 것이 불가능하다는 문제가 있다.

또한, 공정, 전압 및 온도 변화에 따라 다이오드 구성의 NMOS트랜지스터 및 PMOS트랜지스터의 문턱전압이 변화하게 되면 스윙 레벨이 변화하게 된다는 문제가 있다.

본 발명의 목적은 출력신호의 스윙 폭을 원하는 적정 레벨만큼 상승 및/또는 하강하는 것이 가능한 스윙 리미터를 제공하는데 있다.

본 발명의 다른 목적은 공정, 전압 및 온도 변화에 따른 스윙 레벨의 변화를 방지할 수 있는 스윙 리미터를 제공하는데 있다.

상기 목적들을 달성하기 위한 스윙 리미터의 제1형태는 제1노드와 제1전원전압사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 제1풀업 트랜지스터 및 적어도 하나의 풀다운 트랜지스터를 구비하는 논리 회로, 제2전원전압과 상기 제1노드사이에 연결되고 제어전압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압미만의 전압을 뺀 전압으로 만드는 제2풀업 트랜지스터, 및 상기 제2전원전원보다 높은 레벨의 고전압과 상기 고전압보다 낮은 기준전압사이에 연결되어 상기 고전압과 상기 기준전압사이의 상기 제어전압을 발생하는 제어전압 발생기로 구성되어 있다. 상기 스윙 리미터는 상기 제2전원전압에서 상기 제2풀업 트랜지스터의 상기 문턱전압미만의 전압을 뺀 전압 레벨과 상기 제1전원전압 레벨사이를 스윙하는 것을 특징으로 한다.

상기 제1풀업 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 및 제2풀업 트랜지스터는 NMOS트랜지스터로 구성된 것을 특징으로 한다.

상기 제어전압 발생기는 상기 고전압과 상기 기준전압사이에 직렬 연결된 제 1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터를 구비하고, 상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1 및 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하거나, 상기 제어전압 발생기는 상기 고전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터, 상기 제1 및 제2저항들사이의 전압과 상기 제어전압을 비교하여 비교 신호를 발생하는 비교기, 및 상기 비교 신호에 응답하여 구동 능력이 가변되어 상기 제어전압을 발생하는 PMOS트랜지스터를 구비하고, 상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1, 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 스윙 리미터의 제2형태는 제1전원전압과 제1노드사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 풀업 트랜지스터 및 적어도 하나의 제1풀다운 트랜지스터를 구비하는 논리 회로, 상기 제1노드와 제2전원전압사이에 연결되고 제어전압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압의 절대값 미만의 전압을 더한 전압으로 만드는 제2풀다운 트랜지스터, 및 상기 제2전원전원보다 낮은 레벨의 저전압과 상기 저전압보다 높은 기준전압사이에 연결되어 상기 저전압과 상기 기준전압사이의 상기 제어전압을 발생하는 제어전압 발생기를 구비하는 것을 특징으로 하고, 상기 스윙 리미터는 상기 제1전원전압 레벨과 상기 제2전원전압에서 상기 제2풀다운 트랜지스터의 상기 문턱전압의 절대값 미만의 전압을 더한 전압 레벨사이를 스윙하는 것을 특징으로 한다.

상기 풀업 트랜지스터 및 상기 제2풀다운 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 트랜지스터는 NMOS트랜지스터로 구성되는 것을 특징으로 한다.

상기 제어전압 발생기는 상기 저전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 PMOS트랜지스터를 구비하고, 상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1 및 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하거나, 상기 제어전압 발생기는 상기 저전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 PMOS트랜지스터, 상기 제1 및 제2저항들사이의 전압과 상기 제어전압을 비교하여 비교 신호를 발생하는 비교기, 및 상기 비교 신호에 응답하여 구동 능력이 가변되어 상기 제어전압을 발생하는 NMOS트랜지스터를 구비하고, 상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1, 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 한다.

상기 목적들을 달성하기 위한 본 발명의 스윙 리미터의 제3형태는 제1노드와 제2노드사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 제1풀업 트랜지스터 및 적어도 하나의 제1 풀다운 트랜지스터를 구비하는 논리 회로, 제1전원전압과 상기 제1노드사이에 연결되고 제1제어전 압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압미만의 전압을 뺀 전압으로 만드는 제2풀업 트랜지스터, 상기 제2노드와 제2전원전압사이에 연결되고 제2제어전압에 응답하여 상기 제2노드의 전압을 상기 제2전원전압에서 문턱전압의 절대값 미만의 전압을 더한 전압으로 만드는 제2풀다운 트랜지스터, 상기 제1전원전원보다 높은 레벨의 고전압과 상기 고전압보다 낮은 제1기준전압사이에 연결되어 상기 고전압과 상기 제1기준전압사이의 상기 제1제어전압을 발생하는 제1제어전압 발생기, 및 상기 제2전원전원보다 낮은 레벨의 저전압과 상기 저전압보다 높은 제2기준전압사이에 연결되어 상기 저전압과 상기 제2기준전압사이의 상기 제2제어전압을 발생하는 제2제어전압 발생기를 구비하는 것을 특징으로 하고, 상기 스윙 리미터는 상기 제1전원전압에서 상기 제2풀업 트랜지스터의 상기 문턱전압미만의 전압을 뺀 전압 레벨과 상기 제2전원전압에서 상기 제2풀다운 트랜지스터의 상기 문턱전압의 절대값 미만의 전압을 더한 전압 레벨사이를 스윙하는 것을 특징으로 한다.

상기 제1풀업 및 제2풀다운 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 및 제2풀업 트랜지스터는 NMOS트랜지스터로 구성되는 것을 특징으로 한다.

그리고, 상기 제1제어전압 발생기는 상기 제1형태의 스윙 리미터의 제어전압 발생기의 구성을 가지고, 상기 제2제어전압 발생기는 상기 제2형태의 스윙 리미터의 제어전압 발생기의 구성을 가지는 것을 특징으로 한다.

이하, 첨부한 도면을 참고로 하면 본 발명의 스윙 리미터를 설명하면 다음과 같다.

도3은 본 발명의 일실시예의 스윙 리미터의 구성을 나타내는 것으로, 논리 회로(10), 제어전압 발생기(20) 및 NMOS트랜지스터(N3)로 구성되어 있다.

도3에서, 논리 회로(10)는 노드(n1)와 접지전압(VSS)사이에 연결되고, NMOS트랜지스터(N3)는 전원전압(VCC)과 노드(n1)사이에 연결되고 제어전압(VH)이 인가된다. 제어전압 발생기(20)는 고전압(VPP)과 기준전압(VREFA)사이에 연결되고 제어전압(VH)을 발생한다. 여기에서, 고전압(VPP)은 전원전압(VCC)보다 높은 레벨의 전압이고, 기준전압(VREFA)은 고전압(VPP)보다 낮은 전압이다.

도3에 나타낸 구성의 동작을 설명하면 다음과 같다.

제어전압 발생기(20)는 고전압(VPP)과 기준전압(VERFA)사이의 레벨의 제어전압(VH)을 발생한다. NMOS트랜지스터(N3)는 제어전압(VH)에 응답하여 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압을 뺀 전압으로 노드(n1)을 만든다. 그러면, 논리 회로(10)는 "로우"레벨의 입력신호(IN)에 응답하여 PMOS트랜지스터(P1)가 온되면 전원전압(VCC)에서 문턱전압(Vtn)미만의 전압을 뺀 전압 레벨의 출력신호(OUT)를 발생하고, "하이"레벨의 입력신호(IN)에 응답하여 NMOS트랜지스터(N1)가 온되면 접지전압(VSS) 레벨의 출력신호(OUT)를 발생한다.

즉, 도3에 나타낸 회로는 출력신호(OUT)의 "하이"레벨에 해당하는 레벨이 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압을 뺀 전압 레벨로 낮아지게 된다.

도4는 도3에 나타낸 제어전압 발생기(20)의 일실시예의 구성을 나타내는 것으로, 저항들(R1, R2) 및 다이오드 구성의 NMOS트랜지스터(N3')로 구성되어 있다.

도4에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.

NMOS트랜지스터(N3')는 도3의 NMOS트랜지스터(N3)와 동일한 특성을 가지도록 구성되어, NMOS트랜지스터(N3)가 공정, 전압 및 온도 변화에 따라서 NMOS트랜지스터(N3)의 문턱전압이 변화하게 되면, NMOS트랜지스터(N3')의 문턱전압 또한 NMOS트랜지스터(N3)의 문턱전압의 변화를 따라가게 된다.

노드(n2)의 전압은 기준전압(VREFA)에 NMOS트랜지스터(N3')의 문턱전압(Vtn')을 더한 전압(VREFA+Vtn') 레벨이 되고, 제어전압(VH)은 전압(VREFA+Vtn'+(R2(VPP-(VREFA+Vtn')/(R1+R2))가 된다. 제어전압(VH)은 공정, 전압 및 온도 변화에 따라 NMOS트랜지스터(N3)의 문턱전압이 변화하게 되면 NMOS트랜지스터(N3')의 문턱전압 또한 변화하게 되고, 이에 따라 제어전압(VH)이 변화하게 된다. 따라서, 노드(n2)의 전압이 출력신호(OUT)의 "하이"레벨에 해당하는 스윙 레벨을 유지하게 된다.

기준전압(VREFA)은 고전압(VPP)보다 낮은 전압으로 전원전압(VCC) 레벨일 수도 있으며, 만일 전원전압(VCC) 레벨인 경우에 제어전압(VH)은 고전압(VPP)과 전원전압(VCC)사이의 전압이 된다. 그러면, NMOS트랜지스터(N3)는 전원전압(VCC)보다 높은 레벨의 전압이 게이트로 인가되므로 노드(n1)의 전압을 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압(α)을 뺀 전압 레벨로 만든다. 또한, 제어전압(VH)의 레벨이 높아짐에 따라 전압(α)의 레벨이 작아지게 되고, 제어 전압(VH)의 레벨이 낮아짐에 따라 전압(α)의 레벨이 커지게 된다.

따라서, 만일 제어전압(VH)이 높게 설정되면 출력신호(OUT)의 "하이"레벨에 해당하는 스윙 레벨이 높게 설정되고, 제어전압(VH)이 낮게 설정되면 출력신호(OUT)의 "하이"레벨에 해당하는 스윙 레벨이 낮게 설정된다.

도5는 도3에 나타낸 제어전압 발생기의 다른 실시예의 구성을 나타내는 것으로, 도4의 구성에 비교기(COM), PMOS트랜지스터(P3), 및 저항(R3)이 추가적으로 구성되어 있다.

도5에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.

노드(n3)의 전압은 상술한 도4의 설명에서와 같이 정해진다. 비교기(COM)는 노드(n3)의 전압과 제어전압(VH)을 비교하여 제어전압(VH)의 레벨이 노드(n3)의 레벨보다 낮으면 신호(D)의 전압 레벨을 낮추고, 이에 따라 PMOS트랜지스터(P3)가 온되어 제어전압(VH)의 레벨을 높인다. 그리고, 비교기(COM)는 제어전압(VH)의 레벨이 노드(n3)의 레벨보다 높으면 신호(D)의 레벨을 높이고, 이에 따라 PMOS트랜지스터(P3)가 오프된다. 저항(R3)은 제어전압(VH)의 레벨을 낮추기 위하여 사용된다.

도6은 도3에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것으로, 풀 스윙시의 스윙 폭이 S1이라고 하면, 도3의 구성에 의해서 스윙 폭이 S3로 줄어들게 된다. 즉, 도3의 구성에 의해서 출력신호(OUT)의 스윙 폭이 접지전압(VSS)과 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압(α)을 뺀 전압(VCC-α)사이가 된다.

상술한 실시예의 스윙 리미터는 출력신호(OUT)의 "하이"레벨을 전원전압 (VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압을 뺀 전압(VCC-α) 레벨로 만드는 것이 가능하다.

도7은 본 발명의 다른 실시예의 스윙 리미터의 구성을 나타내는 것으로, 논리 회로(10), 제어전압 발생기(30), 및 PMOS트랜지스터(P4)로 구성되어 있다.

도7에서, 논리 회로(10)는 전원전압(VCC)과 노드(n4)사이에 연결되고, PMOS트랜지스터(P4)는 노드(n4)와 접지전압(VSS)사이에 연결되고 제어전압(VL)이 인가된다. 제어전압 발생기(30)는 기준전압(VREFB)과 저전압(VBB)사이에 연결되고, 제어전압(VL)을 발생한다. 여기에서, 저전압(VBB)은 접지전압(VSS)보다 낮은 레벨의 전압이고, 기준전압(VERFB)은 저전압(VBB)보다 높은 전압이다.

도7에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.

제어전압 발생기(30)는 기준전압(VREFB)과 저전압(VBB)사이의 레벨의 제어전압(VL)을 발생한다. PMOS트랜지스터(P4)는 제어전압(VL)에 응답하여 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압으로 노드(n4)를 만든다. 그러면, 논리 회로(10)는 "로우"레벨의 입력신호(IN)에 응답하여 PMOS트랜지스터(P1)가 온되면 전원전압(VCC) 레벨의 출력신호(OUT)를 발생하고, "하이"레벨의 입력신호(IN)에 응답하여 NMOS트랜지스터(N1)가 온되면 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압 레벨의 출력신호(OUT)를 발생한다.

즉, 도7에 나타낸 회로는 출력신호(OUT)의 "로우"레벨에 해당하는 레벨이 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압레벨로 높아지게 된다.

도8은 도7에 나타낸 제어전압 발생기의 일실시예의 구성을 나타내는 것으로, 저항들(R4, R5) 및 다이오드 구성의 PMOS트랜지스터(P4')로 구성되어 있다.

도8에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.

PMOS트랜지스터(P4')는 도7의 PMOS트랜지스터(P4)와 동일한 특성을 가지도록 구성되어, PMOS트랜지스터(P4)가 공정, 전압 및 온도 변화에 따라서 PMOS트랜지스터(P4)의 문턱전압이 변화하게 되면, PMOS트랜지스터(P4')의 문턱전압 또한 PMOS트랜지스터(P4)의 문턱전압의 변화를 따라가게 된다. 노드(n5)의 전압은 기준전압(VREFB)에서 PMOS트랜지스터(P4')의 문턱전압(Vtp')의 절대값을 뺀 전압(VREFB -│Vtp'│) 레벨이 되고, 제어전압(VL)은 전압(VREFB-│Vtp'│-(R5(VBB-(VREFB-│Vtp'│)/(R4+R5))가 된다.

제어전압(VL)은 공정, 전압 및 온도 변화에 따라 PMOS트랜지스터(P4)의 문턱전압이 변화하게 되면 PMOS트랜지스터(P4')의 문턱전압 또한 변화하게 되고, 이에 따라 제어전압(VL)이 변화하게 된다. 따라서, 노드(n5)의 전압이 출력신호(OUT)의 "하이"레벨에 해당하는 스윙 레벨을 유지하게 된다.

기준전압(VREFB)은 접지전압(VSS) 레벨일 수도 있으며, 만일 접지전압(VSS) 레벨인 경우에 제어전압(VL)은 저전압(VBB)과 접지전압(VSS)사이의 전압이 된다. 그러면, PMOS트랜지스터(P4)는 접지전압(VSS)보다 낮은 레벨의 전압이 게이트로 인가되므로 노드(n4)의 전압을 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압(α)을 더한 전압 레벨로 만든다. 또한, 제어전압(VL)의 레 벨이 높아짐에 따라 전압(α)의 레벨이 커지게 되고, 제어전압(VL)의 레벨이 낮아짐에 따라 전압(α)의 레벨이 작아지게 된다.

따라서, 만일 제어전압(VL)이 높게 설정되면 출력신호(OUT)의 "로우"레벨에 해당하는 스윙 레벨이 낮게 설정되고, 제어전압(VL)이 낮게 설정되면 출력신호(OUT)의 "로우"레벨에 해당하는 스윙 레벨이 높게 설정된다.

도9는 도7에 나타낸 제어전압 발생기의 다른 실시예의 구성을 나타내는 것으로, 도8의 구성에 비교기(COM), NMOS트랜지스터(N4), 및 저항(R6)이 추가적으로 구성되어 있다.

도9에 나타낸 구성들 각각의 기능을 설명하면 다음과 같다.

노드(n6)의 전압은 상술한 도8의 설명에서와 같이 정해진다. 비교기(COM)는 노드(n6)의 전압과 제어전압(VL)을 비교하여 제어전압(VL)의 레벨이 노드(n6)의 레벨보다 높으면 신호(E)의 전압 레벨을 높이고, 이에 따라 NMOS트랜지스터(N4)가 온되어 제어전압(VL)의 레벨을 낮춘다. 그리고, 비교기(COM)는 제어전압(VL)의 레벨이 노드(n6)의 레벨보다 낮으면 신호(E)의 전압 레벨을 낮추고, 이에 따라 NMOS트랜지스터(N4)는 오프된다. 저항(R6)은 제어전압(VL)의 레벨을 높이기 위하여 사용된다.

도10은 도7에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것으로, 풀 스윙시의 스윙 폭이 S1이라고 하면, 도7의 구성에 의해서 스윙 폭이 S4로 줄어들게 된다. 즉, 도4의 구성에 의해서 출력신호(OUT)의 스윙 폭이 전원전압(VCC)과 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압 (VSS+α)사이의 레벨이 된다.

상술한 실시예의 스윙 리미터는 출력신호(OUT)의 "로우"레벨을 접지전압(VSS) 레벨에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압(VSS+α)으로 만드는 것이 가능하다.

도11은 본 발명의 또 다른 실시예의 스윙 리미터의 구성을 나타내는 것으로, 도3의 구성에 도7의 제어전압 발생기(30) 및 PMOS트랜지스터(P4)를 추가하여 구성되어 있다. 도11에서, 제1제어전압 발생기(20)는 도3의 제어전압 발생기(20)에 대응되고, 제2제어전압 발생기(30)는 도7의 제어전압 발생기(30)에 대응된다.

도11에 나타낸 구성들 각각의 기능을 도3 및 도7의 구성들 각각의 기능 설명을 참고로 하면 쉽게 이해될 것이다.

도11에 나타낸 스윙 리미터는 출력신호(OUT)의 "하이"레벨에 해당하는 레벨이 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압을 뺀 전압 레벨로 낮아지게 되고, 출력신호(OUT)의 "로우"레벨에 해당하는 레벨이 접지전압(VSS)에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압을 더한 전압 레벨로 높아지게 된다.

도12는 도11에 나타낸 스윙 리미터의 스윙 폭을 나타내는 것으로, 풀 스윙시의 스윙 폭이 S1이라고 하면, 도11의 구성에 의해서 스윙 폭이 S5로 줄어들게 된다. 즉, 도11의 구성에 의해서 출력신호(OUT)의 스윙 폭이 전원전압(VCC)에서 NMOS트랜지스터(N3)의 문턱전압(Vtn)미만의 전압(α1)을 뺀 전압(VCC-α1) 레벨과 접지전압(VSS) 레벨에 PMOS트랜지스터(P4)의 문턱전압(Vtp)의 절대값 미만의 전압(α2) 을 더한 전압(VSS+α2) 레벨사이로 만드는 것이 가능하다.

상술한 실시예의 본 발명의 스윙 리미터는 저항들(R1, R2) 및 기준전압(VREFA)의 레벨을 변경함으로써 제어전압(VH)의 레벨을 다양하게 변경하는 것이 가능하고, 또한, 저항들(R4, R5) 및 기준전압(VREFB)의 레벨을 변경함으로써 제어전압(VL)의 레벨을 다양하게 변경하는 것이 가능하다. 따라서, 출력신호(OUT)의 스윙 폭을 다양하게 가변하는 것이 가능하다.

또한, 상술한 실시예의 본 발명의 스윙 리미터를 반도체 메모리 장치에 적용하는 경우에 제어전압 발생기들(20, 30)로 인가되는 고전압은 반도체 메모리 장치의 워드 라인 구동 전압으로 사용되는 고전압을 이용하고, 저전압은 기판 전압을 이용하면 된다. 따라서, 스윙 리미터를 위한 별도의 고전압 및 저전압 발생기가 필요하지 않게 된다.

상술한 실시예에서는 논리 회로(10)가 인버터로 구성된 것을 예로 들어 설명하였으나, 논리 회로는 반드시 인버터일 필요는 없으며, 적어도 하나의 풀업 트랜지스터와 적어도 하나의 풀다운 트랜지스터를 구비하는 NAND, NOR, AND, OR과 같은 다양한 게이트 회로로 구성될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

본 발명의 스윙 리미터는 스윙 폭을 원하는 적정 레벨로 조절하는 것이 가능하다. 또한, 본 발명의 스윙 리미터의 제어전압 발생기는 공정, 전압 및 온도 변화에 따른 영향을 반영하여 제어전압을 발생함으로써 출력신호의 스윙 레벨을 일정하게 유지할 수 있다.

Claims

제1노드와 제1전원전압사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 제1풀업 트랜지스터 및 적어도 하나의 풀다운 트랜지스터를 구비하는 논리 회로;

제2전원전압과 상기 제1노드사이에 연결되고 제어전압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압미만의 전압을 뺀 전압으로 만드는 제2풀업 트랜지스터; 및

상기 제2전원전원보다 높은 레벨의 고전압과 상기 고전압보다 낮은 기준전압사이에 연결되어 상기 고전압과 상기 기준전압사이의 상기 제어전압을 발생하는 제어전압 발생기를 구비하는 것을 특징으로 하는 스윙 리미터.
제1항에 있어서, 상기 스윙 리미터는

상기 제2전원전압에서 상기 제2풀업 트랜지스터의 상기 문턱전압미만의 전압을 뺀 전압 레벨과 상기 제1전원전압 레벨사이를 스윙하는 것을 특징으로 하는 스윙 리미터.
제2항에 있어서, 상기 제1풀업 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 및 제2풀업 트랜지스터는 NMOS트랜지스터로 구성되는 것을 특징으로 하는 스윙 리미터.
제3항에 있어서, 상기 제어전압 발생기는

상기 고전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터를 구비하고,

상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1 및 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제3항에 있어서, 상기 제어전압 발생기는

상기 고전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터;

상기 제1 및 제2저항들사이의 전압과 상기 제어전압을 비교하여 비교 신호를 발생하는 비교기; 및

상기 비교 신호에 응답하여 구동 능력이 가변되어 상기 제어전압을 발생하는 PMOS트랜지스터를 구비하고,

상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1, 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제5항에 있어서, 상기 제어전압 발생기는

상기 제어전압과 상기 제1전원전압사이에 제3저항을 추가적으로 구비하는 것을 특징으로 하는 스윙 리미터.
제1전원전압과 제1노드사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 풀업 트랜지스터 및 적어도 하나의 제1풀다운 트랜지스터를 구비하는 논리 회로;

상기 제1노드와 제2전원전압사이에 연결되고 제어전압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압의 절대값 미만의 전압을 더한 전압으로 만드는 제2풀다운 트랜지스터; 및

상기 제2전원전원보다 낮은 레벨의 저전압과 상기 저전압보다 높은 기준전압사이에 연결되어 상기 저전압과 상기 기준전압사이의 상기 제어전압을 발생하는 제어전압 발생기를 구비하는 것을 특징으로 하는 스윙 리미터.
제7항에 있어서, 상기 스윙 리미터는

상기 제1전원전압 레벨과 상기 제2전원전압에서 상기 제2풀다운 트랜지스터의 상기 문턱전압의 절대값 미만의 전압을 더한 전압 레벨사이를 스윙하는 것을 특징으로 하는 스윙 리미터.
제8항에 있어서, 상기 풀업 트랜지스터 및 상기 제2풀다운 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 트랜지스터는 NMOS트랜지스터로 구성 되는 것을 특징으로 하는 스윙 리미터.
제9항에 있어서, 상기 제어전압 발생기는

상기 저전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 PMOS트랜지스터를 구비하고,

상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1 및 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제9항에 있어서, 상기 제어전압 발생기는

상기 저전압과 상기 기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 PMOS트랜지스터;

상기 제1 및 제2저항들사이의 전압과 상기 제어전압을 비교하여 비교 신호를 발생하는 비교기; 및

상기 비교 신호에 응답하여 구동 능력이 가변되어 상기 제어전압을 발생하는 NMOS트랜지스터를 구비하고,

상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1, 제2저항들사이의 제2노드의 전압을 상기 제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제11항에 있어서, 상기 제어전압 발생기는

상기 제어전압과 상기 제2전원전압사이에 제3저항을 추가적으로 구비하는 것을 특징으로 하는 스윙 리미터.
제1노드와 제2노드사이에 직렬 연결되고, 적어도 하나의 입력신호를 입력하여 출력신호를 발생하는 적어도 하나의 제1풀업 트랜지스터 및 적어도 하나의 제1 풀다운 트랜지스터를 구비하는 논리 회로;

제1전원전압과 상기 제1노드사이에 연결되고 제1제어전압에 응답하여 상기 제1노드의 전압을 상기 제2전원전압에서 문턱전압미만의 전압을 뺀 전압으로 만드는 제2풀업 트랜지스터;

상기 제2노드와 제2전원전압사이에 연결되고 제2제어전압에 응답하여 상기 제2노드의 전압을 상기 제2전원전압에서 문턱전압의 절대값 미만의 전압을 더한 전압으로 만드는 제2풀다운 트랜지스터;

상기 제1전원전원보다 높은 레벨의 고전압과 상기 고전압보다 낮은 제1기준전압사이에 연결되어 상기 고전압과 상기 제1기준전압사이의 상기 제1제어전압을 발생하는 제1제어전압 발생기; 및

상기 제2전원전원보다 낮은 레벨의 저전압과 상기 저전압보다 높은 제2기준전압사이에 연결되어 상기 저전압과 상기 제2기준전압사이의 상기 제2제어전압을 발생하는 제2제어전압 발생기를 구비하는 것을 특징으로 하는 스윙 리미터.
제13항에 있어서, 상기 스윙 리미터는

상기 제1전원전압에서 상기 제2풀업 트랜지스터의 상기 문턱전압미만의 전압을 뺀 전압 레벨과 상기 제2전원전압에서 상기 제2풀다운 트랜지스터의 상기 문턱전압의 절대값 미만의 전압을 더한 전압 레벨사이를 스윙하는 것을 특징으로 하는 스윙 리미터.
제14항에 있어서, 상기 제1풀업 및 제2풀다운 트랜지스터는 PMOS트랜지스터로 구성되고, 상기 제1풀다운 및 제2풀업 트랜지스터는 NMOS트랜지스터로 구성되는 것을 특징으로 하는 스윙 리미터.
제15항에 있어서, 상기 제1제어전압 발생기는

상기 고전압과 상기 제1기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터를 구비하고,

상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1 및 제2저항들사이의 제3노드의 전압을 상기 제1제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제16항에 있어서, 상기 제2제어전압 발생기는

상기 저전압과 상기 제2기준전압사이에 직렬 연결된 제3, 제4저항들 및 다이오드 구성의 PMOS트랜지스터를 구비하고,

상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제3 및 제4저항들사이의 제4노드의 전압을 상기 제2제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제15항에 있어서, 상기 제1제어전압 발생기는

상기 고전압과 상기 제1기준전압사이에 직렬 연결된 제1, 제2저항들 및 다이오드 구성의 NMOS트랜지스터;

상기 제1 및 제2저항들사이의 전압과 상기 제1제어전압을 비교하여 제1비교 신호를 발생하는 제1비교기; 및

상기 제1비교 신호에 응답하여 구동 능력이 가변되어 상기 제1제어전압을 발생하는 PMOS트랜지스터를 구비하고,

상기 다이오드 구성의 NMOS트랜지스터는 상기 제2풀업 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제1, 제2저항들사이의 제3노드의 전압을 상기 제1제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제18항에 있어서, 상기 제1제어전압 발생기는

상기 제1제어전압과 상기 제1전원전압사이에 제3저항을 추가적으로 구비하는 것을 특징으로 하는 스윙 리미터.
제18항에 있어서, 상기 제2제어전압 발생기는

상기 저전압과 상기 제2기준전압사이에 직렬 연결된 제3, 제4저항들 및 다이오드 구성의 PMOS트랜지스터;

상기 제3 및 제4저항들사이의 전압과 상기 제2제어전압을 비교하여 제2비교 신호를 발생하는 제2비교기; 및

상기 제2비교 신호에 응답하여 구동 능력이 가변되어 상기 제2제어전압을 발생하는 NMOS트랜지스터를 구비하고,

상기 다이오드 구성의 PMOS트랜지스터는 상기 제2풀다운 트랜지스터의 문턱전압의 변화에 따라 문턱전압이 변화하고, 상기 제3, 제4저항들사이의 제4노드의 전압을 상기 제2제어전압으로 발생하는 것을 특징으로 하는 스윙 리미터.
제20항에 있어서, 상기 제2제어전압 발생기는

상기 제2제어전압과 상기 제2전원전압사이에 제5저항을 추가적으로 구비하는 것을 특징으로 하는 스윙 리미터.