-
Die
Erfindung betrifft einen DLL-Schaltkreis zum Bereitstellen einer
einstellbaren Phasenbeziehung zu einem periodischen Eingangssignal.
-
DLL-Schaltkreise
werden allgemein bei integrierten Schaltkreisen verwendet, um ein
Taktsignal aus einem Bezugstaktsignal mit einer bestimmten festgelegten
Phasenbeziehung abzuleiten. Ein herkömmlicher DLL-Schaltkreis, wie
er z. B. in integrierten Schaltungen verwendet wird, weist Verzögerungselemente
auf, die in einer Reihe angeordnet sind und eine Verzögerungskette
bilden. Am Eingang des ersten Verzögerungselements der Verzögerungskette
wird ein periodisches Eingangssignal, vorzugsweise das Bezugstaktsignal,
angelegt. Die Verzögerungszeit
der Verzögerungselemente
ist abhängig
von einer Steuerinformation einstellbar. Ein Phasendetektor vergleicht
die Phasenbeziehung des Bezugstaktsignals am Eingang der Verzögerungskette
und eines dazu phasenverschobenen Signals am Ausgang der Verzögerungskette,
d.h. am Ausgang des letzten Verzögerungselements
der Verzögerungskette.
Besteht ein Phasenunterschied, so wird eine Steuerinformation erzeugt,
um die Verzögerungszeit
der einzelnen Verzögerungselemente
einzustellen.
-
Eine
solche DLL-Schleife stellt sich üblicherweise
so ein, dass die Verzögerungskette
eine Phasenverschiebung von 180° bewirkt,
so dass die Verzögerungszeit
bzw. die Phasenverschiebung jedes Verzögerungselements eine Phasenverschiebung von
180° geteilt
durch die Anzahl der Verzögerungselemente
der Verzögerungskette
gegeben ist. Die Ausgänge
der Verzögerungselemente
sind mit einem Auswahlelement verbunden, das einen der Ausgänge der
Verzögerungselemente
abhängig
von einem bereitgestellten Auswahlsignal auswählt und den Ausgang des ausgewählten Verzögerungselements auf
eine Ausgangsleitung der DLL-Schaltung ausgibt. Das Auswahlsignal
entspricht einer gewünschten
Phasenverschiebung des Eingangssignals bezüglich eines periodischen Ausgangssignals,
und gibt die Anzahl der Verzögerungselemente
an, durch die das Bezugstaktsignal zwischen Eingangs- und Ausgangsleitung
der DLL-Schaltung
laufen soll. Wenn Phasenverschiebungen zwischen 180° und 360° benötigt werden,
kann das Auswahlelement das Ausgangssignal des entsprechenden Verzögerungselements
gemäß dem Auswahlsignal
zusätzlich
invertieren.
-
Aufgrund
der Regelung der Rückkopplungsschleife
sind alle Variationen der Prozessparameter, der Betriebsspannung
oder der Temperatur, die die Verzögerungszeit der Verzögerungselemente
beeinflussen, soweit sie die Phasenverschiebung der gesamten Verzögerungskette
beeinflussen, kompensiert. Jedoch finden sich üblicherweise in dem DLL-Schaltkreis
weitere nicht durch die Regelung kompensierte Elemente, die eine
zusätzliche
Verzögerung
des Bezugstaktsignals bewirken, nämlich einen Eingangspuffer
für die
Verzögerungskette,
der vorgesehen ist, um der Verzögerungskette
ein Eingangssignal mit einer festgelegten Treiberstärke zur Verfügung zu
stellen, und das Auswahlelement, das ebenfalls eine Signalverzögerung aufweist.
Daher besteht eine Phasenverschiebung größer als 0° zwischen dem periodischen Eingangssignal
und dem periodischen Ausgangssignal der DLL-Schaltung, selbst wenn
eine gewünschte
Phasenverschiebung von 0° in
dem Auswahlelement ausgewählt
ist.
-
Es
ist Aufgabe der vorliegenden Erfindung, eine DLL-Schaltung zur Verfügung zu
stellen, bei der der Einfluss von Elementen auf die Phasenverschiebung,
die nicht in dem Rückkopplungskreis
angeordnet sind, kompensiert werden kann.
-
Diese
Aufgabe wird durch den DLL-Schaltkreis gemäß Anspruch 1 gelöst.
-
Weitere
vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
-
Erfindungsgemäß ist eine
DLL-Schaltung zum Bereitstellen einer einstellbaren Phasenbeziehung
zu einem periodischen Eingangssignal vorgesehen. Die DLL-Schaltung
weist steuerbare Verzögerungselemente
auf, die in Reihe geschaltet sind und eine Verzögerungskette bilden. Ferner
ist ein Phasendetektor vorgesehen, der ein Steuersignal abhängig von
dem periodischen Eingangssignal und einem durch die Verzögerungskette
verzögerten
periodischen Signal generiert, wobei abhängig von dem Steuersignal die
Verzögerung
jedes der Verzögerungselemente
eingestellt wird. Mit Hilfe einer Auswahleinheit, die jeweils mit
einem Ausgang der Verzögerungselemente
verbunden ist, wird abhängig von
einer bereitgestellten Auswahlgröße ein Ausgangssignal
eines der Verzögerungselemente
an einen Ausgang des DLL-Schaltkreises angelegt. Es ist eine Kompensationsschaltung
vorgesehen, die das Auswahlsignal modifiziert, so dass eine zumindest durch
die Auswahleinheit bewirkte zusätzliche
Verzögerung
zwischen dem periodischen Eingangssignal und dem Ausgangssignal
der DLL-Schaltung kompensiert wird.
-
Die
erfindungsgemäße DLL-Schaltung
ermöglicht
durch Modifizieren des Auswahlsignals, dass eine gewünschte Verzögerung bzw.
Phasenverschiebung des periodischen Eingangssignals so angepasst
wird, dass eine durch andere Elemente als die der Rückkopplungsschleife
bewirkte Verzögerung des
periodischen Eingangssignals kompensiert wird.
-
Vorzugsweise
erfolgt dies mit Hilfe einer Kompensationsschaltung, die eine Ausgleichsgröße ermittelt,
wobei die Kompensationsschaltung weiterhin eine Modifizierungseinheit
aufweist, um die Auswahlgröße abhängig von
der Ausgleichsgröße zu modifizieren.
-
Insbesondere
ermittelt die Kompensationsschaltung die Ausgleichsgröße, indem
die Verzögerungszeit
zumindest der Auswahleinheit in Einheiten der Verzögerungszeit
der Verzögerungselemente
bestimmt wird.
-
Gemäß einer
bevorzugten Ausführungsform weist
die Kompensationsschaltung eine weitere Auswahleinheit auf, die
mit den Ausgängen
der Verzögerungselemente
verbunden ist und deren Ausgang mit einem ersten Eingang eines Phasendetektors
verbunden ist. Der Phasendetektor generiert ein weiteres Steuersignal
abhängig
von dem periodischen Eingangssignal und dem Ausgangssignal eines durch
die weitere Auswahleinheit abhängig
von der Ausgleichsgröße ausgewählten Verzögerungselementes,
wobei eine Ausgleichseinheit vorgesehen ist, die die Ausgleichsgröße abhängig von
dem weiteren Steuersignal generiert und diese an die weitere Auswahleinheit
anlegt, um das Ausgangssignal eines der Verzögerungselemente auszuwählen. Auf
diese Weise wird eine weitere Rückkopplungsschleife
vorgesehen, die das periodische Eingangssignal auf ein periodisches
Signal abgleicht, das eine Phasenverschiebung zu dem periodischen
Eingangssignal von 0° aufweist.
Durch die weitere Rückkopplungsschleife
wird die sich zwischen dem periodischen Eingangssignal und dem Ausgangssignal
der weiteren Auswahleinheit ergebende Phasenverschiebung durch Generieren
einer Ausgleichsgröße kompensiert.
Dazu ist es notwendig, dass die weitere Auswahleinheit im wesentlichen
eine gleiche Verzögerungszeit,
wie die Auswahleinheit aufweist. Vorzugsweise wird dies erreicht,
indem die Auswahleinheit und die weitere Auswahleinheit im wesentlichen
baugleich ausgeführt
sind.
-
Gemäß einer
weiteren Ausführungsform
der vorliegenden Erfindung kann die Kompensationsschaltung eine
Kalibrierschaltung aufweisen, um in einem Kalibriermodus die Ausgleichsgröße zu ermitteln
und in einem Normalbetriebsmodus die ermittelte Ausgleichsgröße der Modifizierungseinheit
bereit zu stellen. Insbesondere weist dazu die Kalibrierschaltung
einen weiteren Phasendetektor auf, der ein weiteres Steuersignal
abhängig von
dem periodischen Eingangssignal und dem Ausgangssignal von einem über die
Auswahleinheit abhängig
von der Ausgleichsgröße ausgewählten Verzögerungselement
generiert, wobei eine Ausgleichseinheit vorgesehen ist, die in dem
Kalibriermodus die Ausgleichsgröße abhängig von
dem weiteren Steuersignal generiert und diese an die Auswahleinheit
anlegt, um das Ausgangssignal eines der Verzögerungselemente auszuwählen.
-
Zum
Bereitstellen der ermittelten Ausgleichsgröße in dem Normalbetriebsmodus
an die Modifizierungseinheit weist die Kalibrierschaltung vorzugsweise
ein Speicherelement auf.
-
Es
kann ferner ein Auswahlschalter vorgesehen sein, der abhängig von
einem Kalibriermodussignal in dem Normalbetriebsmodus die Auswahlgröße der Modifizierungseinheit
bereitstellt und in dem Kalibriermodus eine Auswahlgröße mit einem
Wert an die Modifizierungseinheit anlegt, der keiner Verzögerung durch
die Verzögerungselemente
entspricht.
-
Bevorzugte
Ausführungsformen
der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen
näher erläutert. Es
zeigen:
-
1 eine
DLL-Schaltung gemäß dem Stand
der Technik;
-
2 eine
DLL-Schaltung mit einer Kalibrierschaltung gemäß einer ersten Ausführungsform der
Erfindung, und
-
3 eine
DLL-Schaltung mit einer Kalibrierschaltung gemäß einer weiteren Ausführungsform
der vorliegenden Erfindung.
-
In 1 ist
eine DLL-Schaltung gemäß dem Stand
der Technik dargestellt. Die DLL-Schaltung dient dazu, ein periodisches
Eingangssignal, im vorliegenden Fall ein Bezugstaktsignal REFCLK,
gemäß einer
vorgegebenen Phasenverschiebung zu ver schieben und ein Ausgangssignal
A auf einer Ausgangsleitung 1 auszugeben. Die DLL-Schaltung kann
beispielsweise in einer integrierten Schaltung verwendet werden,
um ein an einem Anschluss der integrierten Schaltung bereitgestelltes
Taktsignal phasenverschoben an interne Schaltkreise anzulegen oder
eine Laufzeitkompensation vorzunehmen.
-
Die
DLL-Schaltung weist eine Rückkopplungsschleife
auf, die eine Verzögerungskette 2,
einen Phasendetektor 3 und einen Schleifenfilter 4 aufweist.
An einen Eingang der Verzögerungskette 2 ist über einen
Eingangspuffer 5 das Bezugstaktsignal REFCLK angelegt.
Der Eingangspuffer 5 dient dazu, das periodische Eingangssignal
mit einer vorbestimmten Treiberstärke an den Eingang der Verzögerungskette
anzulegen. Ebenso ist das durch den Eingangspuffer 5 getriebene
Bezugstaktsignal an einen ersten Eingang des Phasendetektors 3 angelegt.
Ein Ausgang der Verzögerungskette 2 ist
weiterhin mit einem zweiten Eingang des Phasendetektors 3 verbunden.
Ein Ausgang des Phasendetektors liefert ein Steuersignal, das mit
einem Eingang des Schleifenfilters 4 verbunden ist.
-
Die
Verzögerungskette 2 weist
in Reihe geschaltete Verzögerungselemente 6 auf,
die jeweils einen Eingang, einen Ausgang und einen Steuereingang
aufweisen. Die Verzögerungselemente 6 sind mit
ihren Eingängen
und ihren Ausgängen
in Reihe geschaltet und bewirken jeweils eine Signalverzögerung für das an
ihren Eingang anliegende Signal. Ihre Steuereingänge sind gemeinsam mit einem
Ausgang des Schleifenfilters 4 verbunden, an dem das gefilterte
Steuersignal aus dem Phasendetektor 3 ausgegeben wird.
-
Der
Schleifenfilter 4 dient im wesentlichen dazu, ein Schwingen
der Rückkopplungsschleife
zu vermeiden, um insbesondere bei digital bzw. diskret einstellbaren
Verzögerungselementen
sprunghafte Änderungen
um einen einzustellenden Wert zu vermeiden.
-
Die
durch die Verzögerungskette 2,
den Phasendetektor 3 und den Schleifenfilter 4 gebildete Rückkopplungsschleife
stellt sich je nach verwendeten Phasendetektor so ein, dass die
addierten Verzögerungszeiten
jedes der Verzögerungselemente 6 eine
Verzögerung
der Verzögerungskette 2 um
180° bewirken.
D.h., das am Ausgang der Verzögerungskette 2 entnommene
und an den zweiten Eingang des Phasendetektors 3 angelegte
Signal ist gegenüber
dem verstärkten
Bezugstaktsignal REFCLK um 180° phasenverschoben.
-
Die
Anzahl der Verzögerungselemente 6 in der
Verzögerungskette 2 ist
nicht wie im angegebenen Beispiel auf acht beschränkt; es
ist sinnvoll, die Anzahl der Verzögerungselemente möglichst
groß zu wählen, so
dass eine möglichst
gute Auflösung
bei der Auswahl der Phasenverschiebung erreicht wird. Weiterhin
ist es je nach verwendeten Phasendetektor 3 möglich, auch
eine Verzögerungskette
für eine
Verzögerung
des Eingangssignals um 360° zur
Verfügung
zu stellen, wobei der Phasendetektor 3 in diesem Fall feststellt,
ob das Eingangssignal bezüglich des
Ausgangssignals der Verzögerungskette
vor- oder nacheilend ist.
-
Es
ist weiterhin eine Auswahleinheit 7 vorgesehen, die beispielsweise
als Multiplexer ausgebildet sein kann. Die Auswahleinheit 7 weist
Eingänge
auf, die sowohl direkt mit dem Ausgang des Eingangspuffers 5 als
auch mit den Ausgängen
der einzelnen Verzögerungselemente
der Verzögerungskette 2 verbunden
sind. Die Auswahleinheit 7 wählt entsprechend einem Verzögerungssignal
VS, das die gewünschte
Phasenverschiebung angibt, einen der Eingänge aus, um diesen mit der
Ausgangsleitung 1 zu verbinden. Das Verzögerungssignal
VS wird vorgegeben und stellt also ein Auswahlsignal für die Auswahleinheit 7 dar,
um einen der Ausgänge
der Verzögerungselemente 6 auszuwählen, der
einer bestimmten Phasenverschiebung des Bezugstaktsignal REFCLK
entspricht. Da die Anzahl der Verzögerungselemente 6 in
der Verzögerungskette 2 bekannt ist
und ferner bekannt ist, dass im eingeschwungenen Zustand die Rückkopplungsschleife
die Verzögerung
der Verzögerungskette 2 auf
exakt eine Phasenverschiebung von 180° einregelt, kann die durch ein Verzögerungselement
bewirkte Phasenverschiebung auf 180° dividiert durch die Anzahl
der Verzögerungselemente 6 der
Verzögerungskette 2 ermittelt
werden. Entsprechend dem Verzögerungssignal
VS wird nun das mit keinem oder einer bestimmten Anzahl von Verzögerungselementen 6 verzögerte Bezugstaktsignal
ausgewählt
und auf die Ausgangsleitung 1 als Ausgangssignal A ausgegeben.
Im vorliegenden Beispiel sind insgesamt acht Verzögerungselemente 6 für die gesamte
Verzögerungskette 2 vorgesehen,
so dass sich eine Phasenverschiebung für jedes der Verzögerungselemente
von 22,5° ergibt.
Soll eine Phasenverschiebung von 45° zwischen dem Bezugstaktsignal
REFCLK und dem Ausgangssignal A erreicht werden, so ist der Ausgang
des zweiten Verzögerungselements über die
Auswahleinheit 7 mit der Ausgangsleitung 1 zu
verbinden und das Verzögerungssignal
VS entsprechend zu wählen.
Die Auswahleinheit 7 kann ferner eine Invertereinheit (nicht gezeigt)
aufweisen, um das auf die Ausgangleitung 1 durchgeschaltete
Signal zu invertieren, wodurch Phasenverschiebungen zwischen 180° und 360° realisiert
werden können.
Dies wird vorzugsweise ebenfalls durch das Verzögerungssignal VS vorgegeben.
-
Während in
der Rückkopplungsschleife
prozessbedingte, sowie von der Versorgungsspannung und der Temperatur
abhängige
Einflüsse
auf die Verzögerungszeit
der Verzögerungselemente
kompensiert werden, wird die Signalverzögerung innerhalb der Auswahleinheit 7 und
innerhalb des Eingangspuffers 5 nicht durch die Rückkopplungsschleife
kompensiert. Die Phasenverschiebung zwischen dem periodischen Eingangssignal
der DLL-Schaltung
und dem Ausgangssignal der DLL-Schaltung wird also immer mit einer
entsprechenden zusätzlichen
Signalverzögerung
beaufschlagt, die durch die Signalverzögerungen der Auswahleinheit 7 und
des Eingangspuffers 5 gegeben sind. Da dies bei variabler
Frequenz des periodischen Eingangssignals zu unterschiedlichen zusätzlichen
Phasenverschiebungen führen
kann, ist es wünschenswert,
diese Einflüsse möglichst
zu minimieren bzw. zu eliminieren.
-
Dazu
ist gemäß 2 eine
erste Ausführungsform
einer erfindungsgemäßen DLL-Schaltung vorgesehen.
Darin entsprechen gleiche Bezugszeichen Elementen gleicher oder
vergleichbarer Funktionen.
-
Die
Ausführungsform
der 2 weist zur Kompensation der Phasenverschiebung,
die durch die Auswahleinheit 7 und den Eingangspuffer 5 bewirkt
wird, eine Modifikationsschaltung 8 auf, die das Verzögerungssignal
VS gemäß einem
Ausgleichssignal AS modifiziert und ein modifiziertes Verzögerungssignal
VS' an die Auswahleinheit 7 anlegt.
Dazu ist eine weitere Auswahleinheit 9 vorgesehen, die
im wesentlichen baugleich zu der Auswahleinheit 7 aufgebaut
ist bzw. eine gleiche Signallaufzeit wie die Auswahleinheit 7 aufweist.
Ein Ausgang der weiteren Auswahleinheit 9 ist mit einem
ersten Eingang eines weiteren Phasendetektors 10 und ein
zweiter Eingang des weiteren Phasendetektors 10 ist mit
dem Bezugstaktsignal REFCLK vor dem Eingangspuffer 5 verbunden.
Ein Ausgang des weiteren Phasendetektors 10 ist mit einer
Ausgleichseinheit 11 verbunden, die das Ausgleichssignal
AS generiert und sowohl der Modifikationsschaltung 8 als
auch der weiteren Auswahleinheit 9 zur Verfügung stellt.
Dieses Ausgleichssignal AS wird durch die Rückkopplungsschleife, die durch
den weiteren Phasendetektor 10, die Ausgleichseinheit 11 und
der weiteren Auswahleinheit 9 gebildet wird, so eingestellt,
dass die Verzögerung
der weiteren Auswahleinheit 9 und des Eingangspuffers 5 im
wesentlichen in Einheiten der eingestellten Verzögerungszeiten der Verzögerungselemente 6 kompensiert
wird. D.h., die Verzögerungszeit
zwischen dem Eingang des Eingangspuffers 5 und dem Ausgang
der weiteren Auswahleinheit 9, die der Verzögerungszeit
zwischen dem Eingang des Eingangspuffers 5 und dem Ausgang
der Auswahleinheit 7 entspricht, wird ohne den Einfluss
der Verzögerungskette 2 ermittelt
und durch das Ausgleichssignal AS als einen Faktor der Verzögerungszeit
eines Verzögerungselementes 6 ausgedrückt. Entspricht
beispielsweise die durch den Eingangspuffer 5 und die weitere
Auswahleinheit 9 bewirkte Signalverzögerung 67,5°, so erhält man als Ausgleichssignal
eine Ausgleichsgröße im Wert
von „–3", wodurch die Signalverzögerungen
von 67,5° durch
eine Signalverzögerung
von „–67,5°" ausgeglichen werden kann,
Die Modifikationsschaltung 8 stellt im dargestellten Ausführungsbeispielen
im Wesentlichen eine Subtrahierschaltung dar, bei der von dem vorgegebenen
Verzögerungssignal
VS das Ausgleichssignal AS subtrahiert wird, um das modifizierte
Verzögerungssignal
VS' zu erhalten.
Das Verzögerungssignal
VS und das Ausgleichssignal AS können
sowohl digitale Signale als auch analoge Signale in Form von Spannungen
darstellen und geben vorzugsweise die entsprechenden Verzögerungen
der Anzahl von Verzögerungselementen
an.
-
Soll
beispielsweise eine Phasenverschiebung von 90° zwischen Eingangssignal und
Ausgangssignal in der DLL-Schaltung erreicht werden, so gibt in
dem in der 2 dargestellten Ausführungsbeispiel
das Verzögerungssignal
VS einen Wert an, der bestimmt, dass der Ausgang des vierten Verzögerungselementes 6 der
Verzögerungskette 2 mit der
Ausgangsleitung 1 verbunden wird. Wird mit der weiteren
Rückkopplungsschleife,
die aus der weiteren Auswahleinheit 9, dem weiteren Phasendetektor 10 und
der Ausgleichseinheit 11 gebildet wird, festgestellt, dass
die Phasenverschiebung zwischen Eingangs- und Ausgangssignal bei
einer angenommenen eingestellten Phasenverschiebung von 0° etwa 45° entspricht,
so ergäbe
sich bei der DLL-Schaltung gemäß dem Stand
der Technik eine Phasenverschiebung von 135° zwischen Eingangs- und Ausgangssignal,
da die Signallaufzeiten in der Auswahleinheit 7 und dem
Eingangspuffer 5 nicht durch die Rückkopplungsschleife kompensiert
werden können.
Die weitere Rückkopplungsschleife
bestimmt nun ein Ausgleichssignal AS, das in der Modifikationsschaltung 8 so
mit dem Verzögerungssignal
VS verrechnet wird, dass die Anzahl der Verzögerungselemente, die das Eingangssignal
durchläuft,
bevor es an der Ausgangsleitung 1 angelegt wird, reduziert
wird und zwar um einen Wert, der der Phasenverschiebung von 45° entspricht,
die durch die Auswahleinheit 7 und den Eingangspuffer 5 verursacht
wird. Die Phasenverschiebung von 45° kann im wesentlichen durch
zwei Verzögerungselemente 6 ausgeglichen
werden, so dass im vorgenannten Beispiel der Ausgang des zweiten
Verzögerungselementes
statt des vierten mit der Ausgangsleitung 1 verbunden wird,
um die gewünschte
Phasenverschiebung von 90° zu
erhalten.
-
Eine
alternative Ausführungsform
der Erfindung ist in 3 gezeigt. Auch hier entsprechen
gleiche Bezugszeichen gleichen Elementen mit gleicher oder vergleichbarer
Funktion. Anstelle einer weiteren Auswahleinheit wird die Auswahleinheit 7 sowohl zum
Ausgeben des Ausgangssignals als auch zum Ermitteln des Ausgleichssignals
AS verwendet. Dazu wird eine Kalibrierschaltung verwendet, die in
zwei Betriebsmodi betreibbar ist. In einem Kalibriermodus wird zunächst die
durch den Eingangspuffer 5 und die Auswahleinheit 7 bewirkte
Phasenverschiebung ermittelt und eine entsprechende Ausgleichsgröße AS bereitgestellt.
Diese Ausgleichsgröße wird
gespeichert und in dem Normalbetriebsmodus der Kompensationsschaltung 8 zur
Verfügung
gestellt. Im wesentlichen ist dazu der Ausgang der Auswahleinheit 7 mit
einem ersten Eingang eines weiteren Phasendetektors 20 verbunden.
Ein zweiter Eingang des Phasendetektors 20 ist mit dem
Bezugstaktsignal REFCLK als Eingangssignal verbunden. Ein Ausgang
des Phasendetektors ist mit einer Ausgleichseinheit 21 verbunden.
Die Ausgleichseinheit 21 empfängt ein Modussignal MS, das
angibt, ob ein Kalibriermodus oder ein Normalbetriebsmodus eingenommen
werden soll. Die Ausgleichseinheit 21 ermittelt in dem
Kalibriermodus, der durch das Modussignal MS angezeigt wird, die
Ausgleichsgröße und speichert diese
in der Speichereinheit 22.
-
Zeigt
das Modussignal MS den Normalbetriebsmodus an, so wird die Ausgleichsgröße, die
in der Speichereinheit 22 gespeichert ist, der Modifikationsschaltung 8 bereitgestellt.
Weiterhin wird durch eine Schalteinrichtung 23, die beispiels weise
in Form eines Multiplexers ausgebildet sein kann, im Kalibriermodus
eine Kalibriergröße der Modifikationsschaltung 8 zur
Verfügung
gestellt, die angibt, dass das Eingangssignal durch die Verzögerungskette 2 möglichst
unverzögert
an den Ausgang der DLL-Schaltung angelegt werden soll, d.h. der
Ausgang des Eingangspuffers 5 wird über die Auswahleinheit 7 auf
die Ausgangsleitung 1 angelegt. Im Normalbetriebsmodus
wird das Verzögerungssignal
VS, das an einem zweiten Eingang der Schalteinrichtung 23 anliegt,
an die Modifikationsschaltung 8 angelegt, so dass ein modifiziertes
Verzögerungssignal
VS' abhängig von
dem Verzögerungssignal
VS und dem Ausgleichssignal AS an die Auswahleinheit 7 angelegt
wird.
-
Im
wesentlichen unterscheidet sich die Ausführungsform der 2 von
der Ausführungsform der 3 dadurch,
dass in der letztgenannten Ausführungsform
das weitere Auswahlelement 9 eingespart werden kann und
statt dessen in zwei Betriebsmodi zunächst die Ausgleichsgröße AS bestimmt wird
und anschließend
die bestimmte Ausgleichsgröße zur Modifizierung
des Verzögerungssignals
in der Modifikationsschaltung 8 verwendet wird.
-
Die
Erfindung ermöglicht
es, bei einer DLL-Schaltung auch die unabhängig von der Rückkopplungsschleife
verwendeten Bauelemente, wie die Auswahleinheit 7 (Multiplexer)
und den Eingangspuffer 5, der der Rückkopplungsschleife vorgeschaltet
ist, zu berücksichtigen,
so dass die Phasenverschiebung zwischen dem periodischen Eingangssignal
und dem phasenverschobenen Ausgangssignal exakt auf den durch das
Verzögerungssignal
VS angegebenen Wert eingestellt werden kann.
-
Die
Merkmale der verschiedenen Ausführungsformen
können
in beliebiger Weise miteinander kombiniert werden, sofern sie sich
technisch nicht in offensichtlicher Weise ausschließen ohne
vom Bereich der vorliegenden Erfindung abzuweichen.
-
- 1
- Ausgangsleitung
- 2
- Verzögerungskette
- 3
- Phasendetektor
- 4
- Schleifenfilter
- 5
- Eingangspuffer
- 6
- Verzögerungselement
- 7
- Auswahleinheit
- 8
- Modifikationsschaltung
- 9
- Weitere
Auswahleinheit
- 10
- weiterer
Phasendetektor
- 11
- Ausgleichseinheit
- 20
- weiterer
Phasendetektor
- 21
- Ausgleichseinheit
- 22
- Speichereinheit
- 23
- Schalteinrichtung