DE112004001067B4

DE112004001067B4 - Mehrtakterzeuger mit programmierbarer Taktverzögerung

Info

Publication number: DE112004001067B4
Application number: DE112004001067T
Authority: DE
Inventors: Nicholas G. Coconut Creek Cafaro; Robert E. Pompano Beach Stengel
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 2003-06-18
Filing date: 2004-06-18
Publication date: 2010-09-23
Anticipated expiration: 2024-06-19
Also published as: US6959397B2; WO2004114091A3; DE112004001067T5; US20040257130A1; WO2004114091A2

Abstract

Taktsignalerzeuger mit programmierbarer Verzögerung, mit:
einer Frequenzerzeugerschaltung, die ein Ausgangssignal F_ϕ0 aus einem Bezugssignal F_ref erzeugt;
einem Frequenzakkumulator, der mit einem Vorladewert P_K1 für einen ersten Bezugssignalzyklus vorgeladen ist und eine Frequenzteilungskonstante K₁ als ein Eingangssignal zu demselben für folgende Zyklen von F_ref empfängt, wobei der Frequenzakkumulator einen maximalen Zählwert K_MAX aufweist und ein Überlaufausgangssignal erzeugt;
einem Phasenakkumulator, der das Überlaufausgangssignal von dem Frequenzakkumulator als ein Taktsignal empfängt, mit einem Vorladewert P_C1 für einen ersten Zyklus des Überlaufausgangssignals von dem Frequenzakkumulator vorgeladen ist und eine Phasenversatzkonstante C₁ als ein Eingangssignal zu demselben während folgender Zyklen des Überlaufausgangsignals von dem Frequenzakkumulator empfängt, wobei der Phasenakkumulator einen maximalen Zählwert C_MAX aufweist und ein Phasenakkumulator-Ausgangssignal erzeugt;
einer Verzögerungsleitung, die durch das Bezugssignal F_ref getaktet ist und eine Mehrzahl von verzögerten Bezugstaktsignalen bei einer Mehrzahl von Abzweigungsausgängen erzeugt; und
einer Abzweigungsauswahleinrichtung, die das Phasenakkumulator-Ausgangssignal empfängt und mindestens einen der...

Description

GEBIET DER ERFINDUNG
Diese Erfindung bezieht sich allgemein auf das Gebiet der Verzerrungskorrektur bzw. Versatzkorrektur von Taktsignalen. Gemäß bestimmter Ausführungsbeispiele übereinstimmend mit der vorliegenden Erfindung bezieht sich diese Erfindung insbesondere auf eine Taktentzerrungsanordnung, die eine Verzögerungsleitungs- bzw. Laufzeitkettenarchitektur verwendet.
HINTERGRUND DER ERFINDUNG
Taktverzerrungsprobleme können sich in mehreren Umgebungen einschließlich, jedoch nicht darauf begrenzt, auf der Chipebene, der System-auf-Chip-(SoC-; SoC = System-on-Chip)Ebene und der Platinen/System-Ebene zeigen. Als ein Beispiel einer Verzerrung auf einer Chipebene sei ein Mikroprozessor betrachtet, dessen synchrone Schaltungsanordnung (d. h. Flip-Flops) sich über einen weiten Bereich eines integrierten Schaltungschips erstreckt. Es sei nun ein einzelnes Taktsignal betrachtet, das über den Chip auf eine solche Art und Weise verteilt werden soll, dass die steigende Flanke jedes Taktzyklus jedes Flip-Flop zu dem gleichen Zeitpunkt erreicht. Sowie die Vorrichtungsgrößen schrumpfen, die Taktgeschwindigkeiten bzw. Taktraten zunehmen und die Chipgröße zunimmt, wird die Verzerrung in dieser Umgebung ein problematischerer Punkt. Dies bedeutet, dass sich die Wegverzögerung in einer Signalspur von einem Abschnitt des Chips zu einem anderen um viele Zyklen einer Taktperiode unterscheiden kann. Bei Systemtaktfrequenzen weit in dem Gigahertz-Bereich können Taktverzerrungen in der Größenordnung von Pikosekunden ungünstige Einflüsse auf die Systemleistung erzeugen oder sogar die Systemfunktionalität unterbrechen.
Ein ähnliches Problem tritt bei so genannten ”System-auf-Chip”-Szenarios auf. Ein Taktsignal soll zu einem Basisband-Abschnitt, einem Mikroprozessor und einem Speicherblock (oder anderen Funktionsblöcken) mit einer minimalen Verzerrung geführt werden. Die Länge eines Chip-internen Signalweges von dem Takterzeuger zu den verschiedenen Funktionsblöcken kann wiederum ausreichend lang sein, um eine bedeutende Verzögerung einzuführen und dadurch die maximale Betriebsfrequenz zu beeinflussen. Die Verzerrung kann aus den gleichen oben umrissenen Gründen auf einem Platinenebenensystem ein Problem sein. Bei einem Platinenebenensystem kann jedoch das Problem durch noch längere Signalspuren und eine stärkere Belastung, die durch Signalwege, die auf und von Chips und anderen Komponenten geführt sind, verursacht wird, noch weiter verschlimmert werden.
US 6,353,649 B1 zeigt einen direkten digitalen Synthesizer mit Zeitinterpolation. Ein direkter digitaler Synthesizer enthält einen ersten Akkumulator, der als Frequenzakkumulator arbeitet, um eine gewünschte Durchschnittsfrequenz zu erzeugen. Ein zweiter Akkumulator arbeitet zum Erzeugen einer Phasenkorrektur bei jedem Überlauf des Frequenzakkumulators, wobei der Eingang in dem Phasenkorrekturakkumulator eine Funktion der Eingangsfrequenz ist. Das Taktsignal des Phasenkorrekturakkumulators ist ein Überlauf-Signal des Frequenakkumulators. Mit dieser Konfiguration ist es möglich, dass der Frequenzakkumulator eine Zeitsteuerung und der Phasenakkumulator einen Interpolationswert erzeugt. Die Verwendung der beiden vorbeschriebenen Akkumulatoren beseitigt die Notwendigkeit für die Verwendung eines Multiplizierers beim Entwurf, welcher einen hohen Stromverbrauch aufweist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die als neu angenommenen Merkmale der Erfindung sind ausführlich in den beigefügten Ansprüchen dargelegt. Die Erfindung selbst ist jedoch sowohl hinsichtlich der Gestaltung als auch des Betriebsverfahrens zusammen mit den Zielen und Vorteilen derselben am besten unter Bezugnahme auf die folgende detaillierte Beschreibung der Erfindung zu verstehen, die bestimmte exemplarische Ausführungsbeispiele der Erfindung in Verbindung mit den begleitenden Zeichnungen beschreibt, in denen:
1 ein schematisches Diagramm einer Taktschaltung mit programmierbarer Verzerrung übereinstimmend mit bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist;
2 eine graphische Darstellung ist, die exemplarische programmierte Ausgangssignale von der Schaltung 100, sowie sich dieselben auf ein Bezugstakteingangsignal und aufeinander beziehen, übereinstimmend mit bestimmten Ausführungsbeispielen der Erfindung darstellt;
3 ein Blockdiagramm einer alternativen Taktschaltung mit programmierbarer Verzerrung übereinstimmend mit bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist;
4 ein schematisches Blockdiagramm einer alternativen integrierten Verzögerungsleitungsschaltung übereinstimmend mit bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist; und
5 ein Blockdiagramm einer weiteren alternativen Taktschaltung mit programmierbarer Verzerrung übereinstimmend mit bestimmten Ausführungsbeispielen der vorliegenden Erfindung ist.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Obwohl diese Erfindung Ausführungsbeispiele in vielen unterschiedlichen Formen zulässt, sind in den Zeichnungen spezifische Ausführungsbeispiele gezeigt und hierin in dem Wissen detailliert beschrieben, dass die vorliegende Offenbarung als ein Beispiel der Prinzipien der Erfindung aufzufassen ist und nicht die Erfindung auf die spezifischen gezeigten und beschriebenen Ausführungsbeispiele begrenzen soll. In der folgenden Beschreibung werden gleiche Bezugsziffern verwendet, um gleiche, ähnliche oder entsprechende Elemente in den mehreren Ansichten der Zeichnungen zu beschreiben.
Die Ausdrücke ”eine, einer, eines” sind, wie hierin verwendet, als eine, einer, eines oder mehr als eine, einer oder eines definiert. Der Ausdruck ”Mehrzahl” ist, wie hierin verwendet, als zwei oder mehr als zwei definiert. Die Ausdrücke ”weitere, weiterer, weiteres” sind, wie hierin verwendet, als mindestens eine zweite, ein zweiter oder ein zweites oder mehr definiert. Die Ausdrücke ”umfassend” und/oder ”mit” sind, wie hierin verwendet, als aufweisend (d. h. offene Sprache) definiert. Der Ausdruck ”gekop pelt” ist, wie hierin verwendet, als verbunden, obwohl nicht notwendigerweise direkt und nicht notwendigerweise mechanisch, definiert.
Diese Erfindung schafft in mit derselben übereinstimmenden bestimmten Ausführungsbeispielen eine flexible, integrierte Lösung, durch die eine Taktentzerrungsoperation innerhalb der Takterzeugungsfunktion durchgeführt wird. Aufgrund der Natur der Takterzeugung kann die einstellbare Phasenauflösung des (der) Ausgangssignal(e) sehr fein gemacht werden, wie es im Folgenden gezeigt ist.
Unter Bezugnahme auf die exemplarische Architektur einer in 1 gezeigten Takterzeugerschaltung mit einer programmierbaren Verzerrung kann eine Schaltung 100 derselben verwendet werden, um drei unabhängige programmierbare Ausgangssignale F_ϕ0, F_ϕ1 und F_ϕ2 zu erzeugen, wobei F_ϕ1 und F_ϕ2 relativ zu F_ϕ0 phasenverschoben sein können. Die Ausgangssignale F_ϕ0, F_ϕ1 und F_ϕ können als Funktionen der Zeit (t), der Periode (T) und der Phasenverschiebung (ϕ) beschrieben sein. Obwohl die Frequenzen der Ausgangssignale zum Zweck der Allgemeingültigkeit als unabhängig gezeigt sind, sei bemerkt, dass viele oder möglicherweise die meisten Entzerrungsvorrichtungen versuchen würden, Signale gleicher Frequenz, d. h. T_ϕ1 = T_ϕ2 = T_ϕ3, auszurichten. Es wird zunächst wiederholt, wie ein Ausgangssignal oder eine Entzerrung unter Verwendung der obersten Signalerzeuger-Schaltungsanordnung 104, die in gestrichelten Linien gezeigt ist, erzeugt wird.
Auf einen Zwischenspeicher bzw. Akkumulator 108 wird hierin als ein ”Frequenzakkumulator” 108 Bezug genommen, und auf den Akkumulator 112 wird hierin als ein ”Phasenakkumulator” 112 Bezug genommen. Der Frequenzakkumulator 108 ist durch einen Bezugstakt mit einer Frequenz F_ref getaktet und ist gemäß einem Eingangswert K₀, der als eine Frequenzteilungskonstante dient, die in den Akkumulator geladen wird, in Betrieb. Der Wert von K₀ wird durch die gewünschte Ausgangsfrequenz F_out gemäß der folgenden Beziehung bestimmt.
K_MAX ist der maximale Zählwert des Frequenzakkumulators 108.
Der Phasenakkumulator 112 ist durch ein Überlaufsignal 116 von dem Frequenzakkumulator 108 getaktet und ist gemäß einem Eingangswert Co, der als eine Phasenversatzkonstante dient, in Betrieb. Das Überlaufsignal 116 des Frequenzakkumulators 116 liefert ein Signal, das ein Durchschnitt F_ϕ0 ist. Der Wert von C₀ ist ebenfalls eine Funktion der gewünschten Ausgangsfrequenz und ist gegeben durch:
C_MAX ist der maximale Zählwert des Phasenakkumulators 112, und in diesem Fall ist F_out gleich F_ϕ0.
Wenn ein Schaltereignis als ein Übergang in dem Ausgangssignal von einem hohen Zustand zu einem niedrigen Zustand oder einem niedrigen Zustand zu einem hohen Zustand definiert ist, dann kann der Frequenzakkumulator 108 als die Durchschnittsfrequenz, bei der ein Schaltereignis auftritt, steuernd betrachtet werden. In der Zwischenzeit bestimmt der Phasenakkumulator 112 durch Auswählen des geeigneten Abgriffs bzw. der geeigneten Abzweigung von der abgegriffenen bzw. abgezweigten Verzögerungsleitung 120 die Phase des Übergangs relativ zu F_ref. Dies wird durch Liefern des Ausgangssignals 124 von dem Phasenakkumulator 112 zu einer Abzweigungsauswahl-Logikschaltung 126, die einen Multiplexer 128 steuert, erreicht. Die abgezweigte Verzögerungsleitung 120 empfängt den Eingangsbezugstakt F_ref und erzeugt bei einer Folge von Ausgangsabzweigungen auf eine bekannte Art und Weise eine Folge von verzögerten Versionen von F_ref.
Die Abzweigungsauswahl-Logikschaltung 126 bestimmt, welche der Mehrzahl von Abzweigungen von der Verzögerungsleitung 120 ausgewählt werden soll, um das gewünschte Ausgangssignal zu erzeugen. Die Abzweigungsauswahl-Logikschaltung 126 übersetzt den Inhalt des Phasenakkumulators 112 in eine binär codierte (oder analoge) Abzweigungsadresse. Der Multiplexer 128 empfangt die Abzweigungsadresse von der Abzweigungsauswahl-Logikschaltung 126, die bestimmt, welche Abzweigung der Verzögerungsleitung 120 zu dem Ausgang weiter gegeben wird, um F_ϕ0 zu erzeugen. Die Grobheit oder Feinheit der Ausgangsfrequenzauflösung hängt von der Kapazität des Phasenakkumulators 112 ab. Je höher die Kapazität des Phasenakkumulators 112 ist, desto höher ist die Auflösung, die an dem Ausgang erhalten werden kann.
Die Verzögerungsleitung 120 kann von Verzögerungselement zu Verzögerungselement und über die Verzögerungsleitung kleinere Fehler aufweisen. Die Verzögerungsleitung kann dementsprechend in einer verzögerungsverriegelten Schleife bzw. Verzögerungsregelschleife verriegelt sein und/oder kann jede geeignete Einrichtung enthalten, um die Verzögerung von einem oder mehreren der Verzögerungselemente, die einen Teil derselben bilden, einzeln einzustellen (was als ein ”Einstellen”-Eingangssignal zu der Verzögerungsleitung gezeigt ist).
Die Zahl von Verzögerungselementen in der Verzögerungsleitung 120 bestimmt den Quantisierungsfehler, der dem Platzieren einer Ausgangsflanke zu einem genauen Zeitpunkt zugeordnet ist. Dieser Quantisierungsfehler führt zu einem Phasen-Jitter bzw. einer Phasenschwankung in dem Ausgangssignal. Durch die Verwendung des Frequenzakkumulators 108 und des Phasenakkumulators 112 und einer anderen Schaltungsanordnung 100, wie gezeigt, kann man daher innerhalb der Auflösung der Schaltungsanordnung jeden gewünschten Ausgangswert einer Frequenz bis zu F_ref erzeugen. Die Ausgangsfrequenz F_ϕ0 kann daher (innerhalb der Auflösung der Schaltung) durch die folgende Gleichung definiert sein:
Die vorhergehende Definition eines Schaltereignisses kann verwendet werden, um zu verstehen, wie das Verändern des Inhalts von jedem der Akkumulatoren 108 und 112 verwendet werden kann, um die Phase des Ausgangssignals zu steuern. Wenn der Frequenzakkumulator 108 gezwungen wird, das Akkumulations- bzw. Ansammlungsverfahren von einer bestimmten anderen Zahl als null durch Vorladen desselben (z. B. zu dem Zeitpunkt eines Schaltungszurücksetzens bzw. Schaltungsneueinstellens) zu beginnen, dann kann die Zeit, die es dauert, bis ein Überlaufen des Akkumulators 108 auftritt, verringert werden. Dies führt dazu, dass ein Schaltereignis während eines früheren Bezugstaktzyklusses auftritt, als es der Fall sein würde, wenn der Akkumulator 108 von null das Zählen gestartet hätte. Da der Betrieb des Phasenakkumulators 112 von dem Überlaufen des Frequenzakkumulators 108 abhängt, ist dort ebenfalls eine ähnliche Einstellung vorgesehen.
Um jede gewünschte Zeitverzerrung zu dem Ausgangssignal zu addieren, kann der Frequenzakkumulator mit einem Frequenzakkumulator-Vorladewert vorgeladen werden, der gegeben ist durch:
ϕ ist die gewünschte Phasenverschiebung im Bogenmaß. Der Phasenakkumulator-Vorladewert für die Phasenverschiebung ist dann gegeben durch:
Das Ausgangssignal des Multiplexers 128 ist durch die folgende Gleichung gegeben:
T_p ist die Pulsbreite, T_ϕ0 ist die Periode und rect ist eine Rechteckfunktion, wie in Gleichung 6 definiert ist. Wenn die Vorladewerte P_K und P_C für die Schaltung 104 auf null eingestellt sind, wie es bei diesem exemplarischen Ausführungsbeispiel dargestellt ist, dann wird an dem Ausgangssignal eine Null-Phasen-Einstellung vorgenommen.
Eine Bezugserzeugerschaltung 104 übereinstimmend mit bestimmten Ausführungsbeispielen der Erfindung weist somit einen Bezugsfrequenzakkumulator 108 auf, der mit einem Vorladewert P_K0 vorgeladen ist und einen Zyklus des Bezugstaktsignals gefolgt von einer Konstante K₀ als das Akkumulatoreingangssignal danach während folgender Taktzyklen empfangt. Der Frequenzakkumulator weist einen maximalen Zählwert K_MAX auf und erzeugt ein Überlaufausgangssignal, wenn der maximale Zählwert erreicht ist. Ein Bezugsphasenakkumulator 112 ist mit einem Vorladewert P_C0 vorgeladen und empfängt als ein Taktsignal ein Überlaufausgangssignal von dem Frequenzakkumulator. Derselbe empfängt dann als ein Eingangssignal zu demselben eine Phasenversatzkonstante C₀, wobei der Phasenakkumulator einen maximalen Zählwert C_MAX aufweist und ein Phasenakkumulator-Überlaufausgangssignal erzeugt. Ein Bezugsverzögerungsleitung 120 ist durch das Bezugseingangssignal getaktet und erzeugt bei einer Mehrzahl von Abzweigungsausgängen eine Mehrzahl von verzögerten Bezugstaktsignalen. Eine Bezugsabzweigungs-Auswahlschaltung empfängt das Phasenakkumulator-Ausgangssignal und wählt ansprechend auf dasselbe mindestens einen der Abzweigungsausgänge aus, um ein Ausgangssignal F_ϕ0 zu erzeugen.
Für den Bezugserzeuger 104 können die Vorladewerte null sein. Andere ähnliche Schaltungen können verwendet werden, um Taktausgangssignale zu erzeugen, die mit Bezug auf dieselben, wie es im Folgenden beschrieben ist, verzerrt sind. Durch die Verwendung der Akkumulatorvorladewerte der Gleichungen 4 und 5 kann jede Zahl von phaseneingestellten Ausgangssignalen durch ein Vervielfältigen der Schaltungsanordnung von 1 geschaffen werden. Zwei solcher Vervielfältigungen sind in 1 beispielsweise gezeigt, um F_ϕ1 und F_ϕ2 zu erzeugen, es kann jedoch jede Zahl von solchen Netzwerken, wie gewünscht, ausgedacht werden. Die erste Vervielfältigung empfängt das Eingangssignal K₁ bei einem Frequenzakkumulator 132 und C₁ bei einem Phasenakkumulator 136, um die Ausgangsfrequenz zu bestimmen. Das Ausgangssignal des Phasenakkumulators 136 treibt eine Abzweigungsauswahllogik 140, die den Multiplexer 144 steuert, um eine oder mehrere der Verzögerungsleitungsabzweigungen von der Verzögerungsleitung 148 auszuwählen, um das Ausgangssignal F_ϕ1 zu erzeugen. Die Phase kann bezüglich der Zeit von F₀ durch eine Verzögerung ϕ₁, die durch die Vorladewerte P_K1 und P_C1 bestimmt ist, versetzt sein. P_K1 und P_C1 werden daher durch die Gleichungen 4 und 5 bestimmt, um die gewünschte Zeitverzerrungsverzögerung (Phasenverschiebung) ϕ₁ zu erhalten, und sind beim Verändern des Startpunktes des Akkumulationswertes wirksam. D. h., die Vorladewerte werden zu dem Zeitpunkt eines Schaltungsneueinstellens geladen und während des Anfangstaktzyklusses für jeden Akkumulator addiert und dienen dazu, dort zu verzerren, wo der erste Überlauf stattfindet. Die Eingangswerte werden dann während späterer Taktzyklen addiert.
Die zweite Vervielfältigung empfängt ein Eingangssignal K₂ bei einem Frequenzakkumulator 152 und C₂ bei einem Phasenakkumulator 156, um die Ausgangsfrequenz zu bestimmen. Die Verzögerung ϕ₂ wird durch P_K2 und P_C2 wiederum durch eine Anwendung der vorhergehenden Gleichungen 4 und 5 bestimmt. Ein Ausgangssignal des Phasenakkumulators 156 treibt eine Abzweigungsauswahllogik 160, die einen Multiplexer 164 steuert, um eine oder mehrere Verzögerungsleitungsabzweigungen von der Verzögerungsleitung 168 auszuwählen, um ein Ausgangssignal F_ϕ2 zu erzeugen, das bezüglich der Zeit von F_ϕ0 durch eine Verzögerung ϕ₂ versetzt ist.
Für die zwei phasenverschobenen Ausgangssignale F_ϕ1 und F_ϕ2 sind die Werte von P_K1, P_C1, P_K2 und P_C2 gegeben durch:
Analog zu den vorhergehenden Ausgangssignalgleichungen 6 und 7 sind die Ausgangssignale der Multiplexer 144 und 164 jeweils gegeben durch:
ϕ₁ und ϕ₂ stellen die Zeitverzögerung gemessen von dem Bezugssignal F_ϕ0 dar. Somit ist allgemein das Ausgangssignal von jeder der Taktschaltungen gegeben durch:
Gemäß bestimmten Ausführungsbeispielen übereinstimmend mit der vorliegenden Erfindung weist somit ein Taktsignalerzeuger mit einer programmierbaren Verzerrung eine Frequenzerzeugerschaltung auf, die ein Ausgangssignal F_ϕ0 aus einem Bezugssignal F_ref erzeugt. Ein Frequenzakkumulator wird mit einem Vorladewert P_K1 vorgeladen und empfangt das Bezugssignal als ein Taktsignal, empfängt eine Frequenzteilungskonstante K₁ als ein Eingangssignal zu demselben, wobei der Frequenzakkumulator einen maximalen Zählwert K_MAX aufweist und ein Überlaufausgangssignal erzeugt. Ein Phasenakkumulator wird mit einem Vorladewert P_C1 vorgeladen und empfängt als ein Taktsignal das Überlaufausgangssignal von dem Frequenzakkumulator und empfängt als ein Eingangssignal eine Phasenversatzkonstante C₁ zu demselben. Der Phasenakkumulator weist einen maximalen Zählwert C_MAX auf und erzeugt ein Phasenakkumulator-Ausgangssignal. Eine Verzögerungsleitung ist durch das Bezugssignal F_ref getaktet und erzeugt bei einer Mehrzahl von Abzweigungsausgängen eine Mehrzahl von verzögerten Bezugstaktsignalen. Eine Abzweigungsauswahlschaltung empfangt das Phasenakkumulator-Ausgangssignal und wählt mindestens einen der Abzweigungsausgänge ansprechend auf dasselbe aus, um eine Ausgangssignal F_ϕ1 zu erzeugen, dessen Phasenverschiebung ϕ₁ relativ zu F₀ eine Funktion von P_K1 und P_C1 ist.
Die Resultate einer Simulation des Systems 100, das drei unabhängige Ausgangssignale erzeugt, sind in 2 gezeigt. Die oberste Signalform 202 ist ein 500-MHz-Bezugstakt F_ref. Die zweite Signalform 206 stellt ein 55-MHz-Ausgangssignal dar, bei dem keine Verzerrungseinstellung angewendet ist – d. h. der Akkumulator 112 ist mit null als C_C vorgeladen. Die dritte Wellenform 210 ist um relativ zu dem ersten Ausgangssignal ϕ₁ = π/8 phasenverschoben. Das letzte Signal 214 ist um ϕ₂ = π/4 relativ zu dem ersten Ausgangssignal phasenverschoben.
Bezug nehmend nun auf 3 ist eine Variation in der Schaltung von 1 als Takterzeugerschaltung 300 dargestellt. Bei dieser Variation sind die Frequenzakkumu latoren 108, 132 und 152, die Phasenakkumulatoren 112, 136 und 156, die Abzweigungsauswahl-Logikschaltungen 126, 140 und 160 und die Multiplexer 128, 144 und 164 auf eine im Wesentlichen identische Art und Weise wie in Schaltung 100 in Betrieb. Die Verzögerungsleitungen 120, 148 und 168 sind jedoch durch eine einzige abgezweigte Verzögerungsleitung 320 ersetzt. Die Verzögerungsleitung 320 kann auf eine identische Art und Weise wie jede der einzelnen Verzögerungsleitungen 120, 148 und 168 in Betrieb sein, mit der möglichen Ausnahme, eine größere Last treiben zu können, da jede Ausgangsabzweigung verwendet werden kann, um jedes der drei Ausgangssignale (und allgemein jede gewünschte Zahl von Ausgangssignalen) zu liefern.
Die Genauigkeit der einzelnen Verzögerungen der Verzögerungsleitung 320 kann zusätzlich durch Verriegeln der Verzögerungsleitung mit dem Bezugstakt F_ref in einer Verzögerungsregelschleife und ferner durch jede geeignete Einstelleinrichtung (die als ein ”Einstellen”-Eingangssignal, das die Verzögerungen der einzelnen Verzögerungselemente ausgleicht, gezeigt ist) verbessert werden. Bei der dargestellten exemplarischen Verzögerungsregelschleife wird der Eingangsbezugstakt F_ref in einer Phasenvergleicherschaltung bzw. Phasenkomparatorschaltung 324 mit einer verzögerten Version des Bezugstaktes verglichen. Dies erzeugt ein Ausgangssignal, das bei einem Filter 330 tiefpassgefiltert wird, um ein Korrektursignal zu erzeugen, das verwendet wird, um die Gesamtverzögerung der Verzögerungsleitung 320 zu korrigieren. Wenn jedes Verzögerungselement in der Verzögerungsleitung etwa gleich ist, wird das Verriegeln der Verzögerungsleitung in der Verzögerungsregelschleife die einzelnen Verzögerungen nahe zu einem gewünschten Wert bringen, um die Ausgangssignale von den Multiplexer genau zu erzeugen. Bei anderen Variationen können eine oder mehrere Sätze von Phasendetektoren und Tiefpassfiltern verwendet werden, um eine Korrektur an den einzelnen Verzögerungselementen zu liefern, um die Genauigkeit und die Übereinstimmung der Verzögerungselemente weiter zu verbessern. Viele Variationen der Erfindung werden dementsprechend Fachleuten bei der Betrachtung der vorliegenden Lehre einfallen.
Bei einer weiteren Variation der vorliegenden Erfindung kann der Multiplexer (z. B. der Multiplexer 128) in der Verzögerungsleitungsschaltung selbst integriert sein.
Dies ist in 4 dargestellt, bei der eine Verzögerungsleitungsschaltung gezeigt ist, die eine Mehrzahl von Durchlasstoren bzw. Durchlass-Gates verwendet, die Schalter bilden, um die Multiplexfunktion zu erreichen. Bei diesem Ausführungsbeispiel ist lediglich ein Multiplexer mit der Verzögerungsleitung integriert, Fachleuten ist es jedoch verständlich, dass mehrere ähnliche Sätze von Schaltern verwendet werden können, um die mehreren Multiplexer, wie gewünscht, zu ersetzen. Bei dieser Variation besteht die Verzögerungsleitung aus einer Mehrzahl von Verzögerungselementen 402, 404, 406, ..., 408 und 410, die, wie gezeigt, physisch oder logisch in Reihe gekoppelt sind, um eine Folge von verzögerten Ausgangssignalen an dem Ausgang von jedem Verzögerungselement auf eine bekannte Art und Weise zu erzeugen. Jeder Ausgang (und möglicherweise, obwohl nicht gezeigt, der Eingang des ersten Verzögerungselements) ist mit einem Durchlasstorschalter (hierin schematisch als Schalter gezeigt) gekoppelt, der aus einem oder mehreren FET oder einem anderen geeigneten aktiven oder passiven Schaltelement hergestellt werden kann.
Die Durchlasstorschalter 412, 414, 416, ..., 418 und 420 sind daher mit den Ausgängen der Mehrzahl von Verzögerungselementen 402, 404, 406, ..., 408 und 410 gekoppelt. Jeder der Durchlasstorschalter ist durch ein Steuersignal gesteuert, das entweder den Schalter wirksam in Leerlauf bringt oder kurzschließt. Diese Steuersignale können einzeln aus der integrierten Schaltung gebracht werden oder dieselben können durch eine Decodiererschaltung 430 verarbeitet werden, um die Zahl von Eingangs-/Ausgangsleitungen, die der integrierten Schaltung zugeordnet sind, zu reduzieren.
Bei den vorhergehenden Ausführungsbeispielen werden bestimmte Akkumulatoren mit Vorladewerten vorgeladen, um die gewünschte Verzerrung der Ausgangstaktsignale einzurichten. Unter Bezugnahme auf 5 ist ein weiteres Ausführungsbeispiel 500 gezeigt, bei dem die Phase zu jedem Zeitpunkt geändert werden kann, während die vorhergehenden Architekturen ein Vorladen der gewünschten Verzerrung beim Starten verwenden (Fachleuten ist es jedoch offensichtlich, dass durch eine Manipulation der Eingangssignale bei der bekannten Architektur zusätzliche Verzerrungen dynamisch erreicht werden können). Bei dieser alternativen Architektur sind das zweite und fol gende Ausgangssignale nicht länger von der Frequenz unabhängig, da dieselben direkt an das erste Ausgangssignal gebunden sind.
In 5 kann ein großer Teil der Takterzeugungsschaltung (Abzweigungsauswahl, Verzögerungsleitung, etc.) gleich wie in den Schaltungen von 1 und 3 sein. Die obersten zwei Akkumulatoren 108 und 112 funktionieren auf die gleiche Art und Weise wie bei den vorhergehenden Architekturen und können mit Werten von null oder einem anderen Vorladewert vorgeladen werden. Das Ausgangssignal des Akkumulators 112 treibt, wie im Vorhergehenden, die Abzweigungsauswahllogik 126. Der Überlauf 116 des Akkumulators 108 stellt einen Durchschnittswert von F_ϕ0 wie bei den vorhergehenden Ausführungsbeispielen dar. Akkumulatoren 532 und 536 nehmen nun die Ausgangssignale 520 und 522 der Akkumulatoren 108 bzw. 112 und fügen einen Phasenversatzausdruck, der als P_K1 bzw. P_C1 gezeigt ist, ein. Das Ausgangssignal 540 kann verwendet werden, um die Abzweigungsauswahllogik (z. B. 140) zu treiben, um Verzögerungsleitungsabzweigungen auszuwählen, um das Ausgangssignal F_ϕ1 zu erzeugen. Die Phasenbeziehung zwischen F_ϕ0 und F_ϕ1 kann daher durch Auswahl von Werten P_K1 und P_C1 eingestellt werden. Das Resultat besteht darin, dass der Phasenversatz zu jedem Zeitpunkt anstatt lediglich einmal beim Start, wie im Vorhergehenden beschrieben, unter Verwendung der Vorladewerte hinein hinzugefügt werden kann.
Um sicherzustellen, dass ein kontinuierlicher Überlauf nicht für große Werte von P_K1 erzeugt wird, kann ein Setz-Rücksetz- bzw. Einstell-Neueinstell-(S/R-)Flip-Flop 546 vorgesehen sein, derart, dass ein Durchschnittswert von F_ϕ1, wenn gewünscht, erzeugt wird. Durch Aufzwingen einer kleinen Verzögerung 550 zwischen der Leitung 116 und dem Neueinstelleingangssignal des Flip-Flops 546 kann ein Neueinstellen sichergestellt werden, wenn ein Einstell- und ein Neueinstellsignal gleichzeitig auftreten. Wenn die Schaltung von 5 eine schnelle flankengetriggerte Logik treibt oder wenn die Werte von P_K1 und P_C1 beschränkt sind, können die Verzögerung 550 und das Flip-Flop 540 nicht notwendig sein. Die Architektur von 5 liefert somit eine allgemeine Lösung, bei der erwartet wird, dass die zwei gezeigten Ausgangssignale bei der gleichen Frequenz mit einem Phasenversatz von kleiner als 2·Pi sind.
Die folgenden Beziehungen bestimmen den Betrieb der Schaltung von 5 und sind ähnlich zu den vorhergehenden Gleichungen:
Bei diesem Ausführungsbeispiel sollte erkannt werden, dass nicht nur die Phasenverschiebung unter Verwendung von Konstanten P_K1 und P_C1 verzerrt werden kann, sondern zusätzlich die Phasenverzerrung durch Variierenlassen der Werte von P_K1 und P_C1 mit der Zeit auf jede gewünschte Art und Weise wie folgt zeitvariierend gemacht werden kann:
Gemäß bestimmten Ausführungsbeispielen übereinstimmend mit der vorliegenden Erfindung weist daher ein Taktsignalerzeuger mit einer programmierbaren Verzerrung einen Bezugsfrequenzakkumulator, der durch eine Bezugsfrequenz getaktet ist und eine Konstante K₀ als ein Eingangssignal empfängt, auf, wobei der Frequenzakkumulator einen maximalen Zählwert K_MAX aufweist und ein Ausgangssignal und ein Überlaufausgangssignal erzeugt. Ein Bezugsphasenakkumulator empfängt eine Phasenversatzkonstante Co als ein Eingangssignal zu demselben, wobei der Phasenakkumulator einen maximalen Zählwert C_MAX aufweist und ein Phasenakkumulator-Ausgangssignal erzeugt. Ein erster Addierer ist durch die Bezugsfrequenz getaktet und addiert das Akkumulatorausgangssignal mit einem Wert P_K1, um ein Überlaufausgangssignal des ersten Addierers zu erzeugen. Ein zweiter Addierer ist durch das Überlaufausgangsignal des ersten Addierers getaktet und addiert zu dem Bezugsphasenakkumulator-Ausgangssignal einen Wert P_C1, um ein Ausgangssignal des zweiten Addierers zu erzeugen. Eine Verzögerungsleitung ist durch ein Bezugssignal F_ref getaktet und erzeugt bei einer Mehrzahl von Abzweigungsausgängen eine Mehrzahl von verzögerten Bezugstaktsignalen. Eine Abzweigungsauswahlschaltung empfängt das Bezugsphasenakkumulator-Ausgangssignal und wählt ansprechend auf dasselbe mindestens einen der Abzweigungsausgänge aus, um ein Ausgangssignal F_ϕ0 zu erzeugen, und empfängt das Ausgangssignal des zweiten Addierers und wählt ansprechend auf dasselbe mindestens einen der Abzweigungsausgänge aus, um ein Ausgangssignal F_ϕ1 zu erzeugen; wobei eine Phasenverschiebung ϕ₁ relativ zu F_ϕ0 eine Funktion von P_K1 und P_C1 ist.
Bestimmte Ausführungsbeispiele übereinstimmend mit der vorliegenden Erfindung können daher die Fähigkeit liefern, die Phase der Ausgangssignale zu steuern. Im Vergleich zu anderen Entzerrungslösungsansätzen, die versuchen, eine Verzerrungskorrektur als eine Nachverarbeitungsfunktion zu liefern, kann die Phasensteuerung (Entzerrung) von bestimmten Ausführungsbeispielen der vorliegenden Erfindung nun bei der Frequenzerzeugungsfunktion erreicht werden. Bei bestimmten Ausführungsbeispielen kann dies eine bessere Phasenauflösung, einen höheren Integrationsgrad und eine Fähigkeit liefern, die Phase über einen breiten Bereich von Ausgangsfrequenzen einzustellen.
Bestimmte Ausführungsbeispiele übereinstimmend mit der vorliegenden Erfindung können eine breite Anwendung für eine mögliche Verwendung bei Schaltungen finden, die einen synchronen Betrieb unter mehreren Funktionsschaltungsblöcken benötigen. Eine exemplarische Anwendung ist eine Computer-Hardware; von einfachen Personalcomputern bis aufwendigen Workstations bzw. Arbeitsstationen und sogar Supercomputer, die ein paralleles Verarbeiten verwenden. Andere mögliche Verwendungen sind Fachleuten bei der Betrachtung der vorliegenden Lehren offensichtlich.
Obwohl die vorliegende Erfindung unter Verwendung von mehreren exemplarischen Ausführungsbeispielen offenbart ist, bei denen drei Ausgangssignale erzeugt werden, sollte die Erfindung selbst nicht als ähnlich begrenzt betrachtet werden. Ausführungsbeispiele der vorliegenden Erfindung können durch mehrmaliges Wiederholen der offenbarten Schaltungskonfigurationen erweitert werden, um jede Zahl von Ausgangstaktsignalen mit jeder gewünschten Phasenbeziehung zu schaffen. Die Auflösung der erzeugten Taktsignale kann zu jeder gewünschten Genauigkeit, die lediglich aufgrund der Eingangstaktsignalfrequenz, der Zahl von Verzögerungsleitungs-Verzögerungselementen und der Steuerung, die bei der Variation der Verzögerung der einzelnen Verzögerungselemente der Verzögerungsleitungen ausgeübt wird, begrenzt ist, erweitert werden. Obwohl die Schaltung 104 ferner Akkumulatorvorladewerte von null verwendet, ist dies keineswegs eine Erfordernis. Die Ausgangsfrequenzen der Mehrzahl von Takterzeugerschaltungen können ausgewählt sein, um den gleichen Wert wie derselbe der Schaltung 104 aufzuweisen, oder, wie für die vorliegende spezielle Anwendung gewünscht oder erforderlich, anders sein.

Claims

Taktsignalerzeuger mit programmierbarer Verzögerung, mit: einer Frequenzerzeugerschaltung, die ein Ausgangssignal F_ϕ0 aus einem Bezugssignal F_ref erzeugt; einem Frequenzakkumulator, der mit einem Vorladewert P_K1 für einen ersten Bezugssignalzyklus vorgeladen ist und eine Frequenzteilungskonstante K₁ als ein Eingangssignal zu demselben für folgende Zyklen von F_ref empfängt, wobei der Frequenzakkumulator einen maximalen Zählwert K_MAX aufweist und ein Überlaufausgangssignal erzeugt; einem Phasenakkumulator, der das Überlaufausgangssignal von dem Frequenzakkumulator als ein Taktsignal empfängt, mit einem Vorladewert P_C1 für einen ersten Zyklus des Überlaufausgangssignals von dem Frequenzakkumulator vorgeladen ist und eine Phasenversatzkonstante C₁ als ein Eingangssignal zu demselben während folgender Zyklen des Überlaufausgangsignals von dem Frequenzakkumulator empfängt, wobei der Phasenakkumulator einen maximalen Zählwert C_MAX aufweist und ein Phasenakkumulator-Ausgangssignal erzeugt; einer Verzögerungsleitung, die durch das Bezugssignal F_ref getaktet ist und eine Mehrzahl von verzögerten Bezugstaktsignalen bei einer Mehrzahl von Abzweigungsausgängen erzeugt; und einer Abzweigungsauswahleinrichtung, die das Phasenakkumulator-Ausgangssignal empfängt und mindestens einen der Abzweigungsausgänge ansprechend auf dasselbe auswählt, um ein Ausgangssignal F_ϕ1 zu erzeugen, dessen Phasenverschiebung ϕ₁ relativ zu F_ϕ0 eine Funktion von P_K1 und P_C1 ist, wobei das Ausgangssignal F_ϕ1 gegeben ist durch:
wobei t ein Zeitpunkt ist, der einer Mitte eines Ausgangspulses entspricht, T_p die Breite des Ausgangspulses ist und T_ϕ1 die Periode des Pulszuges ist, und wobei P_K1 und P_C1 jeweils gegeben sind durch:
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 1, bei dem die Abzweigungsauswahleinrichtung folgende Merkmale aufweist: eine Abzweigungsauswahl-Logikschaltung, die das Phasenakkumulatorausgangssignal empfängt und ein Adressausgangssignal erzeugt; und eine Multiplexerschaltung, die das Adressausgangssignal empfängt und mindestens eine der Verzögerungsleitungsabzweigungen als ein Ausgangssignal F_ϕ1 auswählt.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 2, bei dem die Multiplexerschaltung ein Array von Durchlasstorschaltern aufweist, die durch das Adressausgangssignal adressiert sind.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 3, bei dem das Array von Durchlasstorschaltern in die Verzögerungsleitungsschaltung integriert ist.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 1, bei dem die Verzögerungsleitung in einer Verzögerungsregelschleife verriegelt ist.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 1, bei dem das Ausgangssignal F_ϕ1 bestimmt ist durch:
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 1, bei dem die Frequenzerzeugerschaltung folgende Merkmale aufweist: einen Bezugsfrequenzakkumulator, der mit einem Vorladewert P_K0 für einen ersten Bezugssignalzyklus vorgeladen ist und eine Konstante K₀ als ein Eingangssignal während folgender Bezugssignalzyklen empfängt, wobei der Frequenzakkumulator einen maximalen Zählwert K_MAX aufweist und ein Überlaufausgangssignal erzeugt; einen Bezugsphasenakkumulator, der mit einem Vorladewert P_C0 für ein erstes Überlaufausgangssignal von dem Frequenzakkumulator als ein Taktsignal vorgeladen ist und eine Phasenversatzkonstante Co als ein Eingangssignal zu demselben während folgender Frequenzakkumulator-Überlaufzyklen empfängt, wobei der Phasenakkumulator einen maximalen Zählwert C_MAX aufweist und ein Phasenakkumulator-Ausgangssignal erzeugt; eine Referenzverzögerungsleitung, die durch das Bezugssignal getaktet ist und eine Mehrzahl von verzögerten Bezugstaktsignalen bei einer Mehrzahl von Abzweigungsausgängen erzeugt; und eine Bezugsabzweigungs-Auswahleinrichtung, die das Phasenakkumulator-Ausgangssignal empfängt und mindestens einen der Abzweigungsausgänge ansprechend auf dasselbe auswählt, um ein Ausgangssignal F_ϕ0 zu erzeugen.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 7, bei dem der Vorladewert P_K0 = 0 und der Vorladewert P_C0 = 0 sind.
Taktsignalerzeuger mit programmierbarer Verzögerung nach Anspruch 1, bei dem die Frequenz von F_ϕ0 gleich der Frequenz von F_ϕ1 ist.