EP1494038B1 - Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert - Google Patents

Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert Download PDF

Info

Publication number
EP1494038B1
EP1494038B1 EP04013088A EP04013088A EP1494038B1 EP 1494038 B1 EP1494038 B1 EP 1494038B1 EP 04013088 A EP04013088 A EP 04013088A EP 04013088 A EP04013088 A EP 04013088A EP 1494038 B1 EP1494038 B1 EP 1494038B1
Authority
EP
European Patent Office
Prior art keywords
time constant
capacitance
resistance
capacitors
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP04013088A
Other languages
English (en)
French (fr)
Other versions
EP1494038A1 (de
Inventor
Martin Trojer
Ulrich Gaier
Achim Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of EP1494038A1 publication Critical patent/EP1494038A1/de
Application granted granted Critical
Publication of EP1494038B1 publication Critical patent/EP1494038B1/de
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2882Testing timing characteristics
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits

Definitions

  • the present invention relates to a method and apparatus for determining the ratio between an RC time constant in an integrated circuit and a setpoint.
  • RC networks each having at least one ohmic resistance and a capacitor connected thereto, are widely used. Examples are timers or filters.
  • An essential variable describing the behavior of such an RC element is its time constant, which results from the product of the capacitance value of the capacitive component and the resistance value of the ohmic component. Depending on production-related fluctuations and / or the operating conditions under which a circuit comprising such an RC element is used, this time constant can vary considerably from an expected production-related setpoint, whereby variances (sigma values) of about 6% compared to the nominal value are usual ,
  • FIG. 1 1 schematically shows a low pass consisting of an RC element, which in the example is a series connection of two resistors R10, R20 and, in series with the resistors R10, R20, a parallel connection of a plurality of capacitors C10, C12, C14, C16, wherein in the example two of the capacitors C14, C16 are selectively connectable to the RC element or switched off in order to calibrate the RC element can.
  • an RC element which in the example is a series connection of two resistors R10, R20 and, in series with the resistors R10, R20, a parallel connection of a plurality of capacitors C10, C12, C14, C16, wherein in the example two of the capacitors C14, C16 are selectively connectable to the RC element or switched off in order to calibrate the RC element can.
  • an RC time constant In known methods for determining an RC time constant, such as from the document JP-05209929 A Charging and discharging the capacitor of an RC element are carried out, it being assumed that the RC time constants of any further present in the circuit RC elements behave with respect to a setpoint corresponding to the measured RC element. Based on the time required to charge the capacitor of the reference member from a lower reference value to an upper reference value or to discharge from an upper reference value to a lower reference value, and knowing the upper and lower reference values, the time constant can be determined. The accuracy with which the time constant can be determined in such methods depends on the accuracy with which the required time references and reference voltages are provided.
  • the determined charging or discharging times are always quantified with the multiple of the clock period of a timing signal serving as a time reference.
  • the accuracy in determining the time constant increases with the clock frequency of this clock signal and with increasing duration of the charging and discharging processes.
  • An extension of the charging and discharging time can be achieved only by increasing the time constant of the reference RC element, which in turn requires a larger resistance and / or a larger capacitor and thus a larger area requirement on the chip.
  • the aim of the present invention is to provide a method and an apparatus for determining the ratio of the RC time constant of at least one RC element in an integrated circuit to a desired value, wherein the most exact possible determination of this ratio with a small footprint on the integrated circuit and should be guaranteed at a low circuit complexity.
  • the resistors of the two reference members each have equal resistance values and the capacitors of the two reference members each have the same capacitance values, whereby the product of the resistance value and capacitance value of the two reference members is the same in each case.
  • the discharge time of the capacitors of the reference RC elements after a charging process is preferably fixed, whereby the duration of a charge cycle and a discharging comprehensive drive cycle of a reference member is composed of a dependent of the RC time constant charging time and a fixed discharge duration. If the evaluation period has been selected such that N charging and discharging processes of the reference elements can take place during this evaluation period, If the time constant of the reference elements corresponds to the standard time constant, then the ratio of this predetermined number N and a number P of actual charge and discharge processes gives the ratio between the actual time constant and the standard time constant. If the actual time constant is greater than the standard time constant, there are fewer charging and discharging operations, the ratio between the predetermined number N and the actual number P is thus greater than 1. If the time constant is smaller than the standard time constant, find During the evaluation more charging and discharging instead, whereby the ratio of the predetermined number and the actual number is less than 1.
  • a counter is preferably provided, which is controlled by a clock signal. This counter begins to count at the beginning of the evaluation period in time with this clock signal, the evaluation period ends when the counter has increased or decreased its count by a value corresponding to the quotient of the desired evaluation period and the clock period of the clock signal.
  • a comparator For evaluating the potentials at the first and second nodes of the reference members, a comparator is preferably provided, wherein output signals of this comparator drive a counter which is reset at the beginning of the evaluation period and at the end of the evaluation period a value corresponding to the number of charge and discharge cycles provides.
  • a switch is preferably connected in parallel to the first and second capacitor, wherein the capacitors are discharged via these switches in dependence on the output signal of the comparator for a predetermined discharge time.
  • the discharge circuits preferably each comprise one parallel to the first and second capacitor connected A switch, wherein these switches are closed in response to the comparator output signal each for a predetermined time period corresponding to the discharge time, after an at least approximately identical potential has been detected at the first and second nodes.
  • a value which corresponds to the ratio between a standard time constant and an actual RC time constant of the reference elements.
  • This value can be used to calibrate the RC elements in the integrated circuit, which are components of filters, for example.
  • the method according to the invention shows that the actual RC time constant of the reference elements differs by a certain percentage from a nominal value, then it can be assumed that the RC time constants of the remaining RC elements in the integrated circuit will also be the same percentage of their value Deviating setpoint.
  • RC elements are usually constructed such that the capacitor of the RC element consists of a multiplicity of capacitors connected in parallel, each having the same capacitance value. Knowing the percentage deviation of the RC time constant of such an RC element from a setpoint, it is now possible to turn off or turn on some or more of these capacitors to compensate for manufacturing or environmental variations and thus a set value for the RC time constant that determines the corner frequency of a low-pass filter constructed as an RC element.
  • FIG. 2 shows such a circuit arrangement with a first reference RC element, which comprises a series circuit of a first resistor R1 and a first capacitor C1 between a first supply potential VDD and a second supply potential VSS, and with a second reference RC element, the second Resistor R2 and a second capacitor C2 between the first and second supply potential VDD, VSS includes.
  • the two reference elements are oppositely connected between the supply potentials VDD, VSS, that is, the first resistor R1 and the second capacitor C2 are common to the first supply potential VDD and the first capacitor C1 and the second resistor R2 are common to the second supply potential VSS connected.
  • a differential voltage Vdif can be tapped which is the difference between a voltage Vu across the second Resistor R2 against the second supply potential VSS and a voltage Vd across the first capacitor C1 against the second supply potential VSS corresponds.
  • FIG. 3 shows the time courses of this voltage Vu and the voltage Vd for a drive period, which in FIG. 3 begins at a time t0 at which the first and second capacitors C1, C2 are completely discharged.
  • resistance is still too explanatory switch S1 and S2 are negligible, so that the potential at the second node N2 at the time t0 the first supply potential VDD and the potential at the first node N1 corresponds to the second supply potential VSS.
  • the discharge of the first and second capacitors C1, C2 takes place in the embodiment by the switches S1, S2, which are formed as transistors whose load paths are parallel to the capacitors C1, C2. These switches S1, S2 are closed before time t0 to discharge the capacitors C1, C2. If the switches S1, S2 are opened at the time t0, the voltage Vu decreases exponentially and the voltage Vd increases exponentially. The curve of the voltage Vu and the curve of the voltage Vd intersect at a time tc at which the differential voltage Vdif is zero.
  • VDD - VSS ⁇ e - tc - t ⁇ 0 / ⁇ + VSS VDD - VSS ⁇ 1 - e tc - t ⁇ 0 / ⁇
  • R denotes the resistance value of the first and second resistors R1, R2
  • C denotes the capacitance value of the capacitance of the first and second capacitors C1, C2.
  • T N ⁇ ln ⁇ 2 ⁇ .tau..sub.n + tdis ,
  • ⁇ n designates a standard RC time constant which specifies a desired value for the time constant of the reference RC elements FIG. 2 represents.
  • the evaluation period T is thus selected so that during the evaluation period N charging and discharging cycles could be carried out if the time constant of the RC elements corresponds to the standard time constant.
  • the ratio between the actual time constant ⁇ and the standard time constant ⁇ n thus corresponds to the ratio of the predetermined number N and the number P of the actual charge and discharge cycles during the evaluation period.
  • FIG. 4 illustrates an apparatus for carrying out the method according to the invention.
  • This device comprises in addition to the already explained reference RC elements with the resistors R1, R2 and the capacitors C1, C2, which are connected in opposition between the first and second supply potential VDD, VSS, a comparator K, whose one input terminal to the first Resistor R1 and the first capacitor C1 common node N1 and the other input terminal to the second resistor R2 and the second capacitor C2 common node N2 is connected.
  • this comparator K supplies an output signal, each of which then has a falling edge has, when the voltage Vu across the second resistor R2 drops below the voltage Vd at the first capacitor C1, when the differential voltage Vdif so briefly becomes zero.
  • the comparator K is followed by a timer DEL, which provides an output signal DIS, which has a high level after each falling edge of the comparator K for a period corresponding to the discharge duration Tdis, to close the first and second switches S1, S2 for this discharge period Tdis and to discharge the capacitors C1, C2.
  • the timer DEL can of course also be designed to have a high level after each rising edge of the comparator output signal for the period Tdis.
  • the first switch S1 which is formed in the embodiment as an n-channel transistor, this output signal DIS of the timer DEL is supplied directly.
  • the second switch S2 is designed as a p-channel transistor, so that this switch S2, the output signal of the timer DEL is supplied inversely via an inverter INV, to turn on this transistor S2 during the discharge time Tdis.
  • the output signal of the comparator K is also supplied to a counter 10, which is incremented in the cycle of this comparator output signal KS with each falling edge of this signal during an evaluation period.
  • the duration of the evaluation period is predetermined by a timer signal TS, which is made available by a timer 20 and which, for example, has a low level, as long as the counter 10 is to be incremented in the cycle of the comparator output signal KS.
  • the timer 20 is for example a digital counter which is designed to increase or decrease its count in time with a clock signal CLK.
  • the counter reading is set to zero, and the counter is counted up with each clock of the clock signal until a count value which predetermines the evaluation period is reached.
  • the count of the counter is set at the beginning of the evaluation period to the evaluation duration predetermining value, and the count is reduced with each clock of the signal until the count reaches zero.
  • the meter reading that predetermines the evaluation period is selected so that the quotient of the evaluation period and the clock period of the Clock signal corresponds to the counter value, counted up to zero or counted down from the zero.
  • the timer provides a timer signal TS, which enables the counter 10 to be counted up by the comparator output signal KS.
  • This timer signal TS releases the counter 10 at the beginning of the counting process and blocks the counter 10 when the counter end value of the timer 20 is reached.
  • the device further comprises a sequencer 30 which is connected to the counter 10 and the timer counter 20 and which starts the evaluation process, for which the timer is set to zero or the predetermined count and the counter 10 is set to zero.
  • the counter At the end of the predetermined by the timer signal TS evaluation period, the counter is locked to be counted up by the comparator KS not counted, the counter 10 maintains its Endschreiberstand P until the beginning of a next predetermined by the sequence control 30 evaluation period and at its output to Provides.
  • the evaluation period during which the counter 10 is counted up by the output signal KS of the comparator K, is tuned to the standard RC time constant and the discharge duration, that during the evaluation exactly a predetermined number of charge and discharge cycles are performed when the RC time constant of the reference elements R1, C1, R2, C2 corresponds to the standard RC time constant. If the time constant of the reference elements deviates from the standard time constant, then at the end of the evaluation period, a counter reading P is obtained which deviates from the predetermined number N, the ratio of the counter reading P of the counter at the end of the evaluation period and the predetermined number N corresponds to the ratio of the standard RC time constant and the actual time constant of the reference elements.
  • the binary counter value directly represents a measure of the desired ratio between the count of the counter 10 and the predetermined numerical value, which corresponds to the ratio of the standard time constant and the actual time constant in the manner explained above.
  • This ratio value V which is determined using the reference RC elements, can be used, for example, to calibrate RC elements in the same integrated circuit as the reference elements, as described below FIG. 5 is explained.
  • FIG. 5 shows an RC element serving as a low-pass filter with adjustable RC time constant and thus adjustable frequency response.
  • this arrangement is arbitrarily expandable, with further switches each serving to switch twice as many parallel-connected capacitors as a previous switch.
  • n switches a time constant can thus be set that can vary between ⁇ 0 and (2 n -1) ⁇ ⁇ 0.
  • a switch S0, S1, S2 activating drive unit 60 which provides a digital data word, according to which the switches S0, S1, S2 are switched on or off.
  • This digital data word which controls the switches S0-S2 and thus determines the time constant, is generated as a function of a user-defined signal E.
  • the user can set the RC time constant and thus the cut-off frequency of the low-pass filter, which is proportional to the reciprocal of this RC time constant.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstante in einer integrierten Schaltung und einem Sollwert.
  • RC-Netze, die jeweils wenigstens einen ohmschen Widerstand und einen damit verbundenen Kondensator aufweisen, finden vielfach Anwendung. Beispiele hierfür sind Zeitglieder oder Filter. Eine wesentliche, das Verhalten eines solchen RC-Glieds beschreibende Größe ist dessen Zeitkonstante, die sich aus dem Produkt des Kapazitätswertes des kapazitiven Anteils und des Widerstandswertes des ohmschen Anteils ergibt. Abhängig von fertigungsbedingten Schwankungen und/oder den Betriebsbedingungen, unter denen eine ein solches RC-Glied umfassende Schaltung eingesetzt wird, kann diese Zeitkonstante gegenüber einem erwarteten herstellungsbedingten Sollwert erheblich schwanken, wobei Varianzen (Sigma-Werte) von etwa 6% gegenüber dem Sollwert üblich sind.
  • Aufgrund dieser Schwankungen ist eine Ermittlung der RC-Zeitkonstante vor dem Einsatz einer Schaltung, die solche RC-Glieder umfasst, unerlässlich, um die Schaltung geeignet kalibrieren zu können, wobei diese Kalibrierung abhängig vom geplanten Einsatzzweck einmalig nach der Fertigung der das RC-Glied umfassenden Schaltung oder während des Betriebs mit sich ändernden Einsatzbedingungen erforderlich sein kann.
  • Figur 1 zeigt schematisch einen aus einem RC-Glied bestehenden Tiefpass , der in dem Beispiel eine Reihenschaltung zweier Widerstände R10, R20 und in Reihe zu den Widerständen R10, R20 eine Parallelschaltung mehrerer Kondensatoren C10, C12, C14, C16 umfasst, wobei in dem Beispiel zwei der Kondensatoren C14, C16 wahlweise zu dem RC-Glied hinzuschaltbar oder abschaltbar sind, um das RC-Glied kalibrieren zu können.
  • Bei bekannten Verfahren zur Ermittlung einer RC-Zeitkonstante, wie beispielsweise aus dem Dokument JP-05209929 A bekannt, werden Lade- und Entladevorgänge des Kondensators eines RC-Glieds durchgeführt, wobei davon ausgegangen wird, dass die RC-Zeitkonstanten weiterer gegebenenfalls in der Schaltung vorhandener RC-Glieder sich bezüglich eines Sollwertes entsprechend wie bei dem gemessenen RC-Glied verhalten. Anhand der Zeit, die benötigt wird, um den Kondensator des Referenzglieds von einem unteren Referenzwert auf einen oberen Referenzwert aufzuladen oder von einem oberen Referenzwert auf einen unteren Referenzwert zu entladen, und in Kenntnis des oberen und unteren Referenzwertes kann die Zeitkonstante ermittelt werden. Die Genauigkeit, mit der bei solchen Verfahren die Zeitkonstante ermittelt werden kann, ist abhängig von der Genauigkeit, mit der die benötigen Zeitreferenzen und Referenzspannungen bereitgestellt werden. Die ermittelten Lade-oder Entladezeiten werden dabei stets mit dem Vielfachen der Taktperiode eines als Zeitreferenz dienenden Taktsignals quantifiziert. Die Genauigkeit bei der Ermittlung der Zeitkonstante steigt dabei mit der Taktfrequenz dieses Taktsignals und mit zunehmender Dauer der Lade- und Entladevorgänge. Eine Verlängerung der Lade- und Entladezeit kann dabei nur durch eine Vergrößerung der Zeitkonstante des Referenz-RC-Glieds erreicht werden, was wiederum einen größeren Widerstand und/oder einen größeren Kondensator und somit einen größeren Flächenbedarf auf dem Chip erfordert.
  • Ziel der vorliegenden Erfindung ist es, ein Verfahren und eine Vorrichtung zur Ermittlung des Verhältnisses der RC-Zeitkonstante wenigstens eines RC-Glieds in einer integrierten Schaltung zu einem Sollwert zur Verfügung zu stellen, wobei eine möglichst exakte Ermittlung dieses Verhältnisses bei einem geringen Flächenbedarf auf der integrierten Schaltung und bei einem geringen Schaltungsaufwand gewährleistet sein soll.
  • Dieses Ziel wird durch ein Verfahren gemäß Anspruch 1 und durch eine Vorrichtung gemäß Anspruch 6 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche. Das erfindungsgemäße Verfahren zur Ermittlung des Verhältnisses der RC-Zeitkonstante wenigstens eines RC-Glieds in einer integrierten Schaltung zu einem Sollwert umfasst folgende Verfahrensschritte:
    • Das Bereitstellen eines ersten Referenz-RC-Glieds mit einem ersten Widerstand und einem ersten Kondensator und eines zweiten Referenz-RC-Glieds mit einem zweiten Widerstand und einem zweiten Kondensator, die entgegengesetzt zwischen ein erstes und ein zweites Versorgungspotential geschaltet sind, wobei das Produkt aus Widerstandswert und Kapazitätswert der beiden Glieder gleich ist,
    • Festlegen einer Norm-RC-Zeitkonstante der beiden Referenz-RC-Glieder,
    • Durchführen aufeinanderfolgender Lade- und Entladezyklen während einer vorgegebenen Auswertedauer, wobei die Kondensatoren in einem Zyklus während einer Ladezeit solange geladen werden, bis das Potential an einem dem ersten Widerstand und dem ersten Kondensator des ersten Referenz-RC-Glieds gemeinsamen Knoten wenigstens annäherungsweise dem Potential an einem dem zweiten Widerstand und dem zweiten Kondensator des zweiten Referenz-RC-Glieds gemeinsamen Knoten entspricht, und wobei die Kondensatoren anschließend für eine Entladezeit entladen werden, wobei
    • Die Auswertedauer so an die Norm-RC-Zeitkonstante angepasst ist, dass unter der Annahme dass die RC-Zeitkonstante der Referenz-RC-Glieder der Norm-RC-Zeitkonstante entspricht, während dieser Auswertedauer eine vorgegebene Anzahl Lade- und Entladezyklen durchgeführt werden können,
    • Ermitteln der tatsächlich durchgeführten Lade- und Entladezyklen,
    • Bilden des Quotienten aus der vorgegebenen Anzahl und der ermittelten Anzahl, um ein Maß für das Verhältnis der gemessenen RC-Zeitkonstante zu der Norm-RC-Zeitkonstante zur Verfügung zu stellen.
  • Vorzugsweise weisen die Widerstände der beiden Referenzglieder jeweils gleiche Widerstandswerte und die Kondensatoren der beiden Referenzglieder jeweils gleiche Kapazitätswerte auf, wodurch das Produkt aus Widerstandswert und Kapazitätswert der beiden Referenzglieder jeweils gleich ist.
  • Bei dem erfindungsgemäßen Verfahren, bei dem zwei Referenz-RC-Glieder bereitgestellt werden, und bei dem ein Maß für das Verhältnis der RC-Zeitkonstanten dieser RC-Glieder zu einer Norm-RC-Zeitkonstanten ermittelt wird , macht man sich zu Nutze, dass bei einer integrierten Schaltung, die Widerstände und Kondensatoren zur Bildung von RC-Gliedern umfasst, die RC-Zeitkonstanten aller durch diese Widerstände und Kondensatoren gebildeten RC-Glieder im selben Maß relativ von Ihrem Sollwert abweichen, wie die tatsächliche RC-Zeitkonstante der beiden vermessenen Referenzglieder von deren Norm-RC-Zeitkonstante.
  • Die Entladezeit der Kondensatoren der Referenz-RC-Glieder nach einem Ladevorgang ist vorzugsweise fest vorgegeben, wodurch die Dauer eines einen Ladevorgang und einen Entladevorgang umfassenden Ansteuerzyklus eines Referenzglieds sich aus einer von der RC-Zeitkonstante abhängigen Ladedauer und einer fest vorgegebenen Entladedauer zusammensetzt. Ist die Auswertedauer so gewählt, dass während dieser Auswertedauer N Lade-und Entladevorgänge der Referenzglieder stattfinden können, wenn die Zeitkonstante der Referenzglieder der Norm-Zeitkonstante entspricht, so ergibt das Verhältnis aus dieser vorgegebenen Anzahl N und einer Anzahl P der tatsächlich stattgefundenen Lade- und Entladevorgänge das Verhältnis zwischen der tatsächlichen Zeitkonstante und der Norm-Zeitkonstante. Ist die tatsächliche Zeitkonstante größer als die Norm-Zeitkonstante, so ergeben sich weniger Lade- und Entladevorgänge, das Verhältnis zwischen der vorgegebenen Anzahl N und der tatsächlichen Anzahl P ist somit größer als 1. Ist die Zeitkonstante kleiner als die Norm-Zeitkonstante, so finden während der Auswertedauer mehr Lade- und Entladevorgänge statt, wodurch das Verhältnis aus der vorgegebenen Anzahl und der tatsächlichen Anzahl kleiner als 1 ist.
  • Zur Ermittlung der Auswertedauer ist vorzugsweise ein Zähler vorgesehen, der durch ein Taktsignal gesteuert ist. Dieser Zähler beginnt mit Beginn der Auswerteperiode im Takt dieses Taktsignals zu zählen, wobei die Auswerteperiode endet, wenn der Zähler seinen Zählerstand um einen Wert erhöht oder verringert hat, der dem Quotienten aus der gewünschten Auswerteperiode und der Taktperiode des Taktsignals entspricht.
  • Zur Auswertung der Potentiale an dem ersten und zweiten Knoten der Referenzglieder ist vorzugsweise ein Komparator vorgesehen, wobei Ausgangssignale dieses Komparators einen Zähler ansteuern, der zu Beginn der Auswerteperiode zurückgesetzt wird und der am Ende der Auswerteperiode einen der Anzahl der stattgefunden Lade- und Entladezyklen entsprechenden Wert bereitstellt.
  • Zur Entladung der Kondensatoren der Referenzglieder ist vorzugsweise je ein Schalter parallel zu dem ersten und zweiten Kondensator geschaltet, wobei die Kondensatoren über diese Schalter abhängig von dem Ausgangssignal des Komparators für eine vorgegebene Entladezeit entladen werden.
  • Die erfindungsgemäße Vorrichtung zur Ermittlung des Verhältnisses zwischen der RC-Zeitkonstante wenigstens eines RC-Glieds in einer integrierten Schaltung und einem Sollwert umfasst folgende Merkmale:
    • in der integrierten Schaltung ein erstes Referenz-RC-Glied mit einem ersten Widerstand und einem ersten Kondensator und ein zweites Referenz-RC-Glied mit einem zweiten Widerstand und einem zweiten Kondensator, die entgegengesetzt zwischen ein erstes und ein zweites Versorgungspotential geschaltet sind, wobei das Produkt aus Widerstandswert und Kapazitätswert der Widerstände und Kondensatoren der beiden Glieder jeweils gleich ist,
    • einen Komparator mit einem ersten Eingang, der an einem der ersten Widerstand und dem ersten Kondensator gemeinsamen Knoten angeschlossen ist, und mit einem zweiten Eingang, der an einen dem zweiten Widerstand und dem zweiten Kondensator gemeinsamen Knoten angeschlossen ist,
    • einen Zähler, dessen Zählerstand innerhalb einer Auswerteperiode getaktet durch ein Ausgangssignal des Komparators erhöht oder verringert wird,
    • eine erste und eine zweite Entladeschaltung, die an den ersten und zweiten Kondensator angeschlossen sind und dazu ausgebildet sind, den ersten und zweiten Kondensator abhängig von dem Ausgangssignal des Komparators zu entladen,
    • Mittel zur schaltungstechnischen Darstellung eines Quotienten aus einem Sollwert, der ein Maß für eine Norm-RC-Zeitkonstante der Referenz-RC-Glieder darstellt, und einem Ist-Wert, bei dem es sich um die tatsächliche RC-Zeitkonstante handelt.
  • Die Entladeschaltungen umfassen dabei vorzugsweise jeweils einen parallel zu dem ersten und zweiten Kondensator geschalteten Schalter, wobei diese Schalter abhängig von dem Komparatorausgangssignal jeweils für eine vorgegebene, der Entladezeit entsprechende Zeitdauer geschlossen werden, nachdem ein wenigstens annäherungsweise identisches Potential an dem ersten und zweiten Knoten detektiert wurde.
  • Mittels des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung wird ein Wert zur Verfügung gestellt, der dem Verhältnis zwischen einer Norm-Zeitkonstante und einer tatsächlichen RC-Zeitkonstante der Referenzglieder entspricht. Dieser Wert kann dazu verwendet werden, die RC-Glieder in der integrierten Schaltung, die beispielsweise Bestandteile von Filtern sind, zu kalibrieren. Ergibt das erfindungsgemäße Verfahren beispielsweise, dass die tatsächliche RC-Zeitkonstante der Referenzglieder um ein ermitteltes Maß prozentual von einem Sollwert abweicht, so ist davon auszugehen, dass auch die RC-Zeitkonstanten der übrigen RC-Glieder in der integrierten Schaltung um dasselbe Maß prozentual von ihrem Sollwert abweichen. Diese gleichmäßigen Abweichungen aller RC-Glieder einer integrierten Schaltung resultieren aus einem gemeinsamen Herstellungsverfahren, das Herstellungstoleranzen unterliegt, oder aus den Umgebungsbedingungen, denen alle RC-Glieder ebenfalls gemeinsam unterliegen. Die aus dem Verhältnis der RC-Konstanten der Referenzglieder zu einem Sollwert erhaltene Information kann zur Kalibrierung der in der integrierten Schaltung neben den Referenzgliedern vorhandenen weiteren RC-Gliedern genutzt werden.
  • Beispielsweise sind RC-Glieder in integrierten Tiefpassfiltern üblicherweise so aufgebaut, dass der Kondensator des RC-Glieds aus einer Vielzahl parallel geschalteter Kondensatoren besteht, die jeweils denselben Kapazitätswert aufweisen. In Kenntnis der prozentualen Abweichung der RC-Zeitkonstante eines solchen RC-Glieds von einem Sollwert besteht nun die Möglichkeit, einige oder mehrere dieser Kondensatoren abzuschalten oder hinzuzuschalten, um herstellungsbedingte oder umgebungsbedingte Schwankungen auszugleichen und dadurch einen vorgegebenen Wert für die RC-Zeitkonstante einzustellen, die die Eckfrequenz eines als RC-Glied aufgebauten Tiefpassfilters bestimmt.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert.
  • In den Figuren zeigt
  • Figur 1
    schematisch eine integrierte Schaltung mit ei- nem RC-Glied,
    Figur 2
    eine Schaltungsanordnung mit zwei Referenz-RC- Gliedern, die entgegengesetzt zwischen ein ers- tes und ein zweites Versorgungspotential ge- schaltet sind,
    Figur 3
    zeitliche Verläufe der Spannungen an einem ers- ten und einem zweiten Schaltungsknoten der Schaltung gemäß Figur 2,
    Figur 4
    eine Auswerteschaltung zur Ermittlung eines Verhältnisses der Zeitkonstanten der RC- Glieder gemäß Figur 2 gegenüber einer Norm- Zeitkonstante,
    Figur 5
    ein schaltungstechnisches Realisierungsbeispiel eines RC-Glieds zur Erläuterung der Kalibrie- rung eines solchen RC-Glieds abhängig von dem mittels des erfindungsgemäßen Verfahrens erhal- tenen Verhältnisses zwischen dem tatsächlichen Wert einer RC-Zeitkonstante eines Referenz- Glieds und einem Sollwert.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung. Bei dem erfindungsgemäßen Verfahren zur Ermittlung eines Verhältnisses zwischen einer RC-Zeitkonstante eines RC-Glieds in einer integrierten Schaltung und einem Sollwert für diese Zeitkonstante ist vorgesehen, eine Schaltungsanordnung mit einem ersten Referenz-RC-Glied und einem zweiten Referenz-RC-Glied in der integrierten Schaltung vorzusehen.
  • Figur 2 zeigt eine solche Schaltungsanordnung mit einem ersten Referenz-RC-Glied, das eine Reihenschaltung eines ersten Widerstandes R1 und eines ersten Kondensators C1 zwischen einem ersten Versorgungspotential VDD und einem zweiten Versorgungspotential VSS umfasst, und mit einem zweiten Referenz-RC-Glied, das einen zweiten Widerstand R2 und einen zweiten Kondensator C2 zwischen dem ersten und zweiten Versorgungspotential VDD, VSS umfasst. Die beiden Referenzglieder sind dabei entgegengesetzt zwischen die Versorgungspotentiale VDD, VSS geschaltet, das heißt, der erste Widerstand R1 und der zweite Kondensator C2 sind gemeinsam an das erste Versorgungspotential VDD und der erste Kondensator C1 und der zweite Widerstand R2 sind gemeinsam an das zweite Versorgungspotential VSS angeschlossen.
  • Zwischen einem dem ersten Widerstand R1 und dem ersten Kondensator C1 gemeinsamen Knoten N1 des ersten ReferenzGlieds und einem dem zweiten Widerstand R2 und dem zweiten Kondensator C2 gemeinsamen Knoten N2 des zweiten Referenzglieds ist eine Differenzspannung Vdif abgreifbar, die der Differenz aus einer Spannung Vu über dem zweiten Widerstand R2 gegen das zweite Versorgungspotential VSS und einer Spannung Vd über dem ersten Kondensator C1 gegen das zweite Versorgungspotential VSS entspricht.
  • Figur 3 zeigt die zeitlichen Verläufe dieser Spannung Vu und der Spannung Vd für eine Ansteuerperiode, die in Figur 3 zu einem Zeitpunkt t0 beginnt, bei dem der erste und zweite Kondensator C1, C2 vollständig entladen sind. Für die folgende Betrachtung wird davon ausgegangen, dass Widerstände noch zu erläuternder Schalter S1 und S2 vernachlässigbar sind, sodass das Potential an dem zweiten Knoten N2 zum Zeitpunkt t0 dem ersten Versorgungspotential VDD und das Potential an dem ersten Knoten N1 dem zweiten Versorgungspotential VSS entspricht.
  • Die Entladung des ersten und zweiten Kondensators C1, C2 erfolgt in dem Ausführungsbeispiel durch die Schalter S1, S2, die als Transistoren ausgebildet sind, deren Laststrecken parallel zu den Kondensatoren C1, C2 liegen. Diese Schalter S1, S2 sind vor dem Zeitpunkt t0 geschlossen, um die Kondensatoren C1, C2 zu entladen. Werden die Schalter S1, S2 zum Zeitpunkt t0 geöffnet, so sinkt die Spannung Vu exponentiell ab und die Spannung Vd steigt exponentiell an. Die Kurve der Spannung Vu und die Kurve der Spannung Vd schneiden sich zu einem Zeitpunkt tc, bei dem die Differenzspannung Vdif Null ist. Zu diesem Zeitpunkt gilt: VDD - VSS e - tc - t 0 / τ + VSS = VDD - VSS 1 - e tc - t 0 / τ
    Figure imgb0001

    τ bezeichnet dabei die Zeitkonstante jedes der beiden Referenz-RC-Glieder, wobei für diese Zeitkonstante τ gilt: τ = R C ,
    Figure imgb0002

    wobei R den Widerstandswert des ersten und zweiten Widerstandes R1, R2 und C den Kapazitätswert der Kapazität des ersten und zweiten Kondensators C1, C2 bezeichnet.
  • Setzt man Tc=tc-t0 so folgt durch Auflösen von Gleichung (1) nach Tc: T c = τ ln 1 + VDD - VSS / VDD - VSS = τ ln 2
    Figure imgb0003
  • Die Ladedauer Tc ausgehend vom entladenem Zustand des ersten und zweiten Kondensators C1, C2 bis zur Gleichheit der Spannungen Vu und Vd ist somit proportional zu der RC-Zeitkonstante der beiden Referenzglieder. Ab dem Zeitpunkt tc, bei dem die Differenzspannung Vdif Null wird, werden der erste und zweite Kondensator C1, C2 für eine vorgegebene Zeitdauer die in Figur 3 mit Tdis bezeichnet ist, entladen. Für die Dauer Ta eines Ansteuerzyklus gilt somit: Ta = Tc + Tdis ,
    Figure imgb0004

    wobei Tc von der RC-Zeitkonstante τ abhängig ist.
  • Bei dem erfindungsgemäßen Verfahren ist nun vorgesehen, während einer Auswerteperiode T aufeinanderfolgend Lade- und Entladezyklen entsprechend der in Figur 3 dargestellten Weise durchzuführen. Für diese Auswerteperiode T gilt dabei: T = N ln 2 τn + Tdis .
    Figure imgb0005

    τn bezeichnet dabei eine Norm-RC-Zeitkonstante, die einen Sollwert für die Zeitkonstante der Referenz-RC-Glieder gemäss Figur 2 darstellt. Die Auswertedauer T ist also so gewählt, dass während der Auswertedauer N Lade- und Entladezyklen durchgeführt werden könnten, wenn die Zeitkonstante der RC-Glieder der Norm-Zeitkonstante entspricht.
  • Davon ausgehend, dass die tatsächliche Zeitkonstante dieser Referenzglieder von dem Normwert abweicht gibt es innerhalb der Auswerteperiode P Lade- und Entladezyklen, wobei gilt: P ln 2 τ + Tdis = N ln 2 + τn + Tdis .
    Figure imgb0006
  • Unter der Annahme, dass die Zeitkonstanten τ und τn wesentlich größer als die Entladezeit Tdis ist, folgt aus obiger Beziehung: V = P / N = τn / τ .
    Figure imgb0007
  • Das Verhältnis zwischen der tatsächlichen Zeitkonstante τ und der Norm-Zeitkonstante τn entspricht somit dem Verhältnis aus der vorgegebenen Anzahl N und der Anzahl P der während der Auswerteperiode tatsächlich stattgefundene Lade- und Entladezyklen.
  • Dieses Verhältnis zwischen der tatsächlichen Zeitkonstante und der Norm-Zeitkonstante der Referenzglieder gilt auch für die Zeitkonstanten aller anderen RC-Glieder der integrierten Schaltung unter der Annahme, dass die zur Realisierung der RC-Glieder verwendeten Widerstände und Kondensatoren durch dieselben Herstellungsprozesse hergestellt wurden und somit denselben herstellungsbedingten Schwankungen unterliegen, wie die Widerstände und Kondensatoren der Referenzglieder.
  • Figur 4 veranschaulicht eine Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens. Diese Vorrichtung umfasst neben den bereits erläuterten Referenz-RC-Gliedern mit den Widerständen R1, R2 und den Kondensatoren C1, C2, die entgegengesetzt zwischen das erste und zweite Versorgungspotential VDD, VSS geschaltet sind, einen Komparator K, dessen eine Eingangsklemme an den dem ersten Widerstand R1 und dem ersten Kondensator C1 gemeinsamen Knoten N1 und dessen andere Eingangsklemme an den dem zweiten Widerstand R2 und dem zweiten Kondensator C2 gemeinsamen Knoten N2 angeschlossen ist. Unter der Annahme, dass der an den zweiten Knoten N2 angeschlossene Eingang des Komparators K dessen nicht invertierender Eingang und der an den ersten Knoten N1 angeschlossene Eingang der invertierende Eingang des Komparators K ist, liefert dieser Komparator K ein Ausgangssignal, das jeweils dann eine fallende Flanke aufweist, wenn die Spannung Vu über dem zweiten Widerstand R2 unter die Spannung Vd an dem ersten Kondensator C1 absinkt, wenn die Differenzspannung Vdif also kurzzeitig Null wird. Dem Komparator K ist ein Zeitglied DEL nachgeschaltet, das ein Ausgangssignal DIS bereitstellt, das nach jeder fallenden Flanke des Komparators K für eine der Entladedauer entsprechenden Zeitdauer Tdis einen High-Pegel aufweist, um den ersten und zweiten Schalter S1, S2 für diese Entladezeitdauer Tdis zu schließen und die Kondensatoren C1, C2 zu entladen. Es sei darauf hingewiesen, dass das Zeitglied DEL selbstverständlich auch dazu ausgebildet sein kann, nach jeder steigenden Flanke des Komparatorausgangssignals für die Zeitdauer Tdis einen High-Pegel aufzuweisen.
  • Dem ersten Schalter S1, der dem Ausführungsbeispiel als n-Kanal-Transistor ausgebildet ist, ist dieses Ausgangssignal DIS des Zeitglieds DEL direkt zugeführt. Der zweite Schalter S2 ist als p-Kanal-Transistor ausgebildet, sodass diesem Schalter S2 das Ausgangssignal des Zeitglieds DEL invertiert über einen Inverter INV zugeführt ist, um diesen Transistor S2 während der Entladezeit Tdis einzuschalten.
  • Das Ausgangssignal des Komparators K ist außerdem einem Zähler 10 zugeführt, der im Takt dieses Komparatorausgangssignals KS mit jeder fallenden Flanke dieses Signals während einer Auswerteperiode hochgezählt wird. Die Dauer der Auswerteperiode ist vorgegeben durch ein Timersignal TS, das durch einen Timer 20 zur Verfügung gestellt wird und das beispielsweise einen Low-Pegel aufweist, solange der Zähler 10 im Takt des Komparatorausgangssignals KS hochgezählt werden soll.
  • Der Timer 20 ist beispielsweise ein digitaler Zähler, der dazu ausgebildet ist, im Takt eines Taktsignals CLK seinen Zählerstand zu erhöhen oder zu verringern. Zu Beginn einer Auswerteperiode wird der Zählerstand dabei auf Null gesetzt, und der Zähler wird mit jedem Takt des Taktsignals hochgezählt bis ein die Auswertperiode vorgebender Zählwert erreicht ist. Oder, der Zählerstand des Zählers wird zu Beginn der Auswerteperiode auf den die Auswertedauer vorgebenden Wert gesetzt, und der Zählerstand wird mit jedem Takt des Signals verringert bis der Zählerstand Null erreicht ist. Der die Auswerteperiode vorgebende Zählerstand ist dabei so gewählt, dass der Quotient aus der Auswerteperiode und der Taktperiode des Taktsignals dem Zählerwert entspricht, auf den von Null hochgezählt oder von dem auf Null heruntergezählt wird.
  • Der Timer stellt ein Timersignal TS zur Verfügung, das den Zähler 10 freigibt, abhängig durch das Komparatorausgangssignal KS hochgezählt zu werden. Dieses Timersignal TS gibt den Zähler 10 zu Beginn des Zählvorgangs frei und sperrt den Zähler 10 bei Erreichen des Zählerendwertes des Timers 20.
  • Die Vorrichtung umfasst weiterhin eine Ablaufsteuerung 30, die an den Zähler 10 und den Timer-Zähler 20 angeschlossen ist und die den Auswertevorgang startet, wozu der Timer auf Null oder den vorgegebenen Zählerstand gesetzt wird und der Zähler 10 auf Null gesetzt wird.
  • Am Ende der durch das Timersignal TS vorgegebenen Auswerteperiode wird der Zähler gesperrt, um angesteuert durch das Komparatorsignal KS nicht weiter hochgezählt zu werden, wobei der Zähler 10 seinen Endzählerstand P bis zum Beginn einer nächsten durch die Ablaufsteuerung 30 vorgegebenen Auswerteperiode beibehält und an seinem Ausgang zur Verfügung stellt.
  • Die Auswerteperiode, während der der Zähler 10 abhängig durch das Ausgangssignal KS des Komparators K hochgezählt wird, ist so auf die Norm-RC-Zeitkonstante und die Entladedauer abgestimmt, dass während der Auswerteperiode genau eine vorgegebene Anzahl Lade- und Entladezyklen durchgeführt werden, wenn die RC-Zeitkonstante der Referenzglieder R1, C1, R2, C2 der Norm-RC-Zeitkonstante entspricht. Weicht die Zeitkonstante der Referenzglieder von der Norm-Zeitkonstante ab, so stellt sich am Ende der Auswerteperiode ein Zählerstand P ein, der von der vorgegebenen Anzahl N abweicht, wobei das Verhältnis aus dem Zählerstand P des Zählers am Ende der Auswerteperiode und der vorgegebenen Anzahl N dem Verhältnis aus der Norm-RC-Zeitkonstante und der tatsächlichen Zeitkonstante der Referenzglieder entspricht.
  • Dieses Verhältnis aus dem Zählerstand und der vorgegebenen Anzahl ist besonders einfach zu ermitteln, wenn für den vorgegebenen Zählerstand N=2n gilt und der Zähler 10 als binärer Zähler der Länge n Bit ausgebildet ist. In diesem Fall stellt der binäre Zählerwert unmittelbar ein Maß für das gewünschte Verhältnis zwischen dem Zählerstand des Zählers 10 und dem vorgegebenen Zahlenwert dar, das in der oben erläuterten Weise dem Verhältnis aus der Norm-Zeitkonstante und der tatsächlichen Zeitkonstante entspricht. Das mathematisch exakte Verhältnis wird selbstverständlich dadurch erhalten, dass der Zählerstand P durch die vorgegebene Anzahl N dividiert wird, wobei dieses Ergebnis im Falle N=2n durch eine bloße "Kommaverschiebung", also eine Interpretation des Bits für 2n als 20, des Bits für 2n-1 als 2-1 usw., erhalten wird.
  • Der Kehrwert dieses erhaltenen Wertes entspricht, dann dem Verhältnis der tatsächlichen Zeitkonstante zu der Norm-RC-Zeitkonstante.
  • Zur Ermittlung einer Abweichung des Zählerendstandes des Zählers 10 von dem vorgegebenen Wert besteht in diesem Fall die Möglichkeit, das MSB zu streichen, wenn das MSB Eins ist, und das MSB zu streichen und das Zweierkomplement des verbleibenden Wertes zu bilden, wenn das MSB Null ist.
  • Dieser anhand der Referenz-RC-Glieder ermittelte Verhältniswert V kann beispielsweise zur Kalibrierung von RC-Gliedern in derselben integrierten Schaltung wie die Referenzglieder verwendet werden, wie nachfolgend anhand von Figur 5 erläutert ist.
  • Figur 5 zeigt ein als Tiefpassfilter dienendes RC-Glied mit einstellbarer RC-Zeitkonstante und somit einstellbarem Frequenzverhalten. Das RC-Glied umfasst einen Widerstand R3 mit einem Widerstandswert R und mehrere Anordnungen mit je einem Schalter S0, S1, S2 und in Reihe zu dem jeweiligen Schalter geschaltete Kondensatoren C0-C24, die jeweils den Kapazitätswert C aufweisen. Diese Kondensatoren sind so angeordnet, dass der Schalter S0 zum Schalten eines (20) Kondensators C0, der Schalter S1 zum Schalten zweier (=21) parallel geschalteter Kondensatoren C11, C12 und der Schalter S2 zum Schalten von 4 (=22) parallel geschalteten Kondensatoren C21-C24 dient. Diese Anordnung ist selbstverständlich beliebig erweiterbar, wobei weitere Schalter jeweils zum Schalten doppelt so vieler parallel geschalteter Kondensatoren wie ein vorheriger Schalter dient. Durch geeignete Ansteuerung der Schalter S0, S1, S2 lässt sich bei diesem RC-Glied eine Zeitkonstante τ einstellen, die zwischen τ=R·C und τ=7·R·C variiert und die damit Vielfache zwischen 1 und 7 einer Einheitszeitkonstante τ0=R·C annimmt. Bei n Schaltern lässt sich so eine Zeitkonstante einstellen, die zwischen τ0 und (2n-1)·τ0 variieren kann.
  • Zur Einstellung der Zeitkonstante des dargestellten Tiefpassfilters dient eine die Schalter S0, S1, S2 ansteuernde Ansteuereinheit 60, die ein digitales Datenwort bereitstellt, nach dessen Maßgabe die Schalter S0, S1, S2 ein- oder ausgeschaltet werden. Dieses die Schalter S0-S2 ansteuernde und damit die Zeitkonstante bestimmende digitale Datenwort wird abhängig von einem benutzerdefinierten Signal E erzeugt. Mittels dieses Signals kann der Benutzer die RC-Zeitkonstante und damit die Eckfrequenz des Tiefpassfilters einstellen, die proportional zum Kehrwert dieser RC-Zeitkonstante ist.
  • Der Ansteuereinheit 60 wird darüber hinaus das Verhältnissignal V=P/N zugeführt, um das benutzerdefinierte Signal E abhängig von diesem Verhältnissignal so zu korrigieren, dass sich eine gewünschte Zeitkonstante und damit ein gewünschtes Frequenzverhalten ergibt.
  • Bezugszeichenliste
  • C0-C24
    Kondensatoren
    C1, C2
    Kondensatoren
    C10, C12, C14, C16
    Kondensatoren
    CLK
    Taktsignal
    DEL
    Zeitglied
    DIS
    Entladesignal
    INV
    Inverter
    KS
    Komparator
    KS
    Komparatorausgangssignal
    N1, N2
    Schaltungsknoten
    R1, R2
    Widerstände
    R10, R20
    Widerstände
    R3
    Widerstand
    S1, S2
    Schalter
    S14, S16
    Schalter
    Uin
    Eingangsspannung
    Uout
    Ausgangsspannung
    Vd, Vu
    Spannungen
    VDD, VSS
    Versorgungspotentiale
    Vin
    Eingangsspannung
    Vout
    Ausgangsspannung
    10
    Zähler
    20
    Timer
    30
    Ansteuerschaltung
    40
    Register
    50
    Dividierer
    60
    Ansteuereinheit
    100
    Integrierte Schaltung aus

Claims (8)

  1. Verfahren zur Ermittlung des Verhältnisses der RC-Zeitkonstante wenigstens eines RC-Glieds in einer integrierten Schaltung zu einem Sollwert, wobei das Verfahren folgende Verfahrensschritte umfasst:
    - Bereitstellen eines ersten Referenz-RC-Glieds mit einem ersten Widerstand (R1) und einem ersten Kondensator (C1) und eines zweiten Referenz-RC-Glieds mit einem zweiten Widerstand (R2) und einem zweiten Kondensator (C2), die entgegengesetzt zwischen ein erstes und ein zweites Versorgungspotential (VDD, VSS) geschaltet sind, wobei das Produkt aus Widerstandswert und Kapazitätswert der Widerstände (R1, R2) und der Kondensatoren (C1, C2) der beiden Glieder jeweils gleich ist,
    - Festlegen einer Norm-RC-Zeitkonstante der Referenz-RC-Glieder (R1, C1 und R2, C2),
    - Durchführen aufeinanderfolgender Lade- und Entladezyklen während einer vorgegebenen Auswertedauer, wobei die Kondensatoren (C1, C2) in einem Zyklus während einer Ladezeit so lange geladen werden, bis das Potential an einem dem ersten Widerstand (R1) und dem ersten Kondensator (C1) des ersten Referenz-RC-Glieds gemeinsamen Knoten (N1) wenigstens annäherungsweise dem Potential an einem dem zweiten Widerstand (R2) und dem zweiten Kondensator (C2) des zweiten Referenz-RC-Glieds gemeinsamen Knoten (N2) entspricht, und wobei die Kondensatoren (C1, C2) anschließend für eine Entladezeit entladen werden, wobei
    - die Auswertedauer so an die Norm-RC-Zeitkonstante angepasst ist, dass unter der Annahme, dass die tatsächliche RC-Zeitkonstante der Referenz-RC-Glieder der Norm-RC-Zeitkonstante entspricht, während dieser Auswertedauer eine vorgegebene Anzahl (N) Lade- und Entladezyklen durchgeführt werden können,
    - Ermitteln der Anzahl (P) der tatsächlich durchgeführten Lade- und Entladezyklen,
    - Bereitstellen eines Wertes, der einem Quotienten aus der tatsächlichen Anzahl (P) und der vorgegebenen Anzahl (N) entspricht, um ein Maß für das Verhältnis der Norm-RC-Zeitkonstante zu der RC-Zeitkonstante der Referenz-RC-Glieder zur Verfügung zu stellen.
  2. Verfahren nach Anspruch 1, bei dem die Entladezeit (Tdis) fest vorgegeben ist.
  3. Verfahren nach Anspruch 1 oder 2, das folgende Verfahrensschritte aufweist:
    - Bereitstellen eines Taktsignals (CLK) mit einer Periodendauer (Tclk), die dem Quotienten aus der Auswertezeit und der vorgegebenen Anzahl (N) entspricht, oder die in einem ganzzahligen Teilerverhältnis zu die diesem Quotienten steht,
    - Starten eines im Takt des Taktsignals zählenden Zählers mit Beginn der Lade- und Entladezyklen,
    - Beenden der Lade- und Entladezyklen, wenn der Zähler seinen Zählerstand um einen der vorgegebenen Anzahl (N) entsprechenden Wert oder um ein ganzzahliges Vielfaches dieses Wertes erhöht oder verringert hat.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem je ein Schalter (S1, S2) parallel zu dem ersten und zweiten Kondensator (C1, C2) und ein Komparator (K) zum Vergleich der Potentiale an dem ersten und zweiten Knoten (N1, N2) vorgesehen ist, wobei die Schalter (S1, S2) abhängig von einem Komparatorsignal Schalter für eine vorgegebene Entladezeit (Tdis) entladen werden.
  5. Verfahren nach einem der vorangehenden Ansprüche bei dem der Komparator (K) einen Zähler (10) ansteuert, der zu Beginn der Lade- und Entladezyklen zurückgesetzt wird und der am Ende der Lade- und Entladezyklen einen der Anzahl der stattgefundenen Lade- und Entladezyklen entsprechenden Wert (P) bereitstellt.
  6. Vorrichtung zur Ermittlung des Verhältnisses der RC-Zeitkonstante wenigstens eines RC-Glieds in einer integrierten Schaltung zu einem Sollwert gemäß dem Verfahren nach einem der Ansprüche 1-6, die folgende Merkmale aufweist:
    - in der integrierten Schaltung ein erstes Referenz-RC-Glied mit einem ersten Widerstand (R1) und einem ersten Kondensator (C1) und ein zweites Referenz-RC-Glied mit einem zweiten Widerstand (R2) und einem zweiten Kondensator (C2), die entgegengesetzt zwischen ein erstes und ein zweites Versorgungspotential (VDD, VSS) geschaltet sind, wobei das Produkt aus Widerstandswert und Kapazitätswert der Widerstände (R1, R2) und der Kondensatoren (C1, C2) der beiden Glieder jeweils gleich ist,
    - einen Komparator (K) mit einem ersten Eingang, der an einen dem ersten Widerstand (R1) und dem ersten Kondensator (C1) gemeinsamen Knoten (N1) angeschlossen ist, und mit einem zweiten Eingang, der an einen dem zweiten Widerstand (R2) und dem zweiten Kondensator (C2) gemeinsamen Knoten (N2) angeschlossen ist,
    - einen Zähler (10), dessen Zählerstand innerhalb einer Auswerteperiode getaktet durch ein Ausgangssignal des Komparators (K) erhöht oder verringert wird,
    - eine erste und eine zweite Entladeschaltung (S1, S2), die an den ersten und zweiten Kondensator (C1, C2) angeschlossen sind und dazu ausgebildet sind, den ersten und zweiten Kondensator (C1, C2) abhängig von dem Ausgangssignal des Komparators zu entladen,
    - Mittel zur Ermittlung eines Quotienten und aus dem Zählerstand (P) des Zählers (10), , , der einer tatsächlichen Anzahl von durchgeführten Lade- und Entladezyklen entspricht, , einem Sollwert (N), der ein Maß für eine Norm-RC-Zeitkonstante der Referenz-RC-Glieder darstellt.
  7. Vorrichtung nach Anspruch 6, bei dem die Entladeschaltungen jeweils einen parallel zu dem ersten und zweiten Kondensator (C1, C2) geschalteten Schalter (S1, S2) aufweisen.
  8. Verwendung des in dem Verfahren nach einem der vorangehenden Ansprüche ermittelten Quotienten zur Einstellung der RC-Zeitkonstante eines Filters.
EP04013088A 2003-07-02 2004-06-03 Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert Not-in-force EP1494038B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10329856A DE10329856A1 (de) 2003-07-02 2003-07-02 Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstante in einer integrierten Schaltung und einem Sollwert
DE10329856 2003-07-02

Publications (2)

Publication Number Publication Date
EP1494038A1 EP1494038A1 (de) 2005-01-05
EP1494038B1 true EP1494038B1 (de) 2010-12-29

Family

ID=33426823

Family Applications (1)

Application Number Title Priority Date Filing Date
EP04013088A Not-in-force EP1494038B1 (de) 2003-07-02 2004-06-03 Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert

Country Status (5)

Country Link
US (1) US7071711B2 (de)
EP (1) EP1494038B1 (de)
JP (1) JP4451731B2 (de)
KR (1) KR20050004003A (de)
DE (2) DE10329856A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018518A1 (de) * 2005-04-20 2006-10-26 Braun Gmbh Verfahren zum Erzeugen einer Zeitbasis für einen Mikrokontroller und Schaltungsanordnung hierfür
JP4447577B2 (ja) * 2006-05-31 2010-04-07 トヨタ自動車株式会社 車輪状態監視システム及び車輪位置特定方法
KR101409930B1 (ko) * 2006-10-13 2014-07-03 삼성전자주식회사 알씨 시상수를 가변적으로 조절하기 위한 보상기 및 이를이용한 차단 주파수 제어하기 위한 장치
CN101894195B (zh) * 2010-08-02 2012-07-04 昆山锐芯微电子有限公司 确定光电二极管的耗尽区时间常数的方法和改善残像的方法
US9385694B2 (en) * 2011-12-20 2016-07-05 Conexant Systems, Inc. Low-power programmable oscillator and ramp generator
DE102012204569B3 (de) * 2012-03-22 2013-08-22 Continental Automotive Gmbh Vorrichtung und Verfahren zum Messen des Wertes eines Widerstands
WO2015165104A1 (zh) 2014-04-30 2015-11-05 华为技术有限公司 查找装置及方法
US10438978B2 (en) 2014-10-31 2019-10-08 Sargent Manufacturing Company Measuring harvested energy using an ultra-low duty cycle measurement system
WO2017165424A1 (en) * 2016-03-21 2017-09-28 Sargent Manufacturing Company Measuring harversted energy using an ultra-low duty cycle measurement system
EP3438677A1 (de) * 2017-07-31 2019-02-06 ams AG Verfahren zur bestimmung eines elektrischen parameters und messanordnung zur bestimmung eines elektrischen parameters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274334A (en) * 1989-12-18 1993-12-28 Honeywell Inc. Calibrated physical parameter value measurement system
DE69132488T2 (de) * 1990-10-09 2001-04-05 Medtronic Inc Vorrichtung zum manipulieren von materie
JPH05209929A (ja) * 1992-01-31 1993-08-20 Nec Eng Ltd 時定数の誤差検出回路
CA2098896C (en) * 1992-06-30 2005-03-29 H. Jonathan Tovey Specimen retrieval pouch and method for use
US5469863A (en) * 1993-08-11 1995-11-28 Polygenex International, Inc. Polyurethane condom of welded polyurethane film
JP3812026B2 (ja) * 1997-01-20 2006-08-23 富士通株式会社 電圧遮断回路及び集積回路試験方法
US6262603B1 (en) * 2000-02-29 2001-07-17 National Semiconductor Corporation RC calibration circuit with reduced power consumption and increased accuracy
US6640628B2 (en) * 2001-01-19 2003-11-04 Endress + Hauser Gmbh + Co. Kg Level-measuring device
JP3782312B2 (ja) * 2001-03-29 2006-06-07 株式会社東芝 半導体集積回路装置
DE10156027B4 (de) * 2001-11-15 2012-02-09 Globalfoundries Inc. Abgleichbare Filterschaltung

Also Published As

Publication number Publication date
EP1494038A1 (de) 2005-01-05
US20050035772A1 (en) 2005-02-17
DE502004012043D1 (de) 2011-02-10
DE10329856A1 (de) 2005-02-03
JP2005024559A (ja) 2005-01-27
KR20050004003A (ko) 2005-01-12
US7071711B2 (en) 2006-07-04
JP4451731B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
DE102008039195B4 (de) Verfahren und Elektronikvorrichtung zum Erfassen der Frequenz eines Eingangstaktsignals einer integrierten Schaltung und integrierte Schaltung
DE10321200B3 (de) Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen
DE102008006301B4 (de) Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung
DE102005039138B4 (de) Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung
DE3132980A1 (de) Elektronischer zeitgeber
DE3490412T (de) Vorrichtung und Verfahren zum Bestimmen der Größe einer Kapazität
DE10356259B4 (de) Verfahren und Schaltungsanordnung zum Vergrößern einer Funktionsreichweite bei einer aus einem elektromagnetischen Feld mit Energie versorgten Vorrichtung
DE3007152A1 (de) Schaltungsanordnung zur impedanzmessung
DE10152285A1 (de) Funktionsgenerator mit einstellbarer Schwingungsfrequenz
DE102005024648A1 (de) Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
EP1494038B1 (de) Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert
DE102008005927A1 (de) Flexible Oszillatorstruktur
EP1116957B1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE2620187B2 (de) Monostabile Multivibratorschaltung
DE10156026B4 (de) Komparatorschaltung sowie Verfahren zum Bestimmen eines Zeitintervalls
DE102007011121A1 (de) Binärisierungsschaltkreis
DE10305380A1 (de) Kapazitätsmessverfahren
DE2647569C3 (de) Impulsgenerator mit umschaltbarer Ausgangsfrequenz
DE10126298A1 (de) Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements
DE19680542C2 (de) Logiksignal-Auswahlschaltung
DE19528733C1 (de) Integrierte Schaltung
DE1955507A1 (de) Geraet zur Umwandlung von Frequenzen in Gleichspannungssignale
EP0489259A2 (de) Kapazitäts-Frequenz-Wandler
DE2822509C3 (de) Meßschaltungsanordnung zur Messung analoger elektrischer Größen und analoger physikalischer Größen
DE19930149B4 (de) Verfahren zum Messen einer elektrischen Spannung und Anordnungen zur Durchführung der Verfahren

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL HR LT LV MK

17P Request for examination filed

Effective date: 20041125

AKX Designation fees paid

Designated state(s): DE FR NL

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR NL

REF Corresponds to:

Ref document number: 502004012043

Country of ref document: DE

Date of ref document: 20110210

Kind code of ref document: P

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502004012043

Country of ref document: DE

Effective date: 20110210

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20101229

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20101229

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20110930

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502004012043

Country of ref document: DE

Effective date: 20110930

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20140619

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20140619

Year of fee payment: 11

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 502004012043

Country of ref document: DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20160229

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20160101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150630