DE112012001972B4

DE112012001972B4 - Vorrichtung, System und Verfahren zur Spannungshub- und Tastgradjustierung

Info

Publication number: DE112012001972B4
Application number: DE112012001972.5T
Authority: DE
Inventors: Eduard Roytman; Jian Xu; Rahul R. Shah; Kambiz R. Munshi; Ronald L. Bedard; Mahalingam Nagarajan
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2011-05-04
Filing date: 2012-04-03
Publication date: 2019-05-23
Anticipated expiration: 2032-04-04
Also published as: WO2012151021A3; WO2012151021A2; US9160320B2; JP2014519241A; US8542046B2; US20140085123A1; US20120280732A1; DE112012001972T5; JP6072774B2

Abstract

Vorrichtung, die Folgendes umfasst:einen Treiber (207) zur Übertragung eines Signals an ein Input-Output- (IO-) Pad (104), wobei das Signal am IO-Pad (104) einen Spannungshub und einen Tastgrad aufweist; undeine Justiereinheit (103), die mit dem Treiber (207) verschaltet ist, um das Signal vom IO-Pad (104), das vom Treiber (207) übertragen wird, zu empfangen und Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad (104) entsprechend zu erzeugen.

Description

ERFINDUNGSGEBIET
Ausführungsformen der Erfindung beziehen sich im Allgemeinen auf das Erfindungsgebiet von Prozessoren. Insbesondere beziehen sich Ausführungsformen der Erfindung auf eine Vorrichtung, ein System und ein Verfahren für Spannungshub- und Tastgradjustierungen von Signalen an Input-Output- (IO-) Pads eines Prozessors. Die Ausführungsformen der Erfindung beziehen sich auch auf eine Vorrichtung zum Messen verschiedener Signalattribute, die Strom, Spannung und Zeit enthalten.
ALLGEMEINER STAND DER TECHNIK
Da Input-Output- (IO-) Transceiver bei höheren Frequenzen betrieben werden, werden Spannungs- und Zeiteinstellungsspannen kleiner und sind für ein gegebenes Design schwieriger einzuhalten. Weiterhin führt der hohe Grad von Zufallsschwankungen (auch als „Within-Die“ Schwankung, Schwankung innerhalb eines Die, bezeichnet) in der modernen Prozesstechnologie zu einem hohen Grad von Schwankungen von Spannungshub und Tastgrad der Signale, die von den IO-Transceivern auf Übertragungsmedien übertragen werden. Identische IO-Transceiver (d. h. Transceiver mit identischem Design und Transistorgrößen) zeigen möglicherweise unterschiedliche Signalattribute innerhalb der internen Knoten und an den Ausgängen ihrer jeweiligen IO-Pads, z. B. unterscheiden sich der Spannungshub und der Tastgrad eines von einem ersten IO-Transceiver eines Prozessors erzeugten Signals möglicherweise vom Spannungshub und Tastgrad eines anderen Signals, das von einem zweiten IO-Transceiver des Prozessors erzeugt wird, sogar wenn der zweite IO-Transceiver physisch neben dem ersten IO-Transceiver liegt.
Solche Variabilität des Spannungshubs und des Tastgrads von Signalen an den IO-Pads führt zu reduzierter Leistung des Prozessors - Leistung, wie sie hinsichtlich der Gesamt-IO-Geschwindigkeiten und der Erfüllung der IO-Spezifikationen des Prozessors gemessen wird.
Weiterhin erfordert das Ermitteln der Kenngrößen verschiedener Attribute solcher Hochgeschwindigkeitsbauelemente (z. B. der Bauelemente der Hochgeschwindigkeits-IOs) teure Debugging-Tester. Um die Kosten und die Testzeit für solche Hochgeschwindigkeitsbauelemente zu reduzieren, werden auf dem Die ausgeführte Selbsttest-Maßnahmen angewandt. Herkömmliche Analog-Digital- (AD-) Wandler können verwendet werden, um ein einzelnes analoges Attribut eines Bauelements zu messen, z. B. die Strompegel einer Stromquelle eines IO-Transmitters, um die Kenngrößen des Bauelements zu ermitteln. Allerdings sind solche AD-Wandler nicht in der Lage, mehrere interne analoge und digitale Attribute eines Bauelements zu messen, z. B. die Pegel des durch einen Knoten fließenden Stroms, den Tastgrad eines Hochgeschwindigkeitsknotens, die Phasendifferenz zwischen zwei unterschiedlichen Hochgeschwindigkeitsknoten, den Spannungspegel eines Signals an einem Knoten.
Aus US 2007/0024338 A1 ist eine programmierbare Tastverhältnis-Einstellschaltung bekannt, die vorgesehen sein kann, um die Tastverhältnisverzerrung in seriellen Datenübertragungssystemen zu korrigieren. Die Einschaltdauer des Zyklus kann vor dem Übertragen von Datensignalen über ein Übertragungsmedium durchgeführt werden. Die Einschaltdauer kann auch durchgeführt werden, wenn sie vom Übertragungsmedium empfangen wird. Eine programmierbare Tastverhältnis-Einstellschaltung kann konfiguriert sein, um die ansteigenden und fallenden Flanken von Datensignalen einzustellen. Eine programmierbare Tastverhältnis-Einstellschaltung kann auch konfiguriert sein, um den Gleichtaktpegel der Datensignale einzustellen. Die Anzahl der Tastverhältnisanpassungen kann durch Endbenutzer oder durch negative Rückmeldung bestimmt werden.
Figurenliste
Ausführungsformen der Erfindung werden besser anhand der unten gegebenen ausführlichen Beschreibung und anhand der zugehörigen Zeichnungen verschiedener Ausführungsformen der Erfindung verstanden werden, die allerdings nicht so aufgefasst werden sollten, dass sie die Erfindung auf spezifische Ausführungsformen einschränken, sondern lediglich zur Erklärung und zum Verständnis dienend.

1 ist eine übergeordnete Ansicht eines Prozessors mit einer Spannungshub- und Tastgrad-Justiereinheit pro Input-Output (IO), gemäß einer Ausführungsform der Erfindung.
2 ist ein Blockschaltbild eines IO-Transmitters des Prozessors, der eine Spannungshub- und Tastgrad-Justiereinheit umfasst, gemäß einer Ausführungsform der Erfindung.
3 ist ein Blockschaltbild der Komponenten der Justiereinheit zur Justierung von Spannungshub und Tastgrad von Signalen an einem IO-Pad, gemäß einer Ausführungsform der Erfindung.
4A ist ein Diagramm auf Schaltungsebene eines Tiefpassfilters der Justiereinheit, gemäß einer Ausführungsform der Erfindung.
4B ist ein Diagramm auf Schaltungsebene eines Tiefpassfilters der Justiereinheit, gemäß einer Ausführungsform der Erfindung.
5 veranschaulicht Komponenten eines IO-Treibers zur Justierung des Spannungshubs eines Signals zur Übertragung durch den IO-Treiber, gemäß einer Ausführungsform der Erfindung.
6 veranschaulicht Komponenten eines Tastgradkorrektors zur Justierung des Tastgrads eines Signals zur Übertragung durch den IO-Treiber, gemäß einer Ausführungsform der Erfindung.
7 veranschaulicht ein Zustandsdiagramm eines endlichen Automaten (FSM, finite state machine) der Justiereinheit zum Erzeugen von Steuersignalen zum Justieren von Spannungshub und Tastgrad eines Signals, gemäß einer Ausführungsform der Erfindung.
8 veranschaulicht ein Verfahrensflussdiagramm zum Justieren von Spannungshub und Tastgrad eines Signals zur Übertragung durch den IO-Treiber, gemäß einer Ausführungsform der Erfindung.
9A veranschaulicht eine logische Ansicht eines Analog-Digital- (AD-) Wandlers zum Messen verschiedener Signalattribute, die Strom, Spannung und Zeit enthalten, gemäß einer Ausführungsform der Erfindung.
9B veranschaulicht Komponenten des AD-Wandlers zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung.
10 veranschaulicht ein Diagramm auf Schaltungsbene des AD-Wandlers zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung.
11 veranschaulicht Komponenten zum Bereitstellen von Eingängen für den AD-Wandler zum Messen verschiedener digitaler und analoger Signalattribute, gemäß einer Ausführungsform der Erfindung.
12 veranschaulicht einen Schwingungsverlauf eines Kondensators des AD-Wandlers zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung.
13 veranschaulicht ein Diagramm auf Systemebene, das eine Justiereinheit zur Justierung von Spannungshub und Tastgrad von Signalen aufweist sowie den AD-Wandler, gemäß einer Ausführungsform der Erfindung.
14 veranschaulicht Komponenten auf Transistorebene des AD-Wandlers, gemäß einer anderen Ausführungsform der Erfindung.

AUSFÜHRLICHE BESCHREIBUNG
Ausführungsformen der Erfindung beziehen sich auf eine Vorrichtung, ein System und ein Verfahren für Spannungshub- und Tastgradjustierungen von Signalen an Input-Output- (IO-) Pads eines Prozessors. Ausführungsformen der Erfindung beziehen sich auch auf eine Vorrichtung, ein System und ein Verfahren zum Messen verschiedener Attribute des Bauelements bzw. der Bauelemente mittels eines Analog-Digital- (AD-) Wandlers.
In einer Ausführungsform umfasst die Vorrichtung einen IO-Transceiver, der einen Treiber zur Übertragung eines Signals an einem IO-Pad enthält, wobei das Signal am IO-Pad einen Spannungshub und einen Tastgrad aufweist. Die Vorrichtung umfasst auch eine Justiereinheit, die mit dem Treiber verschaltet ist, um das Signal vom IO-Pad, das vom Treiber übertragen wird, zu empfangen und Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad zu erzeugen. Wie im Abschnitt „Stand der Technik“ erwähnt wurde, verursachen Zufallsschwankungen in Bauelementen der IO-Transceiver Schwankungen in den Spannungshüben und den Tastgraden von Signalen an den IO-Pads sogar, obwohl die mit den IO-Pads verschalteten Treiber, die die Signale an den IO-Pads erzeugen, identische Designs aufweisen. In einer Ausführungsform ist die Justiereinheit betreibbar, solche Zufallsschwankungen zu kompensieren, indem sowohl der Spannungshub als auch der Tastgrad der Signale für einen IO-Übertragungsweg justiert werden, indem Spannungshub- und Tastgrad-Steuersignale auf Basis der Signale an den IO-Pads des IO-Übertragungsweges erzeugt werden.
Durch Operation an den Signalen am IO-Pad werden alle Schwankungs- und Verzerrungsquellen, die Schwankung in Spannungshub und Tastgrad verursachen, durch die Justiereinheit kompensiert.
Ein Beispiel für einen Hochgeschwindigkeits-IO-Transceiver ist der QuickPath Interconnect® (QPI), der von der Intel Corp. aus Santa Clara, Kalifornien, entwickelt wurde. Der QPI eines Prozessor wird bei Taktraten von 2,4 GHz, 2,93 GHz oder 3,2 GHz betrieben und erzeugt möglicherweise Signale an den QPI IO-Pads des Prozessors mit Datenraten von 25,6 GB/s. Jegliche Zufallsvariabilität in Spannungshüben und Tastgraden zwischen QPI-Signalen unterschiedlicher IO-Übertragungswege des Prozessors, der bei solch einer hohen Datenrate betrieben wird, setzt die Gesamtleistung des Prozessors herab. In einer Ausführungsform umfasst der QPI IO-Transceiver die Justiereinheit, die betreibbar ist, die Signale am IO-Pad des QPI IO-Transceivers zu empfangen und alle Schwankungs- und Verzerrungsquellen zu kompensieren, die Schwankung in Spannungshub und Tastgrad in den Signalen am IO-Pad verursachen.
Der Ausdruck „IO-Übertragungsweg“ bezieht sich hierin auf eine Gruppe von IO-Transceivern mit Daten- und Takt IO-Transceivern. Zum Beispiel weist ein Übertragungsweg möglicherweise 21 IO-Transceiver auf (20 zum Senden und Empfangen von Datensignalen und 1 für das Taktsignal), und ein Prozessor weist möglicherweise 20 Übertragungswege auf.
Der Ausdruck „Spannungshub“ bezieht sich hierin auf eine Spannungsdifferenz zwischen den Pegeln logisch Low (Vol) und logisch High (Voh) des Signals am IO-Pad. Der Ausdruck „Spannungshubjustierung“ bezieht sich hierin auf das Justieren eines Spannungspegels entweder des logischen Low- oder des logischen High-Pegels des Signals am IO-Pad. Der Ausdruck „Justieren eines Spannungspegels“ bezieht sich hierin auf das Anheben oder Absenken der logischen Low- oder der logischen High-Spannungspegel des Signals am IO-Pad.
Der Ausdruck „Tastgrad“ bezieht sich hierin auf die Pulsbreite eines logischen High-Impulses relativ zu einem logischen Low-Impuls in einer Periode eines Signals. Zum Beispiel bezieht sich ein Signal, das einen Tastgrad von 50% aufweist, auf ein Signal mit einer gleichen logischen Low- und logischen High-Pulsbreite innerhalb der Periode des Signals, d. h. das Signal ist logisch High für die Hälfte der Zeitperiode und logisch Low für die übrige Hälfte der Zeitperiode des Signals.
In der folgenden Beschreibung werden zahlreiche Details erörtert, um eine gründlichere Erklärung von Ausführungsformen der vorliegenden Erfindung bereitzustellen. Es wird allerdings für Fachleute ersichtlich werden, dass Ausführungsformen der vorliegenden Erfindung möglicherweise ohne diese spezifischen Details umgesetzt werden. In anderen Beispielen werden bekannte Strukturen und Bauelemente in Blockschaltbildform anstatt im Detail gezeigt, um zu vermeiden, Ausführungsformen der vorliegenden Erfindung unverständlich zu machen.
Es ist anzumerken, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale als Linie dargestellt werden. Einige Linien sind möglicherweise dicker, um entscheidendere Signalpfade anzuzeigen und/oder weisen Pfeile an einem oder mehreren Enden auf, um die primäre Informationsflussrichtung anzuzeigen. Solche Anzeigen sollen nicht einschränkend sein. Stattdessen werden die Linien in Verbindung mit einer oder mehreren Ausführungsbeispielen verwendet, um einfacheres Verständnis für eine Schaltung oder eine logische Einheit zu erleichtern. Jedes dargestellte Signal, wie es durch Design-Erfordernisse oder -Einstellungen vorgegeben wird, umfasst möglicherweise eigentlich eines oder mehrere Signale, die sich möglicherweise in eine von beiden Richtungen bewegen und möglicherweise mit irgendeiner geeigneten Art Signalschema umgesetzt werden, z. B. als Differentialpaar, massebezogen usw.
1 ist eine übergeordnete Ansicht 100 eines Prozessors 101 mit einer Spannungshub- und Tastgrad-Justiereinheit 103 pro IO-Übertragungsweg, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform umfasst der Prozessor 101 ‚N‘ IO-Übertragungswege, die als 108_1-N bezeichnet sind. In einer Ausführungsform ist N=20. Um also die Ausführungsformen der Erfindung nicht unverständlich zu machen, werden die Ausführungsformen mit Bezug auf den IO-Übertragungsweg 108₁ erörtert.
In einer Ausführungsform umfasst der IO-Übertragungsweg 108₁ mehrere IO-Transceiver 104_1-N , die die IO-Pads 104_1-N enthalten, die mit entsprechenden IO-Pins 105_1-N verschaltet sind. In einer Ausführungsform ist N=21, d. h. 21 IO-Transceiver pro IO-Übertragungsweg. In einer Ausführungsform umfasst der IO-Übertragungsweg 108₁ eine Justiereinheit 103, die zum Empfangen eines Signals von einem IO-Pad eines IO-Transceivers (z. B. 104₁ ) zur Übertragung an einen IO-Pin (z. B. 105₁ ) betreibbar ist und die betreibbar ist, den Spannungshub und den Tastgrad des Signals zur Übertragung zu justieren. In einer Ausführungsform ist jeder IO-Pin (105_1-N ) mit einem entsprechenden Übertragungsmedium 106 verschaltet. In einer Ausführungsform ist das Übertragungsmedium 106 eine Point-to-Point Zusammenschaltung. Das Signal 107 vom Übertragungsmedium 106 wird von einem Empfänger (nicht dargestellt) eines anderen Prozessors (nicht dargestellt) empfangen.
In einer Ausführungsform umfasst der Prozessor 101 eine globale Kompensationseinheit 102, um Abschlussimpedanz und analoge Vorspannungssignale eines Treibers des IO-Transceivers (z. B. 104₁ ) zu kompensieren. In einer Ausführungsform beginnt die Justiereinheit 103 den Spannungshub und den Tastgrad des IO-Pad-Signals für jeden IO-Übertragungsweg zu justieren, nachdem die globale Kompensationseinheit 102 eine Anfangskompensation der Abschlussimpedanz und der analogen Vorspannungssignale für alle IO-Pads in allen IO-Übertragungswegen abgeschlossen hat.
2 ist ein Blockschaltbild 200 eines IO-Transceivers (z. B. 104₁ ) des Prozessors 101, der mit einer Spannungshub- und Tastgrad-Justiereinheit 103 verschaltet ist, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform umfasst der IO-Transceiver einen Treiber 207, der Differenzausgangssignale 203p und 203n aus einem Eingangssignal 201 erzeugt. Um also die Ausführungsformen der Erfindung nicht unverständlich zu machen, werden andere Komponenten des Transceivers (z. B. 104₁ ), wie zum Beispiel ein Vortreiber, ein Seriellumsetzer, Doppelmultiplexer, Pufferspeicher, Taktverteiler usw., nicht dargestellt.
In einer Ausführungsform empfängt der Treiber 207 ein analoges Vorspannungssignal 202, um die Treiberstärke des Treibers 207 zu setzen. In einer Ausführungsform wird das analoge Vorspannungssignal 202 von der globalen Kompensationseinheit 102 gesetzt. In einer Ausführungsform wird der Spannungshub der Signale 203p und 203n justiert, indem Bauelemente einer Vorspannungsschaltung (oder eines Vorspannungsgenerators) im Treiber 207 an- bzw. abgeschaltet werden, der einen Vorspannungspegel für eine Stromquelle des Treibers 207 erzeugt, der der Treiberendstufe des Treiber 207 Strom bereitstellt. Die Treiberendstufe erzeugt die Signale 203p und 203n am IO-Pad. Die Komponenten, die den Vorspannungspegel für die Stromquelle justieren, werden später unter Bezugnahme auf 5 erörtert.
Mit Rückbezug auf 2: Die Justiereinheit 103 empfängt die Differenzsignale 203p und 203n, die vom Treiber 207 übertragen werden, und erzeugt das Spannungshub-Steuersignal 204 und das Tastgrad-Steuersignal 205. In einer Ausführungsform erzeugt die Justiereinheit 103 ein Gleichtakt-Spannungssignal aus den zwei Signalen 203p und 203n. In einer Ausführungsform werden die beiden Differenzsignale 203p und 203n durch Abschlusswiderstände ‚Rt‘ abgeschlossen, die durch die globale Kompensationseinheit 102 hinsichtlich Prozess-, Temperatur- und Spannungsschwankungen kompensiert werden.
In einer Ausführungsform wird das Spannungshub-Steuersignal 204 vom Treiber 207 empfangen. In solch einer Ausführungsform wird das Spannungshub-Steuersignal 204 von Gates von Transistoren empfangen, die den Vorspannungspegel für eine Stromquelle steuern, die der Treiberendstufe des Treibers 207 Strom bereitstellt. In einer Ausführungsform ist das Spannungshub-Steuersignal 204 ein Bus, der mehrere Steuersignale umfasst, wobei jedes Steuersignal einen Bit-Code (1 oder 0) darstellt, um einen Transistor im Treiber 207 an- bzw. abzuschalten. Indem die verschiedenen Transistoren in der Vorspannungsgeneratorschaltung des Treibers 207 mittels der Bit-Codes des Steuersignals 204 an- bzw. abgeschaltet werden, wird der Spannungshub der Signale 203p und 203n justiert. In einer Ausführungsform ist der Bus 204 unär codiert. In anderen Ausführungsformen ist der Bus 204 binär codiert.
In einer Ausführungsform fährt die Justiereinheit 103 fort, das Spannungs-Steuersignal 204 zu aktualisieren, bis der Spannungshub der Signale 203p und 203n einen Schwellenwert erreicht. In einer Ausführungsform ist der Schwellenwert programmierbar. In einer Ausführungsform erzeugt die Justiereinheit 103 das Tastgrad-Steuersignal 205, nachdem das Spannungshub-Steuersignal 204 erzeugt wurde und nachdem der Spannungshub der Signale 203p und 203n den Schwellenwert erreicht hat. Ein Grund, den Spannungshub der Signale 203p und 203n vor dem Justieren des Tastgrads der Signale 203p und 203n zu justieren, liegt darin, dass eine Justierung des Spannungshubs der Signale 203p und 203n den Tastgrad der Signale 203p und 203n ändert.
In einer Ausführungsform umfasst der IO-Transceiver (z. B. 104₁ ) einen Tastgrad-Korrektor 206 zum Justieren des Tastgrads des Signals 201 angesichts des Tastgrad-Steuersignals 205. In einer Ausführungsform ist das Tastgrad-Steuersignal 205 ein Bus, der mehrere Signale aufweist, wobei jedes Signal einen Bit-Code (1 oder 0) darstellt, um einen Transistor im Tastgrad-Korrektor 206 an- bzw. abzuschalten. In einer Ausführungsform ist der Bus 205 unär codiert. In einer anderen Ausführungsform ist der Bus 205 binär codiert. Quellen von Tastgrad-Verzerrung der Signale 203p und 203n enthalten Taktverteiler, Pufferspeicher, Doppelmultiplexer, Vortreiber, Treiber 207, Treiberabschlusswiderstände ‚Rt‘ usw. In den hierin erörterten Ausführungsformen wird der Tastgrad der Signale 203p und 203n justiert, indem der Tastgrad der Signale 203p und 203n an den IO-Pads abgetastet wird, anstatt den Tastgrad der zu übertragenden Signale, z. B. der Signale eines Taktverteilerpuffers oder irgendeiner anderen Schaltung/Einheit vor dem Treiber 207, abzutasten.
Indem der Ausgang des Treibers 207, d. h. die Differenzsignale 203p und 203n an den IO-Pads, durch die Justiereinheit 103 überwacht wird und das Tastgrad-Steuersignal 205 der überwachten Signale 203p und 203n bestimmt wird, werden alle Quellen von Tastgrad-Verzerrung durch das Tastgrad-Steuersignal 205 berücksichtigt. In einer Ausführungsform korrigiert der Tastgrad-Korrektor 206 den Tastgrad des zu übertragenden Signals 201 angesichts des Tastgrad-Steuersignals 205, um Tastgrad-Verzerrungen der Signale 203p und 203n an den IO-Pads zu kompensieren.
3 ist ein Blockschaltbild der Komponenten der Justiereinheit 300/103 zum Justieren des Spannungshubs und des Tastgrads von Signalen an einem IO-Pad, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform umfasst die Justiereinheit 300/103 einen Multiplexer 302. In einer Ausführungsform multiplext der Multiplexer 302 Signale, die die Differenzsignale 203p und 203n vom Treiber 207 enthalten, ein Referenzspannungssignal 303 und ein Gleichtakt-Spannungssignal 304. In einer Ausführungsform wird das Gleichtakt-Spannungssignal 304 durch Mitteln der Signale 203p und 203n mittels der Widerstände 312 mit gleichen Widerstandswerten R erzeugt. In einer Ausführungsform beträgt der Wert des Widerstands 5 kOhm.
In einer Ausführungsform wird das Referenzspannungssignal 303 durch einen Spannungsteiler (nicht dargestellt) erzeugt. In einer Ausführungsform ist der Spannungsteiler eine Widerstandsleiter. In einer anderen Ausführungsform wird das Referenzspannungssignal 303 durch eine Bandabstandsschaltung (nicht dargestellt) erzeugt. In einer Ausführungsform ist das Referenzspannungssignal 303 ein Gleichspannungssignal von 250 mV. In einer Ausführungsform wird der Multiplexer 302 durch ein Auswahlsignal 314 gesteuert. In einer Ausführungsform verursacht das Auswahlsignal 314, dass der Multiplexer 302 das Referenzspannungssignal 303 und das Gleichtakt-Spannungssignal 304 zum Erzeugen des Spannungshub-Steuersignals 204 auswählt. In einer Ausführungsform verursacht das Auswahlsignal 314, dass der Multiplexer 302 203n und 203p zum Erzeugen des Tastgrad-Steuersignals 205 auswählt.
In einer Ausführungsform ist der Ausgang des Multiplexers 302 ein Differenzausgang, der die Signale 305 und 306 umfasst, die entweder beide dem Referenzspannungssignal 303 und dem Gleichtakt-Spannungssignal 304 oder den Signalen 203n und 203p entsprechen. In einer Ausführungsform werden die Ausgänge 305 und 306 des Multiplexers 302 von einem Tiefpassfilter 313 (LPF, low pass filter) gefiltert. In einer Ausführungsform wird der LPF 313 durch eine Überbrückungslogik (nicht dargestellt) überbrückt, wenn das Auswahlsignal 314 die Referenzspannung 303 und das Gleichtakt-Spannungssignal 304 zum Erzeugen des Spannungshub-Steuersignals 204 auswählt. In solch einer Ausführungsform werden die Ausgänge des Multiplexers 305 und 306 direkt in einen Komparator 309 eingespeist.
4A veranschaulicht ein Diagramm 400 auf Schaltungsebene des LPF 313 der Justiereinheit 103, gemäß einer Ausführungsform der Erfindung. In dieser Ausführungsform ist der LPF 313 ein Differenz-LPF, der einen Kondensator C enthält, der zwischen den Widerständen R1 und R2 verbunden ist. In einer Ausführungsform betragen die Werte der Widerstände R1 und R2 jeweils 5 kOhm, die Kapazität C beträgt 1,6 pF und die 3-dB-Grenzfrequenz des Differenz-LPF beträgt 10 MHz. Für den Differenz-LPF können höhere oder geringere Werte der 3-dB-Grenzfrequenzen ausgelegt werden, um in Hinsicht auf Genauigkeit und geringerem Eigenrauschen vom Differenz-LPF auf der einen Seite und der Einbaufläche auf der anderen Seite zu optimieren.
4B veranschaulicht ein Diagramm 410 auf Schaltungsebene des LPF 313 der Justiereinheit 103, gemäß einer Ausführungsform der Erfindung. In dieser Ausführungsform umfasst der LPF 313 unabhängige RC-Filter für jedes der Ausgangssignale 305 und 306 des Multiplexers 302. In einer Ausführungsform betragen die Werte der Widerstände R3 und R4 jeweils 5 kOhm, die Werte der Kondensatoren C1 und C2 betragen jeweils 3,2 pF und die 3-dB-Grenzfrequenz des LPF 410/313 beträgt 10 MHz. Für den LPF können höhere oder geringere Werte der 3-dB-Grenzfrequenzen ausgelegt werden, um in Hinsicht auf Genauigkeit und geringerem Eigenrauschen vom LPF auf der einen Seite und der Einbaufläche auf der anderen Seite zu optimieren.
Mit Rückbezug auf 3: In einer Ausführungsform umfasst die Justiereinheit 103 weiterhin einen Komparator 309, der die gefilterten Ausgänge 307 und 308 miteinander vergleicht. Die gefilterten Ausgänge 307 und 308 entsprechen den Signalen 305 bzw. 306. In einer Ausführungsform erzeugt der Komparator 309 ein Ausgangssignal 310 als Reaktion auf den Vergleich der Signale 307 und 308. In einer Ausführungsform ist der Komparator 309 ein Offset-Aufhebungs-Komparator, der Eingangs-Offset aufhebt, um Fehler beim Vergleich der Eingangssignale 307 und 308 miteinander zu reduzieren. In einer Ausführungsform empfängt der Komparator 309 ein Taktsignal 311, um den Ausgang 310 des Komparators 309 abzutasten. In solch einer Ausführungsform sind die Abtastmittel innerhalb des Komparators 309 integriert. In anderen Ausführungsformen sind die Abtastmittel (nicht dargestellt) separat vom Komparator 309. In einer Ausführungsform umfassen die Abtastmittel einen Flipflop oder einen Latch. In anderen Ausführungsformen werden möglicherweise andere Arten von Abtastmitteln verwendet.
In den hierin erörterten Ausführungsformen ist der Komparator 309 ein üblicher Komparator in der Rückkopplungsschleife (Treiber 207→ Justiereinheit 103→ Treiber 207 und Treiber 207→Justiereinheit 103→Tastgrad-Korrektor 206→Treiber 207) zur Justierung sowohl des Spannungshubs als auch des Tastgrads der Signale 203p und 203n an den IO-Pads. Das Vorhandensein des üblichen Komparators 309 zum Justieren sowohl des Spannungshubs als auch des Tastgrads der Signale 203p und 203n reduziert die aktive Siliziumfläche, weil ein einzelner üblicher Komparator 309 weniger Siliziumfläche als zwei unterschiedliche Komparatoren verwendet, um Spannungshub und Tastgrad der Signale 203p und 203n entsprechend zu justieren. Der übliche Komparator 309 reduziert auch verbleibende Variabilität von IO-Übertragungsweg zu IO-Übertragungsweg in den Spannungshüben und Tastgraden, weil der gleiche Komparator verwendet wird, um sowohl die Spannungshübe als auch die Tastgrade der Signale an den IO-Pads zu justieren.
In einer Ausführungsform umfasst die Justiereinheit 103 weiterhin einen endlichen Automaten 301 (FSM, finite state machine). Wenn der Ausgang 310 des Komparators 309 in einer Ausführungsform umschaltet (vom logischen Low-Pegel auf den logischen High-Pegel oder umgekehrt), bestimmt der FSM 301 auf Basis des aktuellen Betriebsmodus, ob der Spannungshub der Signale 203p und 203n den Spannungshubschwellenwert erreicht hat oder ob der Tastgrad der Signale 203p und 203n auf den Ziel-Prozentsatz justiert ist. In einer Ausführungsform beträgt der Ziel-Prozentsatz für den Tastgrad 50%.
In den hierin erörterten Ausführungsformen ist der FSM 301 ein üblicher FSM zum Erzeugen von Steuersignalen sowohl für die Spannungshub- als auch die Tastgrad-Justierung. Das Vorhandensein eines üblichen FSM 301 reduziert die Gesamtsiliziumfläche und den Energieverbrauch des Prozessors 101. Der FSM 301 wird auch bei einer Frequenz betrieben, die geringer als die Taktfrequenz des IO-Transceivers 108₁ ist. In einer Ausführungsform wird der FSM 301 wird bei einer Taktfrequenz betrieben, die ¼ der Taktfrequenz des IO-Transceivers 104₁ beträgt. In solch einer Ausführungsform verbraucht der relativ zur Taktfrequenz des IO-Transceivers 104₁ langsame FSM 301 weniger Versorgungsenergie und weist entspannte zeitliche Einschränkungen auf. Der Ausdruck „zeitliche Einschränkungen“ bezieht sich auf Setup- und Halte-Zeit-Anforderungen. In einer Ausführungsform umfasst der Ausgang des FSM 301 das Spannungshub-Steuersignal 204, das Tastgrad-Steuersignal 205 und das Komparator-Abtasttaktsignal 311. In einer Ausführungsform wird auch das Auswahlsignal 314 des Multiplexers 302 vom FSM 301 erzeugt. Das Zustandsdiagramm des FSM 301 wird später unter Bezugnahme auf 7 erörtert.
5 veranschaulicht ein übergeordnetes Blockschaltbild des IO-Treibers 500/207 zur Justierung des Spannungshubs der Signale 203p und 203n am IO-Pad, gemäß einer Ausführungsform der Erfindung. Um also die Ausführungsformen der Erfindung nicht unverständlich zu machen, wird ein übergeordnetes Blockschaltbild gezeigt, um zu veranschaulichen, dass das Spannungshub-Steuersignal 204 von der Justiereinheit 103 verwendet wird, um den Vorspannungspegel des Signals 503 zu justieren, was wiederum den Spannungshub der Signale 203p und 203n justiert.
In einer Ausführungsform umfasst der Treiber 207 einen Vorspannungsgenerator 501, um der Treiberstufe 502 ein Vorspannungssignal bereitzustellen. In einer Ausführungsform empfängt der Vorspannungsgenerator 501 ein Referenz-Vorspannungssignal 202, um das Vorspannungssignal 503 zu erzeugen. In einer Ausführungsform ist das Referenz-Vorspannungssignal 202 das globale Vorspannungssignal, das von der globalen Kompensationseinheit 102 erzeugt wird.
In einer Ausführungsform umfasst der Vorspannungsgenerator 501 einen Stromspiegel, der die Transistoren M1 - M5 enthält, um das Vorspannungssignal 503 aus dem Referenz-Vorspannungssignal 202 zu erzeugen. In einer Ausführungsform justiert das Spannungshub-Steuersignal 204 den Pegel des Vorspannungssignals 503 durch An- bzw. Abschalten der Transistoren M5 [1:N]. Der Ausdruck ‚N‘, angegeben für den Transistor 504, beinhaltet mehr als einen identischen Transistor parallel zueinander. Wie oben erwähnt, ist das Spannungs-Steuersignal 204 ein Bus, der mehrere Signale aufweist, wobei jedes Signal einen Bit-Code darstellt, um einen der ‚N‘ Transistoren 504 an- bzw. abzuschalten, um den Gleichspannungspegel des Vorspannungssignals 503 zu justieren.
In einer Ausführungsform umfasst der Treiber 500/207 eine Treiberstufe 502, die das Eingangsdatum 201 empfängt und ein Differenzdatum 203p und 203n zur Übertragung an ein IO-Pad (nicht dargestellt) ausgibt. In einer Ausführungsform ist die Treiberstufe 502 ein Differenzverstärker mit Abschlusswiderständen an Masse (gezeigt als ‚Rt‘ in 2), wobei der Differenzverstärker durch eine Stromquelle M6 vorgespannt ist, die durch das Vorspannungssignal 503 gesteuert (d. h. vorgespannt) wird, und wobei die Transistoren M7 und M8 das Eingangssignal 201 als Komplementärsignale empfangen.
Wenn in einer Ausführungsform die Zahl von Transistoren 504 durch das Spannungshub-Steuersignal 204 angeschaltet werden, bewegt sich der Pegel des Vorspannungssignals 503 weiter vom Versorgungsspannungspegel des PMOS-Bauelements M7 weg in den Strommodus der Treiberstufe 502, um zu verursachen, dass die Signale 203p und 203n einen höheren Treiberstrom und als Ergebnis einen höheren, an den Widerständen Rt erzeugten Spannungshub aufweisen. Wenn in einer Ausführungsform die Zahl von Transistoren 504 durch das Spannungshub-Steuersignal 204 abgeschaltet werden, bewegt sich der Pegel des Vorspannungssignals 503 näher an den Versorgungsspannungspegel des PMOS-Bauelements M7 heran in den Strommodus der Treiberstufe 502, um zu verursachen, dass die Signale 203p und 203n einen geringeren Treiberstrom und als ein Resultat davon einen geringeren, an den Widerständen Rt erzeugten Spannungshub aufweisen. Ein Fachmann wird erkennen, dass es viele Arten und Weisen gibt, den Vorspannungspegel des Signals 503 mittels des Spannungshub-Steuersignals 204 zu beeinflussen. Alle solche Alternativen werden in diesen Ausführungsformen in Betracht gezogen.
6 veranschaulicht Komponenten 600 des Tastgradkorrektors 206 zur Justierung des Tastgrads eines Signals 201 zur Übertragung durch den IO-Treiber 207, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform umfasst der Tastgrad-Korrektor 206 einen Current-Starved Inverter 600. In einer Ausführungsform steuert das Tastgrad-Steuersignal 205 von der Justiereinheit 103 die Stärke des Current-Starved Inverters 600. Durch Steuern der Stärke der Transistoren 601 und 602 des Current-Starved Inverters 600 wird der Tastgrad des Signals 201 justiert. In einer Ausführungsform empfängt der Current-Starved Inverter 600 ein Signal 201a, das invertiert und verzögert wird, um Signal 201 zu erzeugen.
7 veranschaulicht ein Zustandsdiagramm oder Flussdiagramm 700 des FSM 301 der Justiereinheit 103 zum Erzeugen der Steuersignale 204 und 205 zum Justieren des Spannungshubs und des Tastgrads der Signale 203p und 203n, gemäß einer Ausführungsform der Erfindung. Das Zustandsdiagramm 700 wird unter Bezugnahme auf die 1 - 6 veranschaulicht.
In einer Ausführungsform beginnt der FSM 301 nach dem System-Reset 701 den Betrieb. In einer Ausführungsform ist der System-Reset 701 eines von: hartem Neustart, sanftem Neustart oder Wakeup nach Ruhe-Modus. In einer Ausführungsform beginnt der FSM 301 im Block 702 das Spannungshub-Steuersignal 204 durch Setzen des Codes (d. h. aller Bits) des Signals 204 auf Null zu erzeugen. Die Länge des Codes hängt von der für das Justieren des Spannungshubs der Signale 203p und 203n erforderlichen Granularität ab. Nachdem der Multiplexer 302 das Referenzspannungssignal 303 und das Gleichtaktsignal 304 auswählt und der Komparator 309 sie vergleicht (d. h. entweder die gefilterte Version 307 und 308 oder die ungefilterte, überbrückte Version der Signale 305 und 306), tastet der FSM 301 in Block 703 den Ausgang des Komparators 309 mittels eines Abtastsignals 311 ab, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform wird ein Zählerwert durch den FSM 301 nach jeder Abtastoperation des Komparatorausgangs 310 inkrementiert. Die Logikgatter, die den Zähler enthalten und den FSM 301 bilden, werden nicht offenbart, um die Ausführungsformen der Erfindung nicht unverständlich zu machen.
Im Block 704 vergleicht der FSM 301 den Zählerwert mit einem vorbestimmten Spannungshub-Schwellenwert M, gemäß einer Ausführungsform der Erfindung. Wenn in einer Ausführungsform der Zählerwert unterhalb des Wertes von M liegt, dann justiert der FSM 301 in Block 705 das Spannungshub-Steuersignal 204, um zu verursachen, dass der Treiber 207 den Spannungspegel der Ausgangssignale 203p und 203n anhebt. In einer Ausführungsform vergleicht der Komparator 309 dann ein neues Gleichtakt-Spannungssignal 304 mit dem Referenzsignal 303. In einer Ausführungsform wird dann in Block 703 der Ausgang des Komparators 309 erneut abgetastet. Nach dem Abtasten des Ausgangs 310 des Komparators 309 wird der Zählerwert inkrementiert und mit dem vorbestimmten Spannungshub-Schwellenwert M in Block 704 verglichen, gemäß einer Ausführungsform der Erfindung.
Der Prozess, den Spannungspegel der Ausgangssignale 203p und 203n mittels des Treibers 207, der das Spannungshub-Steuersignal 204 empfängt, anzuheben, wird in einer Ausführungsform ausgeführt, bis der Zählerwert den vorbestimmten Spannungshub-Schwellenwert M überschreitet. An diesem Punkt überträgt der FSM 301 das Steuern an Block 706, um eine Fertigstellung der Spannungshub-Justieroperation für die Signale 203p und 203n zu signalisieren, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform justiert der FSM 301 dann die Tastgrade der Signale 203p und 203n. In einer Ausführungsform werden die Spannungs-Steuersignal-Codes 204 in einem Register gespeichert.
In einer Ausführungsform erzeugt der FSM 301 im Block 707 das Tastgrad-Steuersignal 205 durch Setzen des Codes (d. h. aller Bits) des Signals 205 auf Null. Die Länge des Codes hängt von der für das Justieren des Tastgrads der Signale 203p und 203n erforderlichen Granularität ab. Nachdem der Multiplexer 302 die Signale 203p und 203n von den IO-Pads auswählt und der Komparator 309 die gefilterten Version 307 und 308 der Signale 203p und 203n vergleicht, tastet der FSM 301 in Block 708 den Ausgang 310 des Komparators 309 mittels des Abtastsignals 311 ab, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform wird ein Zählerwert durch den FSM 301 nach jedem Abtasten des Komparatorausgangs 310 inkrementiert. In einer Ausführungsform wird in Block 709 eine Bestimmung vorgenommen, ob der Zählerwert oberhalb eines vorbestimmten Schwellenwerts M liegt. In dieser Ausführungsform entspricht M einem Wert, der im Ziel-Tastgrad resultiert. In einer Ausführungsform beträgt der Ziel-Tastgrad 50%.
Falls der Zählerwert unterhalb des Wertes von M liegt, dann justiert der FSM in Block 710 den Code des Tastgrad-Steuersignals 205, um zu verursachen, dass der Tastgrad-Korrektor 206 den Tastgrad des Signals 201 erhöht und somit den der Ausgangssignale 203p und 203n, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform vergleicht der Komparator 309 dann die Ausgangssignale 203p und 203n miteinander. Der Ausgang des Komparators 309 wird dann in Block 708 erneut abgetastet. Wie unter Bezugnahme auf 3 erörtert wurde, tastet der Komparator 309 möglicherweise den Ausgang des Komparators 309 innerhalb des Komparatorblocks 309 ab, oder ein separates Abtastmittel (nicht dargestellt) tastet möglicherweise den Ausgang 310 des Komparators 309 ab, bevor das Signal 310 in dem FSM 301 eingegeben wird.
Mit Rückbezug auf 7: In einer Ausführungsform wird, nach dem Abtasten des Ausgangs 310 des Komparators 309, der Zählerwert inkrementiert und mit dem vorbestimmten Schwellenwert M in Block 709 verglichen. In einer Ausführungsform ist der Zähler des FSM 301 der gleiche Zähler, der in den Blöcken 703 und 704 verwendet wird.
Der Prozess, den Tastgrad der Ausgangssignale 203p und 203n mittels des Tastgrad-Steuersignals 205 und des Tastgrad-Korrektors 206 zu erhöhen, wird in einer Ausführungsform ausgeführt, bis der Zählerwert den vorbestimmten Schwellenwert M überschreitet. An diesem Punkt überträgt der FSM 301 das Steuern an Block 711, um eine Fertigstellung der Tastgrad-Justierung für die Signale 203p und 203n zu signalisieren, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform werden die Tastgrad-Signalcodes 205 in einem Register gespeichert. In einer Ausführungsform überträgt der FSM das Steuern an Block 712, um anzuzeigen, dass sowohl die Spannungshub-Justierung als auch die Tastgrad-Justierung fertiggestellt sind.
Während die Ausführungsformen der Zustandsdiagramme 700 so veranschaulicht werden, dass der Spannungshub von einem Anfangsstellwert aus erhöht wird, wird in Betracht gezogen, dass der FSM 301 jegliche nötige Logik enthält, um den Spannungshub von einem Anfangsstellwert aus zu verringern und/oder die Spannungshübe der Signale 203p und 203n sowohl zu erhöhen als auch zu verringern, um die Spannungshübe der Signale 203p und 203n auf den Ziel-Spannungshubpegel zu bringen. Analog wird in Betracht gezogen, dass der FSM 301 in einer Ausführungsform jegliche nötige Logik enthält, um den Tastgrad von einem Anfangsstellwert aus zu verringern und/oder die Tastgrade der Signale 203p und 203n sowohl zu erhöhen als auch zu verringern, um die Tastgrade der Signale 203p und 203n auf den Ziel-Tastgradpegel zu bringen.
8 veranschaulicht ein Verfahrensflussdiagramm 800 zum Justieren von Spannungshub und Tastgrad eines Signals zur Übertragung durch den IO-Treiber 207, gemäß einer Ausführungsform der Erfindung. Das Zustandsdiagramm 800 wird unter Bezugnahme auf die 1-7 veranschaulicht.
In Block 801 initialisiert die globale Kompensationslogik 102 die Prozess-, Spannungs- und Temperatur-Kompensation von Abschlussimpedanz und Vorspannung/Vorspannungsstrom für alle IO-Übertragungswege 108_1-N des Prozessors 101. Der Kompensationsprozess resultiert im Erzeugen von Kompensations-Codes für Abschlussimpedanz und Vorspannung/Vorspannungsstrom. In Block 802, nach dem Fertigstellen des Kompensationsprozesses, friert die globale Kompensationslogik 102 die Kompensations-Codes für Abschlussimpedanz und Vorspannung/Vorspannungsstrom für alle IO-Übertragungswege 108_1-N des Prozessors 101 ein.
In Block 803 initialisiert der Prozessor 101 die Justierung von Spannungshub und Tastgrad der Signale an den IO-Pads für jeden IO-Übertragungsweg 108_1-N des Prozessors 101. Die Blöcke 804 - 808 des Flussdiagramms 800 fassen die übergeordneten Operationen der Justiereinheit 103 zusammen. Details, wie die Spannungshub- und Tastgrad-Steuersignale erzeugt werden, werden oben unter Bezugnahme auf 5 erörtert.
Mit Rückbezug auf 8: Im Block 804 überträgt der Treiber 207 die Signale 203p und 203n an ein IO-Pad eines IO-Übertragungswegs (z. B. 108₁ ), wobei die Signale 203p und 203n einen Spannungshub und einen Tastgrad aufweisen. Im Block 805 empfängt die Justiereinheit 103 die Signale 203p und 203n, um die Spannungshub- und Tastgrad-Steuersignale 204 bzw. 205 zu erzeugen. Im Block 806 erzeugt die Justiereinheit 103 zuerst das Spannungshub-Steuersignal 204. Der Treiber 207 empfängt das Spannungshub-Steuersignal 204, um den Spannungshub der Signale 203p und 203n zu justieren. Im Block 807 erzeugt die Justiereinheit 103 das Tastgrad-Steuersignal 205, nachdem die Spannungshub-Justierung der Signale 203p und 203n fertiggestellt ist. Der Tastgrad-Korrektor 206 empfängt das Tastgrad-Steuersignal 205, um den Tastgrad der Signale 203p und 203n zu justieren.
Der Prozess des Justierens des Spannungshubs und des Tastgrads wird für alle übrigen IO-Übertragungswege 108_2-N wiederholt. In Block 808 erfolgt eine Bestimmung, ob Spannungshub und Tastgrad für alle IO-Übertragungswege 108_1-N korrigiert wurden. Falls irgendein IO-Übertragungsweg immer noch Spannungshub- und Tastgrad-Justierung benötigt, wird der Prozess von Block 804 bis 808 fortgesetzt. Bei Fertigstellung der Justierung von Spannungshub und Tastgrad für alle IO-Übertragungswege 108_1-N werden die Kompensations-Codes in Block 809 freigegeben. Der Ausdruck „freigeben“ bedeutet, dass die Kompensations-Codes sich ändern dürfen. In Block 810 fährt die globale Kompensationslogik 102 fort, die Abschlussimpedanz und Vorspannung/Vorspannungsstrom für alle IO-Übertragungswege 108_1-N des Prozessors 101 hinsichtlich Prozess, Spannung und Temperatur zu kompensieren.
9A veranschaulicht eine logische Ansicht 950 eines Analog-Digital- (AD-) Wandlers 900 zum Messen verschiedener Signalattribute, die Strom, Spannung und Zeit enthalten, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform empfängt der AD-Wandler 900 das Signal 951 zum Messen durch den AD-Wandler. Der Ausdruck „messen“ bezieht sich hierin auf das Wandeln eines analogen Wertes in einen entsprechenden digitalen Zählerwert. In einer Ausführungsform wandelt der AD-Wandler das Signal 951 in einen entsprechenden Zählerwert 913 um. In einer Ausführungsform ist das Signal 951 ein Strom durch einen Knoten, eine Spannung an einem Knoten oder ein Zeitbereichssignal, das eine Pulsbreite aufweist. In einer Ausführungsform ist der AD-Wandler 900 betreibbar, ein operatives Signal 952 zu empfangen, das den AD-Wandler 900 dazu konfiguriert, eine der drei getrennten Messfunktionen umzusetzen - Strommessung, Spannungsmessung oder Zeitmessung.
In den hierin erörterten Ausführungsformen ist der AD-Wandler 900 betreibbar, drei getrennte Messfunktionen auszuführen, die es dem AD-Wandler 900 gestatten, die Phasentrennung von Verzögerungsschleifen (DLL, delay locked loop) zu messen, die Phaseninterpolator- (PI) Phasentrennung zu messen, den Tastgrad eines Taktsignals zu messen, Referenzspannungen zu kalibrieren und zu messen, Referenzströme zu kalibrieren und zu messen usw.
9B veranschaulicht übergeordnete Komponenten des AD-Wandlers 900 zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform umfasst der AD-Wandler 900 einen Integrationskondensator 904, einen Komparator 906 und einen Zähler 910. In einer Ausführungsform umfasst der Integrationskondensator 904 zwei Anschlüsse. Der erste Anschluss des Integrationskondensators 904 ist der Knoten 905, der elektrisch als Eingang mit dem Komparator 906 verbunden ist. Der Ausdruck „Knoten 905“ wird hierin austauschbar als „Signal 905“ verwendet, um sich auf das Signal an diesem Knoten zu beziehen. Der zweite Anschluss des Integrationskondensators 904 ist ein Masseanschluss. In einer Ausführungsform ist der Integrationskondensator 904 ein auf dem Die ausgeführter Kondensator, der eine Kapazität C aufweist. In einer Ausführungsform beträgt der Wert von C 5 pF.
In einer Ausführungsform empfängt der Komparator 906 auch ein Referenzspannungssignal 909. In einer Ausführungsform wird das Referenzspannungssignal 909 von einem Spannungsteiler erzeugt. In einer Ausführungsform wird das Referenzspannungssignal 909 von einer Bandabstandsschaltung erzeugt. In einer Ausführungsform ist das Referenzspannungssignal 909 ein programmierbares Signal, wobei die Pegel des Referenzspannungssignals 909 gemäß dem vom AD-Wandler 900 zu messenden Signal justiert werden können.
In einer Ausführungsform ist der Komparator 906 ein Offset-Aufhebungs-Komparator, der in der Lage ist, jeglichen Eingangs-Offset in den Signalen 905 und 909 aufzuheben, um Restfehler im Ausgang 907 des Komparators 906 zu reduzieren. In einer Ausführungsform ist der Ausgang 907 des Komparators 906 der Eingang des Zählers 910 und verursacht, dass der Zähler 910 aufhört zu zählen, wenn der Ausgang 907 auslöst. Der Ausdruck „auslösen“ bezieht sich hierin auf ein Signal, das von einem logischen Low-Pegel in einen logischen High-Pegel oder umgekehrt übergeht.
In einer Ausführungsform empfängt der Komparator 906 ein Taktsignal 908, um den Ausgang des Komparators 906 abzutasten, bevor es Eingang des Zählers 910 wird. In solch einer Ausführungsform ist der Ausgang 907 des Komparators 906 ein abgetasteter Ausgang, d. h. vom Taktsignal 908 abgetastet. In einer Ausführungsform empfangen der Zähler 910 und der Komparator 906 das gleiche Taktsignal 908.
In einer Ausführungsform ist der AD-Wandler 900 betreibbar, eine variable Ladungsmenge in den Knoten 905 des Integrationskondensators 904 während eines Taktzyklus eines Taktsignals 903 zu injizieren. Der AD-Wandler 900 zählt dann (aufwärts oder abwärts) mittels des Zählers 910 die Zyklen, die der Knoten 905 des Kondensators 904 braucht, um einen Ziel-Spannungspegel 909 (auch als Referenzspannungssignal bezeichnet) ab einem bekannten Anfangszustand zu erreichen.
In einer Ausführungsform ist der Zähler 910 ein Aufwärtszähler, der ab Null und aufwärts, als Reaktion auf ein Zählstart- (oder Reset-) Signal 912 zu zählen beginnt. In einer Ausführungsform ist der Zähler 910 ein Abwärtszähler, der abwärts von einem vorbestimmten Zählerwert bis Null, als Reaktion auf das Zählstart- (oder Reset-) Signal 912 zu zählen beginnt. Wenn in einer Ausführungsform das Zählstartsignal 912 aktiviert (oder deaktiviert) wird, wird der Knoten 905 durch das Bauelement 911 (auch der zweite Schalter genannt) entladen, um Anfangszustände des Integrationskondensators 904 zu setzen.
Sobald in einer Ausführungsform der Kondensatorknoten 905 den Ziel-Spannungspegel 909 erreicht, löst der Ausgang 907 des Komparators 906 aus und stoppt das Zählen des Zählers 910. Die Größe des Zählers 910 hängt von der Art der Genauigkeit ab, mit der ein Signal gemessen werden soll, oder von der Genauigkeit des Wandelns des Analogsignals in seine Digitalversion.
Wie oben in den hier erörterten Ausführungsformen in Bezug auf den AD-Wandler 900 erwähnt, werden drei getrennte Messfunktionen in einem einzigen AD-Wandler 900 umgesetzt.
Die erste Messfunktion ist die Stromintegrationsfunktion, die es dem AD-Wandler 900 gestattet, den Strom durch einen Knoten zu messen. In einer Ausführungsform umfasst der AD-Wandler 900 eine Stromquelle 901, um die erste Messfunktion umzusetzen. Wie später unter Bezugnahme auf 10 erörtert wird, ist in einer Ausführungsform die Stromquelle 901 mit einem Messknoten mittels eines Stromspiegels verschaltet, wobei der AD-Wandler betreibbar ist, den Strom durch den Messknoten zu messen. In dieser Ausführungsform verursacht das Signal 952 aus 9A, dass der zu messende Strom von der Stromquelle 901 zum Kondensatorknoten 905 fließt, und es verursacht ebenso, dass ein Taktsignal 903 den ersten Schalter 902 periodisch ein- und ausschaltet. In dieser Ausführungsform ist der Zählerausgang 913 umgekehrt proportional zum Strom aus der Stromquelle 901.
Mit Rückbezug auf 9: Die zweite Messfunktion ist eine Zeit pro Zyklus integrierende Funktion, die es dem AD-Wandler 900 gestattet, Tastgrad und Phase eines Zeitbereichssignals 903 zu messen. In einer Ausführungsform wird das erste Schaltbauelement 902 verwendet, um die zweite Messfunktion umzusetzen. In dieser Ausführungsform verursacht das Signal 952 aus 9A, dass ein fester Strom von der Stromquelle 901 zum Knoten 905 fließt, und es verursacht ebenso, dass sich das zu messende Signal mit 903 verschaltet. In dieser Ausführungsform ist der Zählerausgang 913 umgekehrt proportional zur Pulsbreite des Signals 903, das vom ersten Schaltbauelement 902 empfangen wird. In dieser Ausführungsform bleibt das erste Schaltbauelement 902 eingeschaltet, um es der Stromquelle 901 zu gestatten, den Knoten 905 während der Pulsbreite des Signals 903 aufzuladen.
Die dritte Messfunktion ist die Spannungsmessfunktion, die es dem AD-Wandler 900 gestattet, eine Spannung am Knoten 905 des Integrationskondensators 904 relativ zu einem Anfangsspannungspegel am Knoten 905 zu messen. In einer Ausführungsform umfasst der AD-Wandler 900 einen Schaltmechanismus, um die Bauelemente 902 und 911 auszuschalten und direkt ein Signal, dessen Spannung gemessen werden soll, mit dem Knoten 904 zu verschalten. In dieser Ausführungsform verursacht das Signal 952 aus 9A, dass ein fester Strom von der Stromquelle 901 zum Kondensatorknoten 905 fließt, und es verursacht ebenso, dass das Signal 903 den ersten Schalter 902 eingeschaltet lässt. In dieser Ausführungsform wird die zu messende Spannung mit dem Knoten 905 verschaltet. In dieser Ausführungsform ist der Zählerausgang 913 direkt proportional zur Spannung am Knoten 905.
10 veranschaulicht ein Diagramm 1000 auf Schaltungsebene des AD-Wandlers 900 zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform ist die Stromquelle 901 als ein PMOS-Transistor umgesetzt, wobei sein Gate an einen als Diode geschalteten PMOS-Transistor 1002 geknüpft ist, was einen Stromspiegel bildet. In einer Ausführungsform wird der zu messende Strom 1001 in den PMOS-Transistor 1002 eingegeben. In einer Ausführungsform sind die Bauelementegrößen (Breite und Länge) der Transistoren 901 und 1002 gleich, und also ist der Strom, der von der Stromquelle 901 in den ersten Schalter 902 fließt, gleich dem Eingangsstrom 1001.
In einer Ausführungsform umfasst der Schalter 902 PMOS Pass Gates, die von Strobe#- und Strobe-Signalen gesteuert werden, die durch Signal 903 dargestellt werden. In einer Ausführungsform sind die Strobe#- und Strobe-Signale Taktsignale, die eine Frequenz aufweisen, die die gleiche Frequenz wie die des Zähler-Taktsignals 908 ist. Der Ausdruck ‚#‘ bezieht sich hierin auf eine inverse Funktion. Zum Beispiel ist das Strobe#-Signal ein Inverssignal des Strobe-Signals. Wenn der AD-Wandler 900 in einer Ausführungsform dazu ausgelegt ist, eine Zeitdifferenz zu messen (z. B. die Pulsbreite oder den Tastgrad eines Signals), dann wird ein Signal, das ähnlich 1003 ist, als Strobe-Signal eingegeben. In einer Ausführungsform wird eine Dummy-Last (als Diode geschalteter NMOS-Transistor) mit einem der PMOS-Transistoren des Schalters 902 verschaltet, um die Last des zweiten Schalters 911 zu imitieren. In einer Ausführungsform wird der zweite Schalter 911 als ein NMOS-Transistor umgesetzt, der betreibbar ist, den Integrationskondensator 904 als Reaktion auf ein Reset-Signal 912 zu entladen.
11 veranschaulicht Komponenten 1100 zum Bereitstellen von Eingängen für den AD-Wandler 900 zum Messen verschiedener Signalattribute, gemäß einer Ausführungsform der Erfindung. In einer Ausführungsform stellt ein Multiplexer 1102 dem AD-Wandler 900 selektive Signale 1109 und 1110 über einen Strobe-Generator 1101 bereit. Die Signale 1109 und 1110 werden gemeinsam als Signal 903 in 9B gezeigt.
Mit Rückbezug auf 11: In einer Ausführungsform empfängt der Multiplexer die Signale für die Messung 1103 und ein Taktsignal. In einer Ausführungsform gibt der Multiplexer die Signale 1105 und 1106 als Reaktion auf ein Auswahlsignal 1104. In einer Ausführungsform vergleicht der Strobe-Generator 1101 die Phasen der Signale 1105 und 1106 und erzeugt die Strobe- und Strobe#-Signale 1109 bzw. 1110. In solche einer Ausführungsform gibt der AD-Wandler 900 einen Zählwert 913 aus, der die Phasendifferenz zwischen den Signalen 1109 und 1110 darstellt.
In einer Ausführungsform wird der Phasendetektor des Strobe-Generators 1101 überbrückt, wenn der AD-Wandler 900 verwendet wird, um eine Phase des Strobe-Signals 1109 oder die Pulsbreite des Strobe-Signals 1109 zu messen, wobei das Strobe-Signal 1109 eines der Signale für die Messung 1103 ist.
12 veranschaulicht eine grafische Darstellung 1200 von Schwingungsverlaufsformen am Knoten 905 des Integrationskondensators 904 des AD-Wandlers 900 in Hinsicht auf das Referenzspannungssignal 909, gemäß einer Ausführungsform der Erfindung. Die y-Achse stellt die Spannung am Knoten 905 dar, die die Spannung am Integrationskondensator 904 ist. Die x-Achse stellt den Zählerwert 913 des Zählers 910 dar. Der Schwingungsverlauf 1201 zeigt einen Fall, in dem der Zähler von Null anfängt zu zählen, nachdem er durch das Bauelement 911 als Reaktion auf das Reset-Signal 912 entladen wurde. Wenn die Spannung am Knoten 905 das Referenzspannungssignal 909 überschreitet, löst der Ausgang 907 des Komparators 906 aus. Als Reaktion auf das Auslösen des Ausgangs 907 wird der Knoten 909 entladen. Der Schwingungsverlauf 1202 veranschaulicht eine Fall, in dem der Knoten 909 eine längere Zeit zum Aufladen braucht, um den Pegel des Referenzspannungssignals 909 zu erreichen, relativ zu der Zeit, die der Schwingungsverlauf 1201 zum Aufladen braucht.
13 veranschaulicht ein Diagramm auf Systemebene, das die Justiereinheit zum Justieren von Spannungshub und Tastgrad von Signalen aufweist sowie den AD-Wandler, gemäß einer Ausführungsform der Erfindung. 13 enthält ebenso ein maschinenlesbares Speichermedium, um computerlesbare Befehle auszuführen, um die Verfahren verschiedener Ausführungsformen auszuführen. Elemente von Ausführungsformen werden ebenso als ein maschinenlesbares Medium (z. B. 1362) zum Speichern der durch Computer ausführbaren Befehle bereitgestellt (z. B. Befehle zum Umsetzen der Flussdiagramme aus den 7 - 8). Das maschinenlesbare Medium enthält möglicherweise, aber ohne darauf eingeschränkt zu sein, Flash-Speicher, Optical Disks, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, Magnetkarten oder optische Karten oder andere Arten maschinenlesbarer Medien, die zum Speichern von elektronischen oder durch Computer ausführbaren Befehlen geeignet sind. Zum Beispiel werden Ausführungsformen der Erfindung möglicherweise als ein Computer-Programm (z. B. BIOS) heruntergeladen, das möglicherweise von einem entfernten Computer (z. B. einem Server) zu einem anfordernden Computer (z. B. einem Client) mittels Datensignalen über eine Kommunikationsverbindung (z. B. eine Modem- oder Netzwerk-Verbindung) übertragen wird.
In einer Ausführungsform enthält das System 1300, aber ohne darauf eingeschränkt zu sein, einen Desktop-Computer, einen Laptop, ein Netbook, einen Tablet-PC, ein Notebook, einen Personal Digital Assistant (PDA), einen Server, eine Workstation, ein Mobiltelefon, eine mobile Rechnereinrichtung, ein Smart Phone, ein Internet-Gerät oder irgendeine andere Art Rechnereinrichtung. In einer anderen Ausführungsform setzt das System 1300 die hierin offenbarten Verfahren um und ist möglicherweise ein System on Chip (SoC) System.
In einer Ausführungsform weist der Prozessor 1310 einen oder mehrere Prozessorkerne 1312 und 1312N auf, wobei 1312N den N-ten Prozessorkern innerhalb des Prozessors 1310 darstellt, wobei N eine positive ganze Zahl ist. In einer Ausführungsform enthält das System 1300 mehrere Prozessoren, die 1310 und 1305 enthalten, wobei der Prozessor 1305 eine Logik aufweist, die ähnlich oder identisch mit der Logik des Prozessors 1310 ist. In einer Ausführungsform enthält der Prozessorkern 1312, aber ohne darauf eingeschränkt zu sein, Prefetch Logik, um Befehle abzufangen, Dekodierlogik, um Befehl zu dekodieren, Ausführungslogik, um Befehle auszuführen, und Ähnliches. In einer Ausführungsform weist der Prozessor 1310 einen Cache-Speicher 1316 auf, um Befehle und/oder Daten des Systems 1300 zu cachen. In einer anderen Ausführungsform der Erfindung enthält der Cache-Speicher 1316 Level-1, Level-2 und Level-3 Cache-Speicher oder irgendeine andere Konfiguration des Cache-Speichers innerhalb des Prozessors 1310.
In einer Ausführungsform enthält der Prozessor 1310 einen Memory Controller Hub 1314 (MCH), der betreibbar ist, Funktionen umzusetzen, die es dem Prozessor 1310 ermöglichen, auf einen Speicher 1330 zuzugreifen und mit ihm zu kommunizieren, der einen flüchtigen Speicher 1332 und/oder einen nicht flüchtigen Speicher 1334 enthält. In einer Ausführungsform ist der MCH 1314 der gleiche wie die Speichersteuerung (Prozessor) 101 von hierin erörterten Ausführungsformen.
In einer Ausführungsform ist der Prozessor 1310 betreibbar, mit dem Speicher 1330 und einem Chipsatz 1320 zu kommunizieren. In einer Ausführungsform ist der Prozessor 1310 auch mit einer drahtlosen Antenne 1378 verschaltet, um mit irgendeiner Einrichtung zu kommunizieren, die zum Senden und/oder Empfangen von drahtlosen Signalen ausgelegt ist. In einer Ausführungsform wird die drahtlose Antennenschnittstelle 1378 gemäß, aber nicht darauf eingeschränkt, dem IEEE 802.11 Standard und seiner nahen Familie, Home Plug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMAX oder irgendeiner Protokollform für drahtlose Kommunikation betrieben.
In einer Ausführungsform enthält der flüchtige Speicher 1332, aber ohne darauf eingeschränkt zu sein, Synchronous Dynamic Random Access Memory (SDRAM), Dynamic Random Access Memory (DRAM), RAMBUS Dynamic Random Access Memory (RDRAM) und/oder irgendeine andere Art Random-Access Memory Einrichtung. Der nicht flüchtige Speicher 1334 enthält, aber ohne darauf eingeschränkt zu sein, Flash-Speicher, Phase Change Memory (PCM), Festwertspeicher (ROM, read-only memory), EEPROM (electrically erasable programmable read-only memory) oder irgendeine andere Art nicht flüchtigen Speichers.
Der Speicher 1330 speichert Informationen und Befehle, die vom Prozessor 1310 ausgeführt werden sollen. In einer Ausführungsform speichert der Speicher 1330 möglicherweise auch temporäre Variablen oder andere Zwischeninformationen, während der Prozessor 1310 Befehle ausführt. In einer Ausführungsform verbindet der Chipsatz 1320 mit dem Prozessor 1310 über die Point-to-Point (PtP- oder P-P-) Schnittstellen 1317 und 1322. In einer Ausführungsform ermöglicht es der Chipsatz 1320 dem Prozessor 1310, sich mit anderen Modulen im System 1300 zu verbinden. In einer Ausführungsform der Erfindung werden die Schnittstellen 1317 und 1322 gemäß einem PtP-Kommunikationsprotokoll betrieben, wie zum Beispiel dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem.
In einer Ausführungsform ist der Chipsatz 1320 betreibbar, mit dem Prozessor 1310, 1305, der Display-Einrichtung 1340 oder anderen Einrichtungen 1372, 1376, 1374, 1360, 1362, 1364, 1366, 1377 usw. zu kommunizieren. In einer Ausführungsform ist der Chipsatz 1320 ebenfalls mit einer drahtlosen Antenne 1378 verschaltet, um mit irgendeiner Einrichtung zu kommunizieren, die zum Senden und/oder Empfangen von drahtlosen Signalen ausgelegt ist.
In einer Ausführungsform verbindet der Chipsatz 1320 mit einer Display-Einrichtung 1340 über eine Schnittstelle 1326. In einer Ausführungsform enthält das Display 1340, aber ohne darauf eingeschränkt zu sein, ein Flüssigkristall-Display (LCD, liquid crystal display), ein Plasma-Display, ein Kathodenstrahlröhren- (CRT, cathode ray tube) Display oder irgendeine andere Form von optischer Display-Einrichtung. In einer Ausführungsform der Erfindung sind der Prozessor 1310 und der Chipsatz 1320 zu einem einzigen SoC zusammengefügt. Zusätzlich verbindet der Chipsatz 1320 mit einem oder mehreren Bussen 1350 und 1355, die die verschiedenen Module 1374, 1360, 1362, 1364 und 1366 zusammenschalten. In einer Ausführungsform sind die Busse 1350 und 1355 möglicherweise über eine Bus-Brücke 1372 zusammengeschaltet, falls es eine Fehlanpassung bei Bus-Geschwindigkeit oder Kommunikationsprotokoll gibt. In einer Ausführungsform verschaltet der Chipsatz 1320 mit, aber ohne darauf eingeschränkt zu sein, einem nicht flüchtigen Speicher 1360, einer bzw. mehreren Massenspeicher-Einrichtungen 1362, einer Tastatur/Maus 1364 und einer Netzwerk-Schnittstelle 1366 über die Schnittstelle 1324, Smart-TV 1376, Unterhaltungselektronik 1377 usw.
In einer Ausführungsform enthält die Massenspeicher-Einrichtung 1362, aber ohne darauf eingeschränkt zu sein, ein Halbleiter-Laufwerk, ein Festplatten-Laufwerk, ein Universal Serial Bus Flash Speicher-Laufwerk oder irgendeine andere Form von Computer-Datenspeicher-Medium. In einer Ausführungsform wird die Netzwerk-Schnittstelle 1366 durch irgendeine Art von bekanntem Netzwerk-Schnittstellen-Standard umgesetzt, einschließlich, aber nicht darauf eingeschränkt, einer Ethernet-Schnittstelle, einer Universal Serial Bus- (USB-) Schnittstelle, einer Peripheral Component Interconnect (PCI) Express-Schnittstelle, einer drahtlosen Schnittstelle und/oder irgendeiner anderen geeigneten Schnittstellenart. In einer Ausführungsform wird die drahtlose Schnittstelle gemäß, aber nicht darauf eingeschränkt, dem IEEE 802.11 Standard und seiner nahen Familie, HomePlug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMAX oder irgendeiner Protokollform für drahtlose Kommunikation betrieben.
Während die in 13 gezeigten Module als separate Blöcke innerhalb des System 1300 dargestellt werden, sind die von einigen dieser Blöcke ausgeführten Funktionen möglicherweise innerhalb einer einzelnen Halbleiterschaltung integriert oder werden unter Verwendung von zwei oder mehr separaten integrierten Schaltungen umgesetzt. Obwohl zum Beispiel der Cache-Speicher 1316 als ein separater Block innerhalb des Prozessors 1310 dargestellt wird, kann der Cache-Speicher 1316 entsprechend im Prozessorkern 1312 eingeschlossen sein. In einer Ausführungsform enthält das System 1300 möglicherweise mehr als einen Prozessor/Prozessorkern als in einer anderen Ausführungsform der Erfindung.
Der Bezug in der Beschreibung auf „Ausführungsform“, „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeutet, dass ein besonderes Merkmal, eine besondere Struktur oder Charakteristik, das in Verbindung mit den Ausführungsformen beschrieben wird, in wenigstens einigen Ausführungsformen enthalten ist, jedoch nicht notwendigerweise in allen Ausführungsformen. Die verschiedenen Erscheinungsformen von „Ausführungsform“, „eine Ausführungsform“ oder „einige Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Beschreibung ausführt, dass eine Komponente, ein Merkmal, eine Struktur oder Charakteristik „möglicherweise“ enthalten ist oder enthalten sein „könnte“, ist es nicht erforderlich, dass die besondere Komponente, das Merkmal, die Struktur oder Charakteristik enthalten ist. Falls die Beschreibung oder der Anspruch sich auf „ein“ Element bezieht, bedeutet das nicht, dass nur eines der Elemente vorhanden ist. Falls die Beschreibung oder die Ansprüche sich auf „ein zusätzliches“ Element beziehen, schließt das nicht aus, dass mehr als eines der zusätzlichen Elemente vorhanden ist.
Während die Erfindung in Verbindung mit ihren spezifischen Ausführungsformen beschrieben worden ist, werden viele Alternativen, Modifikationen und Varianten solcher Ausführungsformen für Durchschnittsfachleute angesichts der vorhergehenden Beschreibung ersichtlich. Eine solche Alternative für den AD-Wandler wird in 14 gezeigt.
14 veranschaulicht Komponenten 1400 auf Transistorebene des AD-Wandlers 900, gemäß einer anderen Ausführungsform der Erfindung. Um nicht die Beschreibung der bei den vorherigen Figuren erörterten Komponenten zu wiederholen, werden nur die Hauptunterschiede zwischen den 10 und 14 erörtert. In dieser alternativen Ausführungsform stellt der AD-Wandler 900 zwei Schaltungspfade zum Messen der Strompegel, die an 1101 eingegeben werden, bereit. Wenn in einer Ausführungsform der zu messende Strom durch 1101 ein negativer Strom ist, dann wird der Schalter 1401 geschlossen, während der Schalter 1402 geöffnet wird (d. h. kein Strom fließt durch die Transistoren M3 und M4). Wenn in einer Ausführungsform der zu messende Strom durch 1101 ein positiver Strom ist, dann wird der Schalter 1401 geöffnet, während der Schalter 1402 geöffnet wird (d. h. Strom fließt durch die Transistoren M3 und M4).
Wenn in einer Ausführungsform der AD-Wandler 900 betreibbar ist, die Spannung am Knoten 905 zu messen, wird Schalter 1405 geschlossen, und feste Vorspannung wird dem Transistor M2 über einen analogen Multiplexer 1407 zugeführt. In einer Ausführungsform wird dem Transistor M5 ebenfalls feste Vorspannung bereitgestellt. In solch einer Ausführungsform schalten die Signale 1110 und 1109 mit der gleichen Frequenz um wie die Frequenz des Zählers 910. Wenn in einer Ausführungsform der AD-Wandler 900 betreibbar ist, die Zeitdifferenz, z. B. Pulsbreite des Strobe-Signals 1110, zu messen, dann wird Schalter 1405 geöffnet, und feste Vorspannung wird dem Transistor M2 über den analogen Multiplexer 1407 zugeführt. In den obigen Ausführungsformen wird das Signal 1406 verwendet, um den Knoten 905 zu entladen, nachdem der Komparator 906 auslöst. In einer Ausführungsform werden die Signale 1401, 1402, 1403, 1404 und 1406 durch einen endlichen Automaten (nicht dargestellt) erzeugt.
Es ist beabsichtigt, dass die Ausführungsformen der Erfindung alle derartigen Alternativen, Modifikationen und Varianten so einbeziehen, dass sie in den breiten Erfindungsbereich der beigefügten Ansprüche fallen.

Claims

Vorrichtung, die Folgendes umfasst: einen Treiber (207) zur Übertragung eines Signals an ein Input-Output- (IO-) Pad (104), wobei das Signal am IO-Pad (104) einen Spannungshub und einen Tastgrad aufweist; und eine Justiereinheit (103), die mit dem Treiber (207) verschaltet ist, um das Signal vom IO-Pad (104), das vom Treiber (207) übertragen wird, zu empfangen und Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad (104) entsprechend zu erzeugen.
Die Vorrichtung nach Anspruch 1 umfasst weiterhin Folgendes: einen Tastgrad-Korrektor (206), der mit dem Treiber (207) und der Justiereinheit (103) verschaltet ist, um das Tastgrad-Steuersignal zum Justieren eines Tastgrads eines Signals zur Übertragung durch den Treiber (207) zu empfangen.
Vorrichtung nach Anspruch 1, wobei das vom Treiber (207) zum IO-Pad (104) übertragene Signal ein Differenzsignal ist.
Vorrichtung nach Anspruch 3, wobei die Justiereinheit (103) Folgendes umfasst: einen Multiplexer (302) zum Empfang mehrerer Signale, die Folgendes enthalten: ein Gleichtakt-Spannungssignal des Differenzsignals vom IO-Pad (104), das vom Treiber (207) übertragen wird, ein Referenzspannungssignal und das Differenzsignal vom IO-Pad (104); einen Tiefpassfilter (313), um einen Ausgang des Multiplexers (302) zu empfangen und ein gefiltertes Signal zu erzeugen; einen Komparator (309), um das gefilterte Signal zu empfangen und ein Ausgangssignal zu erzeugen; und einen endlichen Automaten (301), um das Komparator (309)-Ausgangssignal zu empfangen und die Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad (104) entsprechend zu erzeugen.
Vorrichtung nach Anspruch 4, wobei der Multiplexer (302) betreibbar ist, das Gleichtakt-Spannungssignal und das Referenzspannungssignal zum Erzeugen des Spannungshub-Steuersignals auszuwählen.
Vorrichtung nach Anspruch 4, wobei der Multiplexer (302) betreibbar ist, das Differenzsignal vom IO-Pad (104) zum Erzeugen des Tastgrad-Steuersignals auszuwählen.
Vorrichtung nach Anspruch 4, wobei der Tiefpassfilter (313) ein Differenz-Tiefpassfilter ist und wobei das gefilterte Signal ein differentielles gefiltertes Signal zur Eingabe in den Komparator (309) ist.
Vorrichtung nach Anspruch 4, wobei der Komparator (309) betreibbar ist, Offset aufzuheben.
Vorrichtung nach Anspruch 4, wobei der endliche Automat (301) bei einer Frequenz betrieben wird, die geringer als die Frequenz des Signals am IO-Pad (104) ist.
Vorrichtung nach Anspruch 1, wobei der Treiber (207) das Spannungshub-Steuersignal empfängt, um einen Vorspannungspegel eines Transistors (504) im Treiber (207) zu justieren, um den Spannungshub des vom Treiber (207) übertragenen Signals zu justieren.
Die Vorrichtung nach Anspruch 4 umfasst weiterhin eine ÜberbrückungsLogikeinheit, um den Tiefpassfilter (313) zu überbrücken, wenn die Justiereinheit (103) dazu ausgelegt ist, das Spannungshub-Steuersignal zu erzeugen.
Vorrichtung nach Anspruch 1, wobei die Justiereinheit (103) betreibbar ist, das Spannungshub-Steuersignal zum Justieren des Spannungshubs des Signals am IO-Pad (104) zu erzeugen, bevor sie das Tastgrad-Steuersignal zum Justieren des Tastgrads des Signals am IO-Pad (104) erzeugt.
Verfahren, das Folgendes umfasst: das Initialisieren (803) einer Spannungshub- und Tastgrad-Justieroperation für jeden Input-Output- (IO-) Übertragungsweg eines Prozessors, der mehrere IO-Pads aufweist, durch: Übertragen (804) eines Signals an einem IO-Pad des IO-Übertragungswegs, wobei das Signal am IO-Pad einen Spannungshub und einen Tastgrad aufweist; Empfangen (805) des Signals vom IO-Pad; und Erzeugen (806) der Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad.
Das Verfahren nach Anspruch 13 umfasst weiterhin Folgendes: vor dem Initialisieren (803) der Spannungshub- und Tastgrad-Justieroperation, das Initialisieren (801) einer Kompensationsoperation für alle IO-Übertragungswege des Prozessors für Prozess-, Spannungs- und Temperaturschwankungen in Signalen an den mehreren IO-Pads für alle IO-Übertragungswege, wobei die Kompensationsoperation Kompensations-Codes erzeugt; das Einfrieren (802) der Kompensations-Codes; und das Initialisieren (803) der Spannungshub- und Tastgrad-Justieroperation.
Das Verfahren nach Anspruch 14 umfasst als Reaktion auf das Fertigstellen der Spannungshub- und Tastgrad-Justieroperation weiterhin Folgendes: das Freigeben (809) der Kompensations-Codes; und das Fortsetzen (810) der Kompensationsoperation für alle IO-Übertragungswege als Reaktion auf das Freigeben der Kompensations-Codes.
System, das Folgendes umfasst: einen Speicher (1330); und einen Prozessor (1310), der mit dem Speicher (1330) verschaltet ist, wobei der Prozessor (1310) Folgendes umfasst: einen Treiber (207) zur Übertragung eines Signals an ein Input-Output- (IO-) Pad (104), wobei das Signal am IO-Pad (104) einen Spannungshub und einen Tastgrad aufweist; und eine Justiereinheit (103), die mit dem Treiber (207) verschaltet ist, um das Signal vom IO-Pad (104), das vom Treiber (207) übertragen wird, zu empfangen und Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad (104) entsprechend zu erzeugen.
System nach Anspruch 16, wobei der Prozessor weiterhin Folgendes umfasst: einen Tastgrad-Korrektor (206), der mit dem Treiber (207) und der Justiereinheit (103) verschaltet ist, um das Tastgrad-Steuersignal zum Justieren eines Tastgrads eines Signals zur Übertragung durch den Treiber (207) zu empfangen.
System nach Anspruch 16, wobei das vom Treiber (207) zum IO-Pad (104) übertragene Signal ein Differenzsignal ist und wobei die Justiereinheit (103) Folgendes umfasst: einen Multiplexer (302) zum Empfang mehrerer Signale, die Folgendes enthalten: ein Gleichtakt-Spannungssignal des Differenzsignals vom IO-Pad (104), das vom Treiber (207) übertragen wird, ein Referenzspannungssignal und das Differenzsignal vom IO-Pad (104); einen Tiefpassfilter (313), um einen Ausgang des Multiplexers (302) zu empfangen und ein gefiltertes Signal zu erzeugen; einen Komparator (309), um das gefilterte Signal zu empfangen und ein Ausgangssignal zu erzeugen; und einen endlichen Automaten (301), um das Komparator (309)-Ausgangssignal zu empfangen und die Spannungshub- und Tastgrad-Steuersignale zum Justieren des Spannungshubs und des Tastgrads des Signals am IO-Pad (104) entsprechend zu erzeugen.
System nach Anspruch 18, wobei der Multiplexer (302) betreibbar ist, das Gleichtakt-Spannungssignal und das Referenzspannungssignal zum Erzeugen des Spannungshub-Steuersignals auszuwählen und wobei der Multiplexer (302) betreibbar ist, das Differenzsignal vom IO-Pad (104) zum Erzeugen des Tastgrad-Steuersignals auszuwählen.
System nach Anspruch 18, wobei der endliche Automat (301) bei einer Frequenz betrieben wird, die geringer als die Frequenz des Signals am IO-Pad (104) ist.
System nach Anspruch 18, wobei der Treiber (207) das Spannungshub-Steuersignal empfängt, um einen Vorspannungspegel eines Transistors (504) im Treiber (207) zu justieren, um den Spannungshub des vom Treiber (207) übertragenen Signals zu justieren.
Das System nach Anspruch 18 umfasst weiterhin eine Überbrückungslogikeinheit, um den Tiefpassfilter (313) zu überbrücken, wenn die Justiereinheit (103) dazu ausgelegt ist, das Spannungshub-Steuersignal zu erzeugen.
System nach Anspruch 16, wobei die Justiereinheit (103) betreibbar ist, das Spannungshub-Steuersignal zum Justieren des Spannungshubs des Signals am IO-Pad (104) zu erzeugen, bevor sie das Tastgrad-Steuersignal zum Justieren des Tastgrads des Signals am IO-Pad (104) erzeugt.