-
TECHNISCHES GEBIET
-
Die
vorliegende Erfindung betrifft im Allgemeinen Schaltungen und Verfahren
zum Steuern der Amplitude eines Signals, das von einem spannungsgesteuerten
Oszillator (VCO) erzeugt wird, z. B. in einem Phasenregelkreis (PLL – Phase
Locked Loop) mit einem VCO vom LC-Typ.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsformen
der Erfindung werden beispielhaft und nicht beschränkend in
den Figuren der beigefügten
Zeichnungen veranschaulicht, bei denen sich gleiche Bezugszeichen
auf ähnliche
Elemente beziehen.
-
1 ist
ein Schaubild einer Phasenregelkreisschaltung gemäß einigen
Ausführungsformen.
-
2 ist
ein Ablaufdiagramm einer Routine zum Steuern einer Amplitude eines
VCO bei der PLL der 1 gemäß einigen Ausführungsformen.
-
3 ist
ein Schaubild einer Amplitudensteuerschaltung für die PLL der 1 gemäß einigen Ausführungsformen.
-
4 ist
ein Schaubild einer Amplitudenerfassungsschaltung für die Amplitudensteuerschaltung
der 3 gemäß einigen
Ausführungsformen.
-
5 ist
ein Schaubild einer logischen Schaltung, die einen Zähler steuert,
für die
Amplitudensteuerschaltung der 3 gemäß einigen
Ausführungsformen.
-
6 ist
ein Schaubild eines Computersystems mit einer Verbindung zu wenigstens
einem PLL vom LC-Typ gemäß einigen
hierin offenbarten Ausführungsformen.
-
GENAUE BESCHREIBUNG
-
Spannungsgesteuerte
Oszillatoren mit Induktor und Kondensator (LCVCOs – Inductor
Capacitor Voltage Controlled Oscillators) können in einer großen Vielfalt
von Anwendungen eingesetzt werden, einschließlich innerhalb von Phasenregelkreis (PLL)-Schaltungen,
um Phasen- und/oder frequenzgesteuerte Takte zu erzeugen. Sie können insbesondere
in hochfrequenten Anwendungen mit niedriger Leistung gewünscht sein,
da sie weniger Jitter aufgrund günstiger
Immunität
gegen thermisches Rauschen und Rauschenrückweisung der Energieversorgung
haben können.
Möglicherweise
kann es herausfordernd sein, LCVCOs in kommerziellen Mengen herzustellen,
aufgrund von, unter anderem, Abweichungen im Q-Faktor des Tanks
(LC), was es schwierig macht, von Produkt zu Produkt konsistente Signalamplituden
zu erreichen, als ein Ergebnis von Unterschieden im Prozess und
in der Temperatur. Kleine Änderungen
beim Q-Faktor können
wesentliche Abweichungen bei der Amplitude hervorrufen, und in manchen
Fällen
werden Oszillationen nicht einmal beginnen. Demgemäß sind hierin
Ausführungsformen
zum Steuern (oder Kalibrieren) der Schwingungsamplitude offenbart.
-
1 zeigt
eine PLL-Schaltung, die einen LCVCO gemäß einigen Ausführungsformen
verwendet. Sie weist im Allgemeinen einen Phasen-Frequenz-Detektor
(PFD – Phase-Frequency Detector) 102,
eine Ladungspumpe/Schleifenfilter (CP/LF – Charge Pump/Loop Filter) 104,
einen VCO 106 vom LC-Typ (mit einer automatischen Amplitudensteuerschaltung 108 und
einer automatischen Frequenzsteuerschaltung 110), eine
Teile-durch-Zwei-Schaltung 112,
eine Puffer/Pegelwandler (BLS – Buffer/Level
Shifter)-Schaltung 114 und eine programmierbare Teilereinheit 116,
die alle wie angegeben gekoppelt sind. (Es sei angemerkt, dass,
obwohl aus Gründen der
Dienlichkeit einzelne Linien verwendet werden, die tatsächlichen
Signale nicht notwendigerweise derart beschränkt sind. Zum Beispiel können sie
eine oder mehrere Leitungen aufweisen, so wie bei differentiellen
Signalen oder bei digitalen Mehrbitsignalen).
-
Der
PFD 102 empfängt
ein Referenztaktsignal (RefClk) und erzeugt daraus Phasen- und/oder frequenzgerichtete
Version des Referenztaktes am Ausgang (OutClk) der BLS-Schaltung 114.
Er empfingt eine rückgekoppelte
Version (FbClk) des erzeugten Taktes (in diesem Fall abgenommen
von dem Ausgang der Teile-durch-Zwei-Schaltung) und vergleicht dessen
Phase und/oder Frequenz mit der des Referenztaktes, um ein Fehlersignal
zu erzeugen, das die Phasen-/Frequenzdifferenz wiedergibt. In diesem
Fall weist das Fehlersignal ein Up-Signal auf, das geltend gemacht
wird, wenn der Referenztakt dem Rückkopplungstakt voraus ist,
und ein Dn-Signal, das geltend gemacht wird, wenn der Rückkopplungstakt
dem Referenztakt voraus ist. Eine Geltendmachung des Up- oder des
Dn-Signals lädt
oder entlädt
die Ladungspumpe/Schleifenfilter 104, um in geeigneter
Weise eine Steuerspannung (Vctl) des VCO zu erhöhen oder zu senken. Dies bewirkt,
dass der LCVCO 106 die Phase/Frequenz seines erzeugten
Taktes vergrößert oder
verkleinert, um sie bezüglich
der Differenz zwischen dem Referenz- und dem Rückkopplungstakt anzupassen.
-
Die
automatische Frequenzsteuerschaltung 110 ist mit dem LCVCO
gekoppelt, um seine Frequenz zu steuern, während die automatische Amplitudensteuerschaltung
(AAC – Automatic
Amplitude Control) 108 mit dem LCVCO gekoppelt ist, um
die Amplitude des von ihm erzeugten Signals zu steuern. (Es sei
angemerkt, dass aus Gründen
der Einfachheit externe Signale, so wie Steuersignale an die AFC- und
AAC-Schaltung nicht gezeigt sind, jedoch für die anpassbare Steuerung
von Parameter innerhalb jeder Schaltung benutzt werden können. Zusätzlich braucht
die AFC-Schaltung bei manchen Ausführungsformen nicht verwendet
zu werden, abhängig von
bestimmten Betrachtungen hinsichtlich der Gestaltung.) Wie hiernach
diskutiert, kann bei manchen Ausführungsformen die AAC-Schaltung
beim Hochfahren verwendet werden, um den LCVCO so zu steuern, dass
er einen Takt mit einer bestimmten „Ziel”-Amplitude erzeugt. Sobald
sie erreicht ist, kann die Amplitudensteuerschaltung 108 bei
stationärem PLL-Betrieb
ausgekoppelt werden, um Jitter zu verringern, der ansonsten durch
Amplitudenanpassungen bei dem erzeugten Takt auftreten könnten. Dies ist
jedoch nicht erforderlich. Bei anderen Ausführungsformen kann er gelegentlich
oder kontinuierlich aktiviert sein, abhängig von Betrachtungen zur
Gestaltung und der betrieblichen Umgebung.) Das Taktsignal, das
von dem LCVCO erzeugt wird, wird in die Teile-durch-Zwei-Schaltung
gespeist, die einen Takt mit der halben Frequenz dessen, der von
dem LCVCO erzeugt worden ist, erzeugt. Für verschiedene Vorteile hinsichtlich
des Leistungsverhaltens kann dieses (oder ähnliche Ansätze) wünschenswert sein, um den LCVCO
zu zwingen, bei einer höheren
Frequenz zu arbeiten als der schließlich zur Verfügung gestellten
Ausgangstaktfrequenz. Von hier aus wird der erzeugte Takt gepuffert
und im Pegel geändert, damit
er für
den Einsatz bei einer gegebenen Anwendung (z. B. Taktbaumquelle
(clock tree source), Kommunikationsverbindung usw.) geeignet wird.
-
2 zeigt
allgemein eine Routine, um die Amplitude des VCO mit einer Amplitudensteuerschaltung
(so wie der AAC-Schaltung 108) zu steuern. Anfangs, bei 202,
wird die Signalamplitude des LCVCO eingestellt (z. B. über ein
Amplitudensteuersignal, so wie ein Stromquellen-Vorspannungssignal).
Zum Beispiel kann sie auf einen maximalen Wert eingestellt werden,
um im Wesentlichen sicherzustellen, dass der Anfangswert oberhalb
eines stationären
Zieles liegt, und auch, um sicherzustellen, dass der Oszillator
hochfährt,
selbst wenn Q-Faktoren
für den
Tank „im
schlimmsten Fall” begegnet
wird. Als nächstes,
bei 204, wird festgestellt, ob die gemessene Signalamplitude
des VCO kleiner oder gleich dem Zielwert ist. Wenn nicht, wird dann
bei 206 die Signalamplitude des VCO verringert (z. B. dekrementiert),
und die Routine schreitet zurück
zu 204, um die neue Signalamplitude mit dem Ziel zu vergleichen.
-
Dieser
Schleifenlauf wird fortgeführt,
bis die Signalamplitude tatsächlich
kleiner oder gleich dem Ziel ist. Sobald dies geschieht, geht die
Routine zu 208, wo die Amplitude des VCO auf ihren gegenwärtigen Wert
eingestellt wird, und die Routine wird dann typischerweise für den stationären Betrieb
des PLL ausgesetzt.
-
3 zeigt
eine genauere Implementierung einer automatischen Amplitudensteuereinheit 108 für Mischsignale,
die an den LCVCO 106 gekoppelt ist, gemäß einigen Ausführungsfor men.
Sie weist einen Amplitudendetektor 302, einen Komparator 304,
eine logische Schaltung 306, einen Zähler 308, einen ersten
D/A-Wandler (DAC – D-to-A-Converter) 310,
um die Signalamplitude des VCO zu steuern, und einen zweiten DAC 312,
um Vref (welches die Zielamplitude einrichtet) zu steuern, auf,
die alle wie gezeigt miteinander gekoppelt sind. Betriebssteuersignale
(Op. Control) sind mit dem Komparator 304, der logischen Schaltung 306 und
dem Zähler 308 gekoppelt,
um ihren Betrieb zu steuern (z. B. zu aktivieren, rückzusetzen
usw.). In ähnlicher
Weise ist ein Zielsteuer (Tgt. Control)-Signal an den DAC 312 für Vref und
an den Zähler 308 gekoppelt,
um den Zielwert durch Vref einzustellen. Ein Steuertakt (Ctl. Clk)-Signal
wird der Logik 306 zur Verfügung gestellt und zu dem Zähler 308 geleitet,
um die Logik und den Zähler
zu takten, und er ist typischerweise kleiner als die Frequenz des erzeugten
VCO-Taktes. Zum Beispiel kann bei einem VCO-Takt in dem Bereich
von 5 bis 10 GHz ein Steuertakt mit ungefähr 25 MHz verwendet werden.
-
Der
VCO erzeugt ein differentielles Taktsignal, O/O#, das mit dem Amplitudendetektor 302 in der
AAC-Schaltung gekoppelt ist. Die AAC-Schaltung vergleicht den Wert
des oszillierenden Signals mit der Zielamplitude und steuert den
LCVCO entsprechend, wobei ein angelegtes Amplitudensteuersignal
(Acntl) verwendet wird. Bei der veranschaulichten Ausführungsform
wird die Größe des oszillierenden
Signals durch eine Stromquelle innerhalb des VCO gesteuert, und
somit entspricht in diesem Fall das Signal Acntl einem Vorspannungssignal
zum Steuern der Stromquelle, um die Amplitude des vom VCO erzeugten
Signals zu steuern.
-
Der
Amplitudendetektor 320 empfängt das oszillierende differentielle
Signal, O/O#, und vergleicht seine Amplitude mit einer internen
Spannung (die proportional zu Vref ist), um differentielle, im Wesentlichen
gleichstromige, Ausgaben D und Db zu erzeugen. D und Db geben die
relativen Größen von Vref
und von O/O# wieder. Da Vref dem Zielwert entspricht, liefern D
und Db somit Information über
die relative Beziehung von Größen für die Amplituden des
tatsächlichen
Signals und des Zielsignals. Das heißt für die dargestellte Ausführungsform,
falls D größer als
Db ist, dann überschreitet
die Größe von VCO
den Zielwert, und umge kehrt, falls D kleiner oder gleich groß Db ist,
dann ist die Signalamplitude kleiner oder gleich dem Zielwert.
-
Die
Zielamplitude wird durch Vref eingestellt, welches angepasst werden
kann, indem das angegebene Zielsteuer (Tgt. Control)-Signal verwendet
wird. Zum Beispiel können
bei DACs mit 4 Bit und einem 4 Bit-Zähler skalierbare 4 Bit-Register
verwendet werden, um das Zielsteuersignal zu implementieren, um den
Zielwert ebenso wie andere Parameter des Zählers einzustellen.
-
Der
Komparator 306 empfängt
D und Db und vergleicht ihre Größen. Bei
der veranschaulichten Ausführungsform,
falls D größer ist
Db (was angibt, dass die Größe des vom
VCO erzeugten Signals größer ist
als das Ziel), liefert dann der Ausgang des Komparators (CO – Comparator
Output) ein logisches High. Umgekehrt, falls Db größer ist
als D (was angibt, dass die Größe des Signals
des VCO kleiner oder gleich dem Zielwert ist), dann gibt der Komparator
ein logisches Low aus.
-
Die
logische Schaltung 306 steuert den Zähler, nach oben oder nach unten
zu zählen,
jeweils abhängig
davon, ob die Ausgabe des Komparators High oder Low ist. Bei der
veranschaulichten Ausführungsform
weist der Zähler
einen Up/Down-Zähler mit
4 Bit auf, der anfänglich
so eingestellt ist, dass er nur Nullen ausgibt, wenn die AAC-Schaltung
initiiert wird. Die logische Schaltung steuert den Zähler hinaufzuzählen, wenn
D größer ist
Db, was angibt, dass die Größe des erzeugten
Taktes größer ist
als das Ziel. Bei der veranschaulichten Ausführungsform bewirkt dies, dass
der DAC 410 des VCO (der anfänglich auf einen maximalen
oder ansonsten hohen Wert gesetzt ist) eine niedrigere Spannung
(Acntl) ausgibt. Da die Spannung Acntl eine Stromquelle in dem VCO steuert,
die proportional zu der Größe eines
erzeugten Signals ist, führt
dies dazu, dass die Signalamplitude des VCO abnimmt.
-
Andererseits,
sobald Db größer oder
gleich D ist (was angibt, dass die Schwingungsgröße des VCO unmittelbar unter
dem Zielwert liegt), gibt der Komparator ein Low aus. Dies bewirkt, dass
die Logik 306 den Zähler 308 so
steuert, dass er ein Inkrement hinunter (oder zurück) zählt. Bei
manchen Ausführungsformen „friert” die logische
Schaltung 306, sobald dieses geschieht, den Zähler ein
und sperrt im Wesentlichen den Ausgang des DAC 310 des
VCO, um die Schwingungsgröße des VCO
auf ihrem gegenwärtigen
Wert zuhalten, der typischerweise leicht oberhalb oder unterhalb
dem Zielwert (ausreichend nahe daran) liegt, abhängig von der bestimmten Implementierung
der logischen Schaltung.
-
4 zeigt
eine genauere Implementierung einer Amplitudenerfassungsschaltung 320 gemäß einigen
Ausführungsformen.
Sie weist im Allgemeinen eine Vorspannungsschaltung 402,
Widerstände
R1, R2, R3, NMOS-Transistoren N1–N7 und Kondensatoren C1 auf,
die alle wie gezeigt gekoppelt sind. Anpasstransistoren N1–N4, ein
Transistor N6 und Widerstände
R2 bilden einen Differentialverstärker, wobei der Transistor
N6 als seine gemeinsame Stromquelle arbeitet. Ein erstes (Signal-)Seitenbein
ist aus in Reihe geschalteten Widerständen R2 gebildet, die mit parallel
geschalteten Transistoren N1 und N2 gekoppelt sind. Der Db-Knoten
(von den Gleichstromgrößenknoten
D/Db) befindet sich an den Senken von N1 und N2, während ein
Signal des VCO über Widerstände R3 und
Kondensatoren C1 an ihre Gatter wechselstrommäßig gekoppelt ist. Ein Gleichtakt-Anpassknoten
Vcm befindet sich an dem Übergang
der Widerstände
R1, wie gezeigt. Bei manchen Ausführungsformen wird der Wert
von Vcm so gesetzt, dass er unmittelbar über den Schwellen (VT)-Werten der N-Transistoren N1–N4 liegt.
-
Das
andere (Referenz-)Seitenbein ist aus in Reihe geschalteten Widerständen R2
gebildet, die mit parallel geschalteten Transistoren N3 und N4 gekoppelt
sind. Der D-Knoten (von den Gleichstromgrößenknoten D/Db) liegt an den
Senken von N3 und N4, während
ihre Eingänge
an ein Vorspannungssignal Vrefdiff gekoppelt sind, das Vref (der
Zielgröße) entspricht,
welches von der Vorspannungsschaltung 402 kommt. Vrefdiff
entspricht Vref, angepasst bezüglich
Variationen der Parameter usw.
-
Der
Differentialverstärker
dient dazu, die Größe von O/O#
mit der von Vrefdiff (Ziel) zu vergleichen. Wenn die Größe von O/O#
größer als
die Zielamplitude ist, dann arbeitet das erste (Signal-)Bein stärker und
Db wird kleiner als D. Umgekehrt, wenn O/O# kleiner ist als die
Zielamplitude, dann arbeitet das zweite (Referenz-)Bein stärker und Db
wird größer als
D. Demgemäß sollte
Vrefdiff einen solchen Wert haben, dass er N3 und N4 auf solche Werte
treibt, dass, wenn O/O# oberhalb des Zielwerts liegt, Db kleiner
ist D, und wenn es unter dem Zielwert liegt, Db größer ist
als D.
-
Die
Vorspannungsschaltung 402, die Widerstände R1 und die Transistoren
N5 und N7 bilden einen Vorspannabschnitt, um geeignete Werte für Vrefdiff,
Nbias-AD und Vcm zur Verfügung
zu stellen. Die Vorspannungsschaltung 402 kann Schaltung
aufweisen, die auf dem Gebiet bekannt ist, um Vrefdiff und Nbias-AD
bezüglich
Variationen in Prozess, Spannung und Temperatur (PFT-Process, Voltage,
Temperature) kompensiert sind. Vrefdiff und Nbias werden beide basierend
auf Vref erzeugt, wobei Vrefdiff = Vref + C, wobei C eine PVT-abhängige Konstante
ist. Im Hinblick auf die Gleichtaktspannung (Vcm) sollen R1, N5
und N7 so konfiguriert sein, dass Vcm auf einem geeigneten Wert
ist. Wie oben angesprochen kann er bei manchen Ausführungsformen
so eingestellt werden, dass er nahe an oder gerade über den Schwellenwerten
der Transistoren des Differentialverstärkers ist.
-
5 zeigt
eine logische Schaltung 306 gemäß einigen Ausführungsformen.
Sie weist im Allgemeinen Flip-Flops vom D-Typ: U1–U3, U9;
NOR-Gatter: U4, U7, U8, U11, U14; NAND-Gatter: U5, U6; und Invertierer:
U10, U121, U13 auf, die alle miteinander wie gezeigt gekoppelt sind.
Die logische Schaltung steuert stabil Up- und Down-Befehle an den
Zähler und
sie stellt eine selbsteinfrierende Funktion zur Verfügung, um
die Anpassung der Signalgröße des VCO
zu deaktivieren, sobald sie befriedigend nahe am Zielwert ist.
-
Bei
der veranschaulichten Ausführungsform gibt
es mehrere Eingangs- und Ausgangssignale. Ein Steuertakt (Ctl Clk)
ist so gekoppelt, dass er die Flip-Flops U1 – U3 treibt. Dies ist derselbe
Takt, der für
den Zähler
verwendet wird. Ein Rücksetzsignal (RESETB,
active Low) ist auch mit diesen Flip-Flops gekoppelt, ebenso wie
mit dem Flip-Flop U9 durch U13 und U14, um die Flip-Flops rückzusetzen
(Low) z. B. beim Hochfahren. Die Ausgabe (CO) aus dem Komparator
legt fest, ob der Zähler
herauf, herunter, überhaupt
nicht zählen
soll oder in einem Selbsteinfriermodus sein soll. Eine ACC-Freigabe
(ACC EN) ist vorgesehen, um die Schaltung zu aktivieren (High) oder
zu deaktivieren (Low) und den Zähler
beim Zählen
anzuhalten. (Man bemerke, dass falls AAC deaktiviert ist, die Amplitude
des VCO durch das Signal Tgt. Control) eingestellt werden kann.
Ein AAC-Einfriersignal (AACFZDIS) ist vorgesehen, um die Selbsteinfrierfunktion
zu deaktivieren, wenn es High ist.
-
Um
den Zähler
zu steuern, liefert die logische Schaltung ein Up-Befehlssignal
(Upc) und ein Down-Befehlssignal (Dnb). Wenn beide Signale Upc und
Dnb High sind, zählt
der Zähler
hinauf. Umgekehrt, wenn beide Signale Low sind, zählt er herunter. Wenn
ein Signal Low ist und das andere High ist, zählt er weder nach oben noch
nach unten und bleibt bei seinem letzten Zählwert (z. B. wenn Upc Low
ist und Dnb High ist, dann gibt es keine Änderung).
-
Die
Ausgabe (CO) aus dem Komparator wird an die Eingänge von U1, dem NOR-Gatter
U4 und dem NAND-Gatter U5 gekoppelt. Wie oben angesprochen, soll
wenn CO High ist, der Zähler
hinauf zählen,
und wenn es Low ist, soll der Zähler
herabzählen.
Wenn CO auf High geht, (z. B. nach dem Hochfahren, wenn die Signalgröße größer ist
als der Zielwert), geht Dnb auf High. Dies bewirkt auch, dass die
Takteingabe des D-Flip-Flops U9 Low wird. Wenn die AC-Freigabe (ACC-EN)
geltend gemacht wird (High) und die CO High bleibt, dann geht nach
drei Taktzyklen U5 auf Low, was bewirkt, dass Upc auf High geht.
Da Dnb bereits High ist, bewirkt dies, dass der Zähler hochzählt (z.
B. aus seinem Anfangszustand mit allen Nullen).
-
Wenn
das Signal CO auf Low geht, geht das Signal Upc auf Low. Wenn das
Signal CO über
drei aufeinander folgende Taktzyklen Low gewesen ist, dann geht
Dnb ebenfalls auf Low. Dies bewirkt, dass der Zähler einen Schritt herabzählt. Man
bemerke, dass, damit der Zähler
hinauf oder herabzählt,
das Signal CA über
drei aufeinander folgende Taktzyklen konsistent sein muss, da die Änderung
nicht auftritt, bis es auf die Ausgabe von U3 getaktet ist. Dies
dient als ein „Filter”, um bei
CO Rauschen herauszufiltern. Wenn zum Beispiel D nahe bei Db ist,
kann das Rauschen in dem Komparator bewirken, dass die Ausgabe „zurückprallt”. Dieses
Rauschen jedoch sollte den Zähler
nicht fehlleitend beeinflussen, da ein Zustand über drei aufeinander folgende
Zyklen bei CO vorliegen muss, um die Signale Upc und Dnb zu beeinflussen.
-
Wenn
das Signal (AACFZDIS) auf dem Taktzyklus nicht geltend gemacht wird
(Low), nachdem Upc und Dnb Low sind, geht die Ausgabe von U8 auf High,
was eine High durch zu der Ausgabe von U9 taktet (selbsteinfrierend).
Dies bewirkt, dass die Ausgabe von U11 auf High geht, was bewirkt,
dass Dnb auf High geht und Upc auf Low geht. Dieses „friert” den Zähler ein,
ebenso wie U9, um den Zähler
in diesem Zustand zu halten, bis die Schaltung rückgesetzt wird. Dieses Merkmal
kann wünschenswert
sein, insbesondere in gegen Jitter empfindlichen PLL-Anwendungen,
da die ACC die Größe des VCO
nicht ändert, nachdem
das Selbsteinfrieren aktiviert ist, was Jitter in dem PLL reduzieren
kann.
-
Der
Betrieb der Schaltung gemäß einigen Ausführungsformen
wird nun kurz beschrieben. Vor dem Hochfahren wird jedes Flip-Flop
(und der Zähler)
auf Low zurückgesetzt.
Dieses entspricht einer maximalen Signalamplitude des VCO für „schnelles” Hochfahren.
Wenn die Amplitude größer sein
wird (oder typischerweise größer sein
wird) als der Zielwert, wird Upc High sein und Dnb wird High sein.
Der Zähler
wird sich nach oben bewegen, bitweise, bis die Signalamplitude etwas
geringer ist als der Zielwert. Wenn die Amplitude geringer ist als
der Zielwert, geht Upc auf Low und der Zähler beendet das Hochzählen. Wenn
die Ausgabe des Komparators über
drei aufeinander folgende Taktzyklen Low bleibt, geht Dnb von High
auf Low, was eine klebrige Eins an dem Selbsteinfrierausgang (U9
Out) auslöst.
Diese setzt Upc auf Low und Dnb auf High, was bewirkt, dass der
Zähler
bei einem gewünschten
Wert bleibt. Man bemerke, dass in einem Fall, bei der die anfängliche
maximale Amplitude kleiner ist als der Zielwert (dies kann passieren,
wenn der Zielwert sehr hoch gesetzt ist oder wenn das Q für den Tank
bei einem gegebene Chip viel kleiner ist als erwartet), die Steuerschleife
den Zähler
bei Null halten wird und der LCVCO die maximale Amplitude ausgibt.
-
Mit
Bezug auf 6 ist ein Beispiel eines Computersystems
gezeigt. Das veranschaulichte System weist im Allgemeinen einen
Prozessor 602 auf, der mit einer Energieversorgung 604,
einer drahtlosen Schnittstelle 608 und einem Speicher 606 gekoppelt
ist. Er ist mit der Energieversorgung 604 gekoppelt, um
von ihr Energie zu erhalten, wenn er im Betrieb ist. Die drahtlose
Schnittstelle 608 ist mit einer Antenne 609 gekoppelt,
um den Prozessor durch den drahtlosen Schnittstellenchip 608 mit
einem Drahtlos-Netzwerk (nicht gezeigt) zur Kommunikation zu verbinden.
Der Mikroprozessor 602 weist einen oder mehrere amplitudengesteuerte VCO-Schaltungen 603 vom
LC-Typ auf. Zum Beispiel kann er einen PLL mit solcher Schaltung
aufweisen, um eine Kommunikationsverbindung mit dem Speicher 606 zu
implementieren.
-
Es
sollte angemerkt werden, dass das veranschaulichte System in verschiedenen
Formen implementiert werden könnte.
Das heißt,
es könnte
in einem Einzelchipmodul, einer Schaltkarte oder einem Chassis mit
mehreren Schaltkarten implementiert werden. Ähnlich könnte es einen oder mehrere
vollständige
Computer bilden oder als Alternative könnte es eine Komponente bilden,
die innerhalb eines Verarbeitungssystems hilfreich ist.
-
Die
Erfindung ist nicht auf die beschriebenen Ausführungsformen beschränkt, sondern
kann mit Modifikation und Änderung
innerhalb des Gedankens und Umfang der angefügten Ansprüche in die Praxis umgesetzt
werden. Zum Beispiel sollte verstanden werden, dass die vorliegende
Erfindung zur Verwendung mit allen Typen von Halbleiterchips mit
integrierter Schaltung („IC”) anwendbar
ist. Beispiele für diese
IC-Chips umfassen, sind jedoch nicht beschränkt auf Prozessoren, Controller,
Chipsatz-Komponenten, programmierbare logische Anordnungen (PLA – Programmable
Logic Arrays), Speicherchips, Netzwerkchips und dergleichen.
-
Darüber hinaus
sollte verstanden werden, dass beispielhafte Größen/Modelle/Werte/Bereiche angegeben
worden sein können,
obwohl die vorliegende Erfindung auf diese nicht beschränkt ist.
Da Herstellungstechniken (z. B. Fotolithografie) über die Zeit
reifen, wird erwartet, dass Baugruppen mit geringerer Größe hergestellt
werden könnten.
Zusätzlich können gut
bekannte Energie/Masse-Verbindungen zu IC-Chips und andere Komponenten
in den Figuren wegen der Einfachheit der Veranschaulichung und Diskussion
und um nicht die Erfindung zu verschleiern, gezeigt sein oder nicht.
Weiter können
Anordnungen in Blockschaubildform gezeigt sein, um das Verschleiern
der Erfindung zu vermeiden, und auch im Hinblick auf die Tatsache,
dass bestimmte Einzelheiten mit Bezug auf die Implementierung solcher Blockschaubildanordnungen
stark von der Plattform abhängig
sind, in der die vorliegende Erfindung implementiert werden soll,
d. h. solche bestimmten Einzelheiten sollten im Bereich eines Fachmanns
liegen. Wenn bestimmte Einzelheiten (z. B. Schaltungen) aufgeführt sind,
um beispielhafte Ausführungsformen der
Erfindung zu beschreiben, sollte es einem Fachmann deutlich sein,
dass die Erfindung ohne oder mit Abänderung dieser bestimmten Einzelheiten
in die Praxis umgesetzt werden kann. Die Beschreibung soll daher
als veranschaulichend und nicht als beschränkend betrachtet werden.
-
ZUSAMMENFASSUNG
-
Offenbart
werden Schaltungen und Verfahren, um die Amplitude eines Signals
zu steuern, das von einem VCO erzeugt wird.