DE102017118543A1 - Hybrider phasenregelkreis - Google Patents

Hybrider phasenregelkreis Download PDF

Info

Publication number
DE102017118543A1
DE102017118543A1 DE102017118543.7A DE102017118543A DE102017118543A1 DE 102017118543 A1 DE102017118543 A1 DE 102017118543A1 DE 102017118543 A DE102017118543 A DE 102017118543A DE 102017118543 A1 DE102017118543 A1 DE 102017118543A1
Authority
DE
Germany
Prior art keywords
hybrid
signal
pll
oscillator
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017118543.7A
Other languages
English (en)
Inventor
Tsung-Hsien Tsai
Ruey-Bin Sheen
Chih-Hsien Chang
Cheng-Hsiang Hsieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017118543A1 publication Critical patent/DE102017118543A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Hybrid-Phasenregelkreis-(PLL)-Vorrichtungen sind vorgesehen, die Vorteile der digital gesteuerten Schleifen und analog gesteuerten Schleifen kombinieren. Beispielsweise umfasst ein Hybrid-PLL eine digital gesteuerte Schleife, die ein Referenz-Eingangssignal und ein Ausgangssignal des Hybrid-PLLs empfängt und ein digitales Abstimmwort erzeugt. Der Hybrid-PLL umfasst ferner eine analog gesteuerte Schleife, die das Referenz-Eingangssignal und das Ausgangssignal des Hybrid-PLLs empfängt und eine Ausgangsspannung erzeugt. Der Hybrid-PLL umfasst auch einen Hybridoszillator. Eine Oszillatorsteuerung der digital gesteuerten Schleife steuert den Hybridoszillator unter Verwendung des digitalen Abstimmworts und deaktiviert die analog gesteuerte Schleife während eines Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs. Die Oszillatorsteuerung ermöglicht der analog gesteuerten Schleife den Hybridoszillator während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs zu steuern.

Description

  • QUERVERWEIS AUF VERWANDTE ANWENDUNGEN
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/428 146 , eingereicht am 30. November 2016, die hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • Diese Offenbarung bezieht sich allgemein auf Phasenregelkreisschaltungen.
  • Ein Phasenregelkreis (PLL) ist eine elektronische Steuerschaltung, die ein Ausgangstaktsignal mit einer Phase erzeugt, die mit der Phase eines Eingangsreferenzsignals verriegelt ist. Beispielsweise kann ein PLL verwendet werden, um einen Oszillator so einzustellen, dass eine Frequenz und Phase eines vom Oszillator erzeugten Signals mit der Frequenz und Phase eines Referenz-Eingangssignals übereinstimmt. Eine PLL-Schaltung wird üblicherweise in Datenübertragungsgeräten, Computern und anderen elektronischen Geräten verwendet. Eine analoge PLL-Schaltung verwendet analoge Komponenten, um die Phasenregelarchitektur bereitzustellen. Diese analogen Komponenten umfassen einen Phasendetektor, einen spannungsgesteuerten Oszillator (VCO) und einen Rückkopplungspfad zwischen dem VCO-Ausgangssignal und einem Eingangsanschluss des Phasendetektors. Durch Verbinden des Eingangsreferenzsignals mit einem anderen Eingangsanschluss des Phasendetektors kann der Ausgang des Phasendetektors verwendet werden, um die Phase und/oder die Frequenz des VCO-Ausgangssignals anzupassen, bis diese Phase und/oder Frequenz mit dem Eingangs-Referenzsignal verriegelt ist.
  • Eine PLL-Schaltung kann auch unter Verwendung ausschließlich digitaler Komponenten implementiert werden. Eine solche PLL-Schaltung ist als eine volldigitale PLL-(ADPLL)-Schaltung bekannt. Wie ihr analoges Gegenstück verwendet eine ADPLL-Schaltung einen Rückkopplungspfad, um ein digital gesteuertes Oszillator-(DCO)-Taktsignal zurückzugeben, um ein digitales Phasenfehlersignal basierend auf dem Ausgang eines Zeit-Digital-Wandlers (TDC) und eines Referenz-Phasensignals zu erzeugen. In Antwort auf das digitale Phasenfehlersignal wird die Phase des DCO-Taktsignals eingestellt.
  • Figurenliste
  • Aspekte dieser Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1 ist ein Blockdiagramm eines beispielhaften Hybrid-PLLs gemäß einer Ausführungsform der vorliegenden Offenbarung
    • 2 zeigt Zeitdiagramme für einen beispielhaften Hybrid-PLL gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3A ist eine beispielhafte Implementierung eines Hybridoszillators, der mit einem Hybrid-PLL implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3B ist eine Frequenzanordnung gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4A ist eine weitere beispielhafte Implementierung eines Hybridoszillators, der mit einem Hybrid-PLL implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4B ist eine beispielhafte Implementierung eines stromgesteuerten Oszillators (CCO), der mit einem Hybrid-PLL implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5 ist eine detailliertere Implementierung eines Hybrid-PLLs gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 zeigt Diagramme, die eine Trenddetektion zeigen, gemäß einigen Ausführungsformen der Offenbarung.
    • 7 zeigt simulierte Wellenformen gemäß einer Ausführungsform der Offenbarung.
    • 8 ist ein Flussdiagramm, das einen beispielhaften Arbeitsablauf zeigt, gemäß einer Ausführungsform dieser Offenbarung.
  • Beispielhafte Ausführungsformen werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen bezeichnen gleiche Bezugszeichen im Allgemeinen identische, funktionell ähnliche und/oder strukturell ähnliche Elemente.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale des angegebenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder Buchstaben wiederholen. Diese Wiederholung erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Es wird darauf hingewiesen, dass Bezüge in der Beschreibung auf „Ausführungsform“, „eine Ausführungsform“, „eine beispielhafte Ausführungsform ", „beispielhaft“ usw. anzeigen, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, Struktur oder Eigenschaft aufweisen kann, aber jede Ausführungsform das bestimmte Merkmal, Struktur oder Eigenschaft nicht notwendigerweise aufweisen muss. Darüber hinaus beziehen sich solche Ausdrücke nicht notwendigerweise auf dieselbe Ausführungsform. Wenn ferner ein bestimmtes Merkmal, eine Struktur oder ein Merkmal in Verbindung mit einer Ausführungsform beschrieben wird, läge es innerhalb des Fachwissens eines Fachmanns, ein solches Merkmal, Struktur oder Eigenschaft in Verbindung mit anderen Ausführungsformen herzustellen, ob dies explizit beschrieben ist oder nicht.
  • Es versteht sich, dass die hierin enthaltenen Ausdrücke oder Terminologie zum Zweck der Beschreibung und nicht einschränkend sind, so dass die Ausdrücke oder Terminologie der vorliegenden Anmeldung von Fachleuten im Hinblick auf die Lehren hierin interpretiert werden soll.
  • Der Begriff „etwa“, wie er hier verwendet wird, gibt an, dass der Wert einer gegebenen Menge um ± 10% des Wertes variiert, sofern nicht anders angegeben.
  • Ein Phasenregelkreis (PLL), wie beispielsweise ein Hybrid-Phasenregelkreis, der vorliegenden Offenbarung kann verwendet werden, um ihren Oszillator so einzustellen, dass eine Frequenz und/oder Phase eines von dem Oszillator erzeugten Ausgangssignals proportional zu einer Frequenz und/oder Phase eines Referenz-Eingangssignals ist. Der PLL umfasst einen Phasen- und/oder Frequenzdetektor, der ein Fehlersignal ausgibt, das eine Differenz in Frequenz und/oder Phase zwischen dem Ausgangssignal und dem Referenz-Eingangssignal wiedergibt. Dieses Fehlersignal kann gemessen werden, um sicherzustellen, dass die Frequenz und/oder Phase des Ausgangssignals proportional zur Frequenz und/oder Phase des Referenzsignals ist. Wenn beispielsweise der PLL den Oszillator einstellt, kann die Frequenz und/oder Phase des Ausgangssignals allmählich näher an die Frequenz des Referenz-Eingangssignals rücken. Wenn die Frequenz und Phase des Ausgangssignals proportional zur Frequenz und/oder Phase des Referenz-Eingangssignals ist, wird der PLL als mit dem Referenz-Eingangssignal verriegelt bezeichnet. Die Zeit, die benötigt wird, bis die Frequenz und/oder Phase des Ausgangssignals proportional zur Frequenz und/oder Phase des Referenz-Eingangssignals wird, kann als die Verriegelungszeit bezeichnet werden.
  • In einer Ausführungsform arbeitet der Hybrid-PLL dieser Offenbarung in einem Frequenzverfolgungsbetriebsmodus, um die Frequenz des Ausgangssignals proportional zu einer Frequenz des Referenz-Eingangssignals einzustellen, oder in einem Phasenverfolgungsbetriebsmodus, um eine Phase des Ausgangssignals so einzustellen, dass sie alle Schwankungen des Referenz-Eingangssignals übernimmt. Der Frequenzverfolgungsbetriebsmodus wird durch eine digital gesteuerte Schleife des Hybrid-PLLs durchgeführt. Die digital gesteuerte Schleife (DCL) des Hybrid-PLLs kann eine schnelle Verfolgung zur Verringerung der Verriegelungszeit bereitstellen. Andererseits wird der Phasenverfolgungsbetriebsmodus durch eine analog gesteuerte Schleife des Hybrid-PLLs durchgeführt. Die analog gesteuerte Schleife (ACL) des Hybrid-PLLs kann sehr wenig oder kein Quantisierungsrauschen im stationären Zustand bereitstellen. Durch die Kombination von DCL und ACL kann der Hybrid-PLL die Probleme mit der großen Verstärkung eines spannungsgesteuerten Oszillators (VCO) eines analogen PLLs (APLL) und dem Quantisierungsrauschen, das bei einem volldigitalen PLL (ADPLL) auftritt, lösen.
  • 1 ist ein Blockdiagramm eines beispielhaften Hybrid-PLLs 100 gemäß einer Ausführungsform der vorliegenden Offenbarung. Ein Referenz-Eingangssignal 101 repräsentiert ein erstes zeitabhängiges Signal, wie beispielsweise eine Sinuskurve mit einer Frequenz fREF und einer Phase ϕREF. Ähnlich repräsentiert ein Ausgangssignal 151 ein zweites zeitabhängiges Signal mit einer Frequenz fOUT und einer Phase ϕOUT Hierbei wird die Frequenz fREF und die Phase ϕREF des ersten zeitabhängigen Signals als fREF bzw. Phase fREF bezeichnet. Ähnlich wird die Frequenz fOUT und die Phase ϕOUT des zweiten zeitabhängigen Signals als fOUT und Phase ϕOUT bezeichnet. Der Hybrid-PLL 100 stellt das Ausgangssignal 151 so ein, dass die Frequenz fOUT und/oder die Phase ϕOUT proportional zur Frequenz fREF und/oder der Phase fREF ist. Der Hybrid PLL 100 kann im Frequenzverfolgungsbetriebsmodus arbeiten, um die Frequenz fOUT so einzustellen, dass sie proportional zur Frequenz fREF ist, oder im Phasenverfolgungsbetriebsmodus arbeiten, um die Phase ϕOUT so einzustellen, dass sie mit der Phase fREF (im Wesentlichen) übereinstimmt.
  • Der Hybrid-PLL 100 kann unter Verwendung eines Frequenzdetektors 111, eines digitalen Schleifenfilters 113, einer Oszillatorsteuerung 115, eines Rückkopplungsteilers 131, eines Phase-Frequenz-Detektors (PFD) 133, einer Ladungspumpe und Analogfilter 135 und eines Hybridoszillators 153 implementiert werden.
  • Die Komponenten des Hybrid-PLLs 100 können in drei Abschnitte aufgeteilt werden: DCL 110, ACL 130 und Oszillatorschaltung 150. Die DCL 110 umfasst den Frequenzdetektor 111, den digitalen Schleifenfilter 113 und die Oszillatorsteuerung 115 und ist eingerichtet, um den Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs 100 durchzuführen. Die Komponenten der DCL 110 können mit digitalen Komponenten implementiert werden. Die DCL 110 ist so eingerichtet, dass sie ein digitales Signal (das digitales Abstimmwort 107) erzeugt, das den Hybridoszillator 153 während des Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs steuert.
  • In einer Ausführungsform umfasst die ACL 130 den Rückkopplungsteiler 131, den Phase-Frequenz-Detektor 133 und die Ladungspumpe und Analogfilter 135 und ist eingerichtet, um den Phasenverfolgungsbetriebsmodus des Hybrid-PLLs 100 durchzuführen. Die Komponenten der ACL 130 können mit analogen Komponenten oder mit analogen und digitalen Komponenten implementiert werden. Beispielsweise können Ladungspumpe und Filter 135 der ACL 130 unter Verwendung von analogen Komponenten und der Phase-Frequenz-Detektor 133 und der Rückkopplungsteiler 131 der ACL 130 unter Verwendung von analogen und/oder digitalen Komponenten implementiert werden. Die ACL 130 ist so eingerichtet, dass sie ein analoges Signal (die Ausgangsspannung 121 (VCOIN)) erzeugt, das den Hybridoszillator 153 während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs steuert.
  • Bei dieser Ausführungsform umfasst die Oszillatorschaltung 150 des PLLs 100 einen Hybridoszillator 153 und ist so eingerichtet, dass sie eine diskrete Frequenzabstimmung in dem Frequenzverfolgungsbetriebsmodus und eine kontinuierliche Frequenzabstimmung in dem Phasenverfolgungsbetriebsmodus bereitstellt. In einem Beispiel wird der Hybridoszillator 153 unter Verwendung von analogen Komponenten implementiert. Die Komponenten der Oszillatorschaltung 150 können mit analogen Komponenten implementiert werden. Alternativ kann die ACL 130 den Rückkopplungsteiler 131 und den Phase-Frequenz-Detektor 133 umfassen. In diesem Beispiel können Ladungspumpe und Analogfilter 135 in der Oszillatorschaltung 150 mit dem Hybridoszillator 153 enthalten sein. In einer Ausführungsform dieses Beispiels kann die Oszillatorschaltung 150 unter Verwendung von analogen Komponenten implementiert werden.
  • Der Frequenzdetektor 111 empfängt das Eingangssignal 101 und das Ausgangssignal 151. Der Frequenzdetektor 111 vergleicht die Frequenz fOUT des Ausgangssignals 151 mit der Frequenz fREF des Eingangssignals 101, um ein Fehlersignal 103 zu liefern. In einem Beispiel ist der Frequenzdetektor 111 so eingerichtet, dass er das Ausgangssignal 151 und/oder das Eingangssignal 101 in ein digitales Signal umwandelt, bevor die Frequenzen verglichen werden. Der Frequenzdetektor 111 liefert ein digitales Fehlersignal 103. Wenn das Fehlersignal 103 Null oder nahe Null ist, zeigt dies an, dass die Frequenz fOUT des Ausgangssignals 151 die Frequenz fREF des Eingangssignals 101 verfolgt und/oder ein Vielfaches von ihr ist.
  • Der digitale Schleifenfilter 113 ist eingerichtet, um die Bandbreite des Hybrid-PLLs 100 im DCL-Modus zu steuern. Der digitale Schleifenfilter 113 empfängt das Fehlersignal 103. Das Fehlersignal 103 ist eine digitale Wiedergabe eines dritten zeitabhängigen Signals. In einem Beispiel unterdrückt der digitale Schleifenfilter 113 Hochfrequenzkomponenten in dem dritten zeitabhängigen Signal, die außerhalb seiner Bandbreite liegen, um Abtastwerte einer Gleichstrom- (GS) oder Quasi-GS-Komponente des dritten zeitabhängigen Signals innerhalb seiner Bandbreite als das Signal 105 auszugeben.
  • Die Oszillatorsteuerung 115 empfängt das Signal 105 von dem digitalen Schleifenfilter 113 und das Referenz-Eingangssignal 101. Die Oszillatorsteuerung 115 ist eingerichtet, um das Signal 105 und das Referenz-Eingangssignal 101 zu analysieren und das digitale Abstimmwort 107 und ein Verfolgungssignal 109 zu erzeugen. Während des Frequenzverfolgungsbetriebsmodus, bei dem der Hybrid-PLL 100 die DCL 110 verwendet, wird das digitale Abstimmwort 107 verwendet, um die Frequenz des Hybridoszillators 153 zu steuern. In einem Beispiel erzeugt die Oszillatorsteuerung 115 ein digitales Abstimmwort 107 durch Multiplizieren des Signals 105 mit einem Normierungswert (NROMRO = fREF/GainRO), um Auslöschung von Verfahrenswirkungen bereitzustellen. In einem Beispiel kann die Toleranz für den Normierungswert für die DCL etwa ± 100% erreichen. Zudem kann ein falscher Normierungswert nur die Verfolgungszeit und nicht die Stabilität des Hybrid-PLLs 100 beeinflussen. Die Oszillatorsteuerung 115 kann auch eine Funktion einer Zeit-Umsteuerung umfassen, um Frequenzsprünge beim Übergang zwischen digitalen Abstimmwörtern zu vermeiden. Das digitale Abstimmwort 107 ist ein Eingangssignal für den Hybridoszillator 153, um die Frequenz des Hybridoszillators 153 abzustimmen. Die DCL 110 des Hybrid-PLLs 100 führt den Frequenzverfolgungsbetriebsmodus durch Abstimmen des digitalen Abstimmwortes 107 aus. In einem Beispiel kann das digitale Abstimmwort 107 ein 5-Bit-Binärcode sein, der einen breiten Frequenzabstimmbereich bereitstellen kann.
  • Zusätzlich zur Erzeugung des digitalen Abstimmworts 107 steuert die Oszillatorsteuerung 115 Gesamtkonfiguration und -betrieb des Hybrid-PLLs 100. Die Oszillatorsteuerung 115 eingerichtet den Hybrid-PLL 100, um den Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 zu betreiben. In dem Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 deaktiviert die Oszillatorsteuerung 115 das Verfolgungssignal 109, indem das Verfolgungssignal 109 auf einen ersten logischen Pegel (z. B. einen niedrigen logischen Pegel) gesetzt wird. Der Hybridoszillator 153 stellt das Ausgangssignal 151 so ein, dass die Frequenz fOUT in dem Frequenzverfolgungsbetriebsmodus basierend auf dem empfangenen digitalen Abstimmwort 107 eingestellt wird. Danach überwacht die Oszillatorsteuerung 115 das Signal 105 (das auf der Grundlage des Fehlersignals 103 erzeugt wird), um eine Bedingung zu bestimmen, um in den Phasenverfolgungsbetriebsmodus umzuschalten. Sobald die Oszillatorsteuerung 115 die Schaltbedingung detektiert, eingerichtet die Oszillatorsteuerung 115 den Hybrid-PLL 100 so, dass er in dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 110 arbeitet (aktiviert z. B. die ACL 110). Die Schaltbedingung gibt an, dass die Frequenz fREF ausreichend nahe an der Frequenz fOUT liegt, um es dem Hybridoszillator zu ermöglichen, in das Referenz-Eingangssignal 101 in dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 einzurasten.
  • In dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 aktiviert die Oszillatorsteuerung 115 das Verfolgungssignal 109, indem das Verfolgungssignal 109 auf einen zweiten logischen Pegel (z.B. einen hohen logischen Pegel) gesetzt wird. Der Hybridoszillator 153, der die ACL 130 verwendet, stellt das Ausgangssignal 151 so ein, dass die Phase ϕOUT im Phasenverfolgungsbetriebsmodus eingestellt wird. Wenn die Phasenkomponente des Fehlersignalausgangs des Phase-Frequenz-Detektors 133 minimiert ist, liegt die Phase ϕOUT ausreichend nahe an der Phase ϕREF In diesem Zustand wird der Hybridoszillator in das Referenz-Eingangssignal 101 eingerastet, um jegliche Abweichung der Frequenz fREF und der Phase ϕREF zu verfolgen.
  • Gemäß einem Beispiel ist die Oszillatorsteuerung 115 eingerichtet, um die Schaltbedingung durch Überwachen des Signals 105 (das auf der Grundlage des Fehlersignals 103 erzeugt wird) zu ermitteln, um einen Trend zu ermitteln, beispielsweise einen positiven Trend, einen konstanten Trend und/oder einen negativen Trend in dem Signal 105. Ein Beispiel für dieses Trend-Detektionsverfahren wird in der US-Patentanmeldung Nr. 15/135 212 , eingereicht am 5. April 2016, mit dem Titel „Automatic Detection of Change in PLL Locking Trend“ beschrieben, die durch Bezugnahme in ihrer Gesamtheit aufgenommen wird. Der positive Trend zeigt an, dass ein digitaler Wert des Signals 105 gegenüber einem vorherigen Wert des Signals 105 ansteigt, der eben Trend zeigt an, dass der digitale Wert des Signals 105 im Wesentlichen unverändert gegenüber dem vorherigen Wert des Signals 105 ist, und der negative Trend zeigt an, dass der digitale Wert des Signals 105 gegenüber dem vorherigen Wert des Signals 105 abnimmt. Sobald die Oszillatorsteuerung 115 eine erste Änderung in dem Trend des Signals 105 beispielsweise vom positiven Trend zum konstanten Trend oder vom negativen Trend zum konstanten Trend detektiert, eingerichtet die Oszillatorsteuerung 115 den Hybrid-PLL 100 so, dass er die ACL 130 verwendet, um in dem Phasenverfolgungsbetriebsmodus zu arbeiten.
  • Ähnlich ist, während der Hybrid-PLL 100 so eingerichtet ist, dass er die ACL 130 verwendet, um in dem Phasenverfolgungsbetriebsmodus zu arbeiten, die Oszillatorsteuerung 115 so eingerichtet, dass sie das Fehlersignal 103 überwacht, um zu ermitteln, ob eine zweite Änderung in dem Trend des Fehlersignals auftritt. Die zweite Änderung in dem Trend kann einen Wechsel von dem konstanten Trend zu dem positiven Trend oder von einem konstanten Trend zu dem negativen Trend beinhalten. Die zweite Änderung in dem Trend kann anzeigen, dass die Frequenz des Ausgangssignals 151 nicht mehr nahe genug an der Frequenz des Referenz-Eingangssignals 101 liegt. Wenn die Oszillatorsteuerung 115 eine zweite Änderung in dem Trend des Fehlersignals 103 detektiert, eingerichtet die Oszillatorsteuerung 115 den Hybrid-PLL 100 so, dass er die DCL 110 verwendet, um wieder in dem Frequenzverfolgungsbetriebsmodus zu arbeiten.
  • Gemäß einigen Ausführungsformen umfasst die ACL 130 den Rückkopplungsteiler 131, den Phase-Frequenz-Detektor 133 und die Ladungspumpe und Analogfilter 135. Bevor der Hybrid-PLL 100 unter Verwendung der ACL 130 in den Phasenverfolgungsbetriebsmodus eintritt, wird das Verfolgungssignal 109 auf den ersten logischen Pegel (z.B. den niedrigen logischen Pegel) gesetzt, und die Ausgangsspannung 121 (VCOIN) wird auf eine feste Spannung (z. B. VDD/2) gesetzt. Der Hybrid-PLL 100 startet den Betrieb in dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130, wenn die Oszillatorsteuerung 115 das Verfolgungssignal 109 durch Setzen des Verfolgungssignals 109 auf den zweiten logischen Pegel (z. B. den hohen logischen Pegel) aktiviert.
  • Der Rückkopplungsteiler 131 ist ein synchroner Hochgeschwindigkeitsteiler, der durch das Ausgangssignal 151 angetrieben wird. Der Rückkopplungsteiler 131 empfängt das Ausgangssignal 151 und erzeugt ein Rückkopplungssignal 123. Der Phase-Frequenz-Detektor 133 empfängt das Rückkopplungssignal 123 und das Referenz-Eingangssignal 101. Der Phase-Frequenz-Detektor 133 ist so eingerichtet, dass er die Phasendifferenz (und/oder die Frequenzdifferenz) zwischen dem Rückkopplungssignal 123 und dem Referenz-Eingangssignal 101 detektiert. Der Phase-Frequenz-Detektor 133 erzeugt zwei Ausgangssignale mit enger Impulsbreite (z. B. etwa 40 ps) - das UP-Signal 125 und das DN-Signal 127. Die Impulssignale UP-Signal 125 und DN-Signal 127 werden in die Ladungspumpe und Analogfilter 135 eingegeben. Obwohl 1 mit dem Phase-Frequenz-Detektor 133 beschrieben ist, beachte man, dass auch andere Phasendetektoren/Komparatoren verwendet werden können.
  • Die Ladungspumpe und Analogfilter 135 kann eine Ladungspumpe und einen Schleifenfilter umfassen. Die Ladungspumpe der Ladungspumpe und Analogfilter 135 wandelt das UP-Signal 125 und das DN-Signal 127 in einen entsprechenden UP/DN-Strom um. Der Analogfilter der Ladungspumpe und Analogfilter 135 wandelt den UP/DN-Stromausgang der Ladungspumpe in die Ausgangsspannung 121 (VCOIN) um. Die Ausgangsspannung 121 (VCOIN) wird in den Hybridoszillator 153 eingegeben. Wie oben beschrieben, wird während des Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 des Hybrid-PLLs 100 das Verfolgungssignal 109 (das in die Ladungspumpe und Analogfilter 135 eingegeben wird) auf den ersten logischen Pegel (z. B. den niedrigen logischen Pegel) gesetzt und damit die Ausgangsspannung 121 (VCOIN) auf eine feste Spannung (z. B. VDD/2) gesetzt. Wenn der Hybrid-PLL 100 in dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 zu arbeiten beginnt, wird das Verfolgungssignal 109 auf den zweiten logischen Pegel (z. B. den hohen logischen Pegel) gesetzt, und die Ausgangsspannung 121 (VCOIN) wird für die Phasenverfolgung verwendet. Während des Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 wird das digitale Abstimmwort 107 fixiert.
  • Der Hybridoszillator 153 ist so eingerichtet, dass er das digitale Abstimmwort 107 und die Ausgangsspannung 121 (VCOIN) empfängt und das Ausgangssignal 151 erzeugt. Wie oben beschrieben, wird während des Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 das digitale Abstimmwort 107 (z.B. ein 32-Thermometercode) verwendet. Unter Verwendung des von der DCL 110 erzeugten digitalen Abstimmworts 107 stellt der Hybridoszillator 153 die Frequenz fOUT des Ausgangssignals 151 so ein, dass sie in einem Bereich liegt, der ausreichend nahe oder näher als vor dem Abstimmen an der Frequenz fREF des Referenz-Eingangssignals 101 liegt. Andererseits wird während des Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 die Ausgangsspannung 121 (VCOIN) verwendet. In einem Beispiel ist die Ausgangsspannung 121 (VCOIN) eine kontinuierliche Spannung im Abstimmbereich von etwa 0,2 Volt oder 0,3 Volt bis VDD (z. B. der Kernversorgungsspannung). Der Hybridoszillator 153 stimmt die Frequenz fOUT des Ausgangssignals 151 genau ab und stellt die Phase ϕOUT des Ausgangssignals 151 in Übereinstimmung mit der Ausgangsspannung 121 (VCOIN) ein, die von der ACL 130 erzeugt wird, um die Frequenz fREF und die Phase ϕREF des Referenz-Eingangssignals zu verfolgen.
  • 2 zeigt Zeitdiagramme für den Hybrid-PLL 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der Graph 200 zeigt die Frequenz fOUT des Ausgangssignals 151 gegenüber der Zeit. Wie in Graph 200 gezeigt, verwendet der Hybrid-PLL 100 in dem Frequenzverfolgungsbetriebsmodus des Graphen 200 die DCL 110, um die Frequenz fREF des Referenz-Eingangssignals 101 zu verfolgen. Im Phasenverfolgungsbetriebsmodus des Graphen 200 verwendet der Hybrid-PLL 100 die ACL 130, um die Phase ϕREF des Referenz-Eingangssignals 101 zu verfolgen. Der Phasenverfolgungsbetriebsmodus schließt auch eine Feinabstimmung der Frequenz fOUT des Ausgangssignals 151 ein, so dass der Hybrid-PLL 100 die Frequenz fREF und die Phase ϕREF des Referenz-Eingangssignals 101 verfolgt.
  • Der Graph 210 zeigt das digitale Abstimmwort 107 gegenüber der Zeit. Während des Frequenzverfolgungsbetriebsmodus des Graphen 210 wird das digitale Abstimmwort 107 durch die DCL 110 basierend auf der Differenz zwischen der Frequenz fOUT des Ausgangssignals 151 und der Frequenz fREF des Referenz-Eingangssignals 101 eingestellt. Während des Frequenzverfolgungsbetriebsmodus folgt die Frequenz fOUT des Ausgangssignals 151, die in dem Graph 200 gezeigt ist, dem digitalen Abstimmwort 107, das in dem Graph 210 gezeigt ist. Wenn die Umschaltbedingung (Umschalten zwischen dem Frequenzverfolgungsbetriebsmodus und dem Phasenverfolgungsbetriebsmodus) erfüllt ist, wechselt der Hybrid-PLL 100 in den Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130. Während des Phasenverfolgungsbetriebsmodus des Graphen 210 ist das digitale Abstimmwort 107 fixiert.
  • Der Graph 220 zeigt die Ausgangsspannung 121 (VCOIN) gegenüber der Zeit. Während des Frequenzverfolgungsbetriebsmodus sind die Ladungspumpe und Analogfilter 135 deaktiviert. Daher wird die Ausgangsspannung 121 (VCOIN) auf einer festen Spannung gehalten. In einer beispielhaften Ausführungsform kann die feste Spannung die Hälfte von VDD sein (z. B. 0,38 Volt) Die Ausführungsformen dieser Offenbarung sind jedoch nicht auf diesen Wert beschränkt. Wenn der Hybrid-PLL 100 von dem Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 zum Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 umschaltet, werden die ACL 130 und die Ladungspumpe und Analogfilter 135 aktiviert. Dementsprechend wird die Ausgangsspannung 121 (VCOIN) durch die ACL 130 basierend auf der Differenz zwischen der Phase ϕOUT des Ausgangssignals 151 und der Phase ϕREF des Referenz-Eingangssignals 101 eingestellt. Während des Phasenverfolgungsbetriebsmodus verfolgt die Ausgangsspannung der analog gesteuerten Schleife (VCOIN 121) die Frequenz des Referenz-Eingangssignals.
  • Der Graph 230 zeigt das Verfolgungssignal 109 gegenüber der Zeit. In dem Frequenzverfolgungsbetriebsmodus wird das Verfolgungssignal 109 deaktiviert, indem es auf den ersten logischen Pegel gesetzt wird (z. B. den niedrigen logischen Pegel) In dem Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 aktiviert die Oszillatorsteuerung 115 das Verfolgungssignal 109, indem das Verfolgungssignal 109 auf den zweiten logischen Pegel (z. B. den hohen logischen Pegel) gesetzt wird. Der Graph 240 zeigt die Einrastzeit, wenn der Hybrid-PLL 100 auf das Referenz-Eingangssignal eingerastet ist. Das Einrasten erfolgt, wenn die Frequenz und Phase des Ausgangssignals proportional zur Frequenz und/oder Phase des Referenz-Eingangssignals ist.
  • 3A zeigt eine beispielhafte Implementierung eines Hybridoszillators, der mit dem Hybrid-PLL 100 implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung. In einem Beispiel kann der Hybridoszillator 300 von 3A eine Implementierung des Hybridoszillators 153 von 1 sein. Der Hybridoszillator 300 kann unter Verwendung einer digitalen Abstimmbank (DTB) 301, einer analogen Abstimmbank (ATB) 303, eines Stromspiegels 305 und eines stromgesteuerten Oszillators 307 implementiert werden.
  • Die digitale Abstimmbank 301 umfasst eine oder mehrere Stromquellen und einen oder mehrere Schalter. Jede Stromquelle der digitalen Abstimmbank 301 ist mit einem Schalter in Reihe verbunden, der ein digitales Abstimmbit der digitalen Abstimmbank 301 bildet. Die digitalen Abstimmbits sind parallel verbunden. Der Schalter jedes der digitalen Abstimmbits der Bank 301 wird durch das digitale Abstimmwort gesteuert. Das digitale Abstimmwort kann das digitale Abstimmwort 107 von 1 umfassen. Die digitale Abstimmbank 301 kann so eingerichtet werden, dass sie einen breiten Frequenzabstimmbereich bereitstellt. Gemäß einem Beispiel kann der Frequenzabstimmbereich der digitalen Abstimmbank 301 in 32 Schritte unter Verwendung von 32 5-Bit-Binärcodes unterteilt werden. Beispielsweise kann ein Frequenzbereich von 2,4 GHz in jeweils 32 Stufen mit einer Schrittweite von 75 MHz unterteilt werden. Man beachte, dass auch andere Frequenzbereiche und/oder eine andere Anzahl von Schritten verwendet werden können. Gemäß einem Beispiel kann das digitale Abstimmwort 107 ein Thermometercode sein, der die digitale Abstimmbank 301 steuert. Ein Thermometercode kann eine natürliche Zahl N durch N Einsen gefolgt von einer Null repräsentieren (wenn die natürliche Zahl als nicht-negative ganze Zahl verstanden wird) oder durch N-1 Einsen gefolgt von einer Null repräsentieren (wenn die natürliche Zahl als ganze Zahl größer Null verstanden wird). In diesem Beispiel kann die Anzahl der Stromquellen der digitalen Bank 310 gleich der Anzahl der Schritte im Frequenzbereich sein.
  • Die analoge Abstimmbank 303 kann durch einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) implementiert werden, wie beispielsweise einen n-Kanal-MOSFET, ist aber nicht darauf beschränkt. In einem Beispiel weist der Transistor der analogen Abstimmbank 303 einen Gateanschluss auf, der die analoge Signal-Ausgangsspannung 121 (VCOIN) von 1 empfängt. In diesem Beispiel kann der Sourceanschluss des Transistors der analogen Abstimmbank 303 mit einer niedrigen Spannung (wie z. B. Masse) und auch mit der digitalen Abstimmbank 301 verbunden sein. Der Drainanschluss des Transistors der analogen Abstimmbank 303 kann mit dem Stromspiegel 305 und auch mit der digitalen Abstimmbank 301 verbunden sein. Die analoge Abstimmbank 303 ist so eingerichtet, dass sie während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs 100 unter Verwendung der ACL 130 arbeitet, und ist so eingerichtet, dass sie die Ausgangsspannung 121 (VCOIN) in einen Ausgangsstrom umwandelt. Die analoge Abstimmbank 303 stellt einen stetigen und genauen Abstimmmechanismus für den Hybrid-PLL 100 bereit. In einem Beispiel (wie detaillierter mit Bezug auf 3B beschrieben ist), stellt die analoge Abstimmbank 303 einen 750 MHz-Abstimmbereich für eine 0,25 Volt-Abstimmspannung bereit. Die ACL 130 und die analoge Abstimmbank 303 führen den Phasenverfolgungsbetriebsmodus des Hybrid-PLLs 100 durch und daher wird ein sehr kleines oder kein Quantisierungsrauschen in den stationären Betrieb des Hybrid-PLLs 100 eingeführt, wie es üblicherweise bei ADPLLs geschieht. Man beachte, dass die gezeigte analoge Abstimmbank 303 als ein Beispiel gezeigt ist, und es können auch andere analoge Abstimmbankschaltungen verwendet werden.
  • Der Hybridoszillator 300 umfasst ferner einen Stromspiegel 305. Auf der einen Seite ist der Stromspiegel 305 mit der digitalen Abstimmbank 301 und der analogen Abstimmbank 303 verbunden. Auf der anderen Seite ist der Stromspiegel 305 mit dem stromgesteuerten Oszillator (CCO) 307 verbunden. Der Stromspiegel 305 ist so eingerichtet, dass er die Ströme der digitalen Abstimmbank 301 und der analogen Abstimmbank 305 kombiniert und den CCO 307 antreibt. In einem nicht einschränkenden Beispiel kann der Stromspiegel 305 zwei p-Kanal-MOFSETs 309 und 311 umfassen. In diesem Beispiel sind die Sourceanschlüsse der Transistoren 309 und 311 mit VDD verbunden. Der Drain- und der Gateanschluss des Transistors 309 sind miteinander und auch mit der digitalen Abstimmbank 301 und der analogen Abstimmbank 303 verbunden (z. B. dem Drain des Transistors der analogen Abstimmbank 303). Die Gateanschlüsse der Transistoren 309 und 311 sind miteinander verbunden und der Drainanschluss des Transistors 311 ist mit dem CCO 307 verbunden. Man beachte, dass die Implementierung des Stromspiegels 305 in 3A eine beispielhafte Implementierung ist und andere Implementierungen (z. B. ein aktiver Stromspiegel, ein aktiver Stromspiegel mit hohem Versorgungsspannungsdurchgriff (PSRR), ein verstärkter Stromspiegel, ein Wilson-Stromspiegel usw.) können ebenfalls verwendet werden.
  • Der Hybridoszillator 300 umfasst auch den stromgesteuerten Oszillator (CCO) 307. Der CCO 307 kann einen Ringoszillator umfassen und kann mit einseitigen oder differentiellen Mehrstufen implementiert werden. Obwohl der CCO 307 als ein einseitiger Ringoszillator mit fünf Stufen gezeigt ist, sind die Ausführungsformen dieser Offenbarung nicht auf dieses Beispiel beschränkt und es können auch andere CCOs verwendet werden. Der CCO 307 ist mit dem Stromspiegel 305 verbunden. Der Stromspiegel 305 ist so eingerichtet, dass er den CCO steuert, um das Ausgangssignal 151 zu erzeugen, indem die dem CCO 307 zugeführte Stromstärke gesteuert wird. Im Allgemeinen nimmt die Frequenz des CCO 307 mit zunehmender Stromzufuhr von dem Stromspiegel 305 zu. Wenn der Hybrid-PLL 100 im Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 arbeitet, steuert das digitale Abstimmwort 107 die digitale Abstimmbank 301, die wiederum den CCO 307 über den Stromspiegel 305 steuert. Wenn der Hybrid-PLL 100 im Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 arbeitet, steuert die Ausgangsspannung 121 (VCOIN) die analoge Abstimmbank 303, die wiederum den CCO 307 über den Stromspiegel 305 steuert.
  • 3B zeigt eine Frequenzanordnung 340 gemäß einer Ausführungsform der vorliegenden Offenbarungen. Die Frequenzanordnung 340 von 3B zeigt einen Frequenzbereich 342, der von der digitalen Abstimmbank 301 von 3A abgedeckt wird, und einen Frequenzbereich 344, der von der analogen Abstimmbank 303 von 3A abgedeckt wird. Man beachte, dass die Frequenzanordnung 340 eine beispielhafte Anordnung ist und jede andere Frequenzanordnung verwendet werden kann.
  • Bei der beispielhaften Anordnung von 3B kann die digitale Abstimmbank 301 einen Frequenzbereich von 2,4 GHz aufweisen. In diesem Beispiel wird die Schrittweite der digitalen Abstimmbank durch den Frequenzbereich der analogen Abstimmbank geteilt durch eine Konstante (z. B. 10 in diesem Beispiel) bestimmt. Die Konstante 10 in diesem Beispiel ist ein Abdeckverhältnis der analogen Abstimmbank zur Schrittweite der digitalen Abstimmbank. Mit anderen Worten deckt der Frequenzbereich der analogen Abstimmbank das 10-fache einer Schrittweite der digitalen Abstimmbank ab. In dem Beispiel von 3B wird der Frequenzbereich der digitalen Abstimmbank von 2,4 GHz in 32 Stufen unterteilt (z. B. den Thermometercode-Eingang zum Hybrid-Oszillator 115). Daher ist jeder Schritt im Frequenzbereich der digitalen Abstimmbank ein 75-MHz-Schritt. Jeder Schritt im Frequenzbereich der digitalen Abstimmbank entspricht einem Bruchteil des Frequenzbereichs der analogen Abstimmbank. Unter Berücksichtigung der oben beschriebenen Konstante 10 wäre der Frequenzbereich der analogen Abstimmbank 750 MHz. Bei einem Spannungsbereich von 0,25 Volt (von 0,2 Volt bis 0,45 Volt) für die analoge Abstimmbank wäre die VCO-Verstärkung der analogen Abstimmbank 3 GHz/V.
  • Die Frequenzanordnung von 3B kann in drei Gleichungen zusammengefasst werden. Die erste Gleichung besagt, dass der Frequenzbereich der analogen Abstimmbank gleich der Verstärkung des VCO ist, multipliziert mit dem Spannungsbereich. Die zweite Gleichung besagt, dass die Schrittweite der digitalen Abstimmbank gleich dem Frequenzbereich der analogen Abstimmbank ist, geteilt durch eine Konstante (z. B. ein Abdeckverhältnis - beispielsweise 10 im obigen Beispiel). Die dritte Gleichung besagt, dass die Anzahl der Schritte der digitalen Abstimmbank gleich dem Frequenzbereich der digitalen Abstimmbank ist, geteilt durch eine Schrittweite der digitalen Abstimmbank. In einem Beispiel sind die Verstärkung des VCO, der Spannungsbereich und der Frequenzbereich der digitalen Abstimmbank bekannte Werte, beispielsweise aus Entwurfsvorgaben. Dementsprechend können der Frequenzbereich der analogen Abstimmbank, die Schrittweite der digitalen Abstimmbank und die Anzahl der Schritte der digitalen Abstimmbank unter Verwendung der oben beschriebenen Gleichungen berechnet werden.
  • 4A zeigt eine weitere beispielhafte Implementierung eines Hybridoszillators, der mit dem Hybrid-PLL 100 implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung. In einem Beispiel kann der Hybridoszillator 400 von 4A eine Implementierung des Hybridoszillators 153 von 1 sein. Der Hybridoszillator 400 kann unter Verwendung einer digitalen Abstimmbank (DTB) 401, einer analogen Abstimmbank (ATB) 403, eines aktiven Stromspiegels 405 und eines stromgesteuerten Oszillators (CCO) 407 implementiert werden. Die digitale Abstimmbank 401, die analoge Abstimmbank 403 und der stromgesteuerte Oszillator 407 des Hybridoszillators 400 sind ähnlich der digitalen Abstimmbank 301, der analogen Abstimmbank 303 und dem stromgesteuerten Oszillator 307 des Hybridoszillators 300 von 3A und werden daher nicht erneut beschrieben.
  • Der Hybridoszillator 400 von 4A wird ferner unter Verwendung des aktiven Stromspiegels 405 implementiert. Der Stromspiegel 305 des Hybridoszillators 300 von 3A wird durch den aktiven Stromspiegel 405 ersetzt. In einer Ausführungsform kann der aktive Stromspiegel 405 zwei p-Kanal-MOFSETs, einen Verstärker und eine Widerstand-Kondensator-Schaltung (RC-Schaltung) umfassen. Gemäß einem Beispiel kann der Hybridoszillator 400 den Versorgungsspannungsdurchgriff (PSRR) des Hybrid-PLLs verbessern.
  • 4B zeigt eine beispielhafte Implementierung eines stromgesteuerten Oszillators (CCO), der mit dem Hybrid-PLL 100 implementiert werden kann, gemäß einer Ausführungsform der vorliegenden Offenbarung. In einem Beispiel können der CCO 307 des Hybridoszillators 300 von 3A und/oder der CCO 407 des Hybridoszillators 400 von 4A unter Verwendung des Beispiels von 4B implementiert werden. 4B zeigt einen Mehrkern-CCO 430, der einen Niedrigleistungs-Oszillatorkern 431 und einen Hochleistungs-Oszillatorkern 433 kombiniert. Ein Unterschied zwischen dem Niedrigleistungs-Oszillatorkern 431 und dem Hochleistungs-Oszillatorkern 433 ist die Kanallänge jeder Vorrichtung in der Ringzelle. Die Ringzelle kann durch einen Tri-State-Wechselrichter eingerichtet werden, um sicherzustellen, dass der Oszillatorkern vollständig abgeschaltet werden kann, wenn der Oszillatorkern deaktiviert ist. In einem Beispiel kann die Kanallänge für jeden Inverter in dem Niedrigleistungs-Oszillatorkern 431 18 nm betragen. In diesem Beispiel kann die Kanallänge für jeden Invertier in dem Hochleistungs-Oszillatorkern 433 80 nm betragen. Ein anderes Beispiel eines Mehrkern-CCO wird in der US-Patentanmeldung mit der Veröffentlichungsnummer 2016-0072514, eingereicht am 26. September 2014, mit dem Titel „Digitally Controlled Oscillator“ beschrieben, der durch Bezugnahme in seiner Gesamtheit aufgenommen wird. Man beachte, dass der Mehrkern-CCO 430 von 4B eine beispielhafte Implementierung eines CCO ist und andere Implementierungen auch verwendet werden können.
  • 5 ist ein Blockdiagramm eines beispielhaften Hybrid-PLLs 500 gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung. 5 zeigt eine detailliertere Implementierung des Hybrid-PLLs, wie beispielsweise des Hybrid-PLLs 100. Der Hybrid-PLL 500 kann unter Verwendung eines Frequenzdetektors 511, eines digitalen Schleifenfilters 513, einer Oszillatorsteuerung 515, eines Rückkopplungsteilers 531, eines Phase-Frequenz-Detektors 533, einer Ladungspumpe und Analogfilters 535 und eines Hybridoszillators 553 implementiert werden.
  • Wie in 5 gezeigt, umfasst der Frequenzdetektor 511 einen Referenzakkumulator 540, einen variablen Akkumulator 541, ein Addierelement 542, einen Qualitätsmonitor 545 und einen Teiler 546. Der Teiler 546 empfängt ein Referenz-Eingangssignal 501 und einen Frequenzsteuercode 547, der das Verhältnis der gewünschten Frequenz eines Ausgangssignals 551 zu der Frequenz des Referenz-Eingangssignals 501 ist. Der Referenzakkumulator 540 empfängt den Ausgang des Teilers 546 und erzeugt ein Referenzsignal Rr, das eine Akkumulation des Frequenzsteuercodes 547 an einer aktiven Flanke des Referenz-Eingangssignals 501 ist.
  • Der variable Akkumulator 541 empfängt den Ausgang des Teilers 547 und das Ausgangssignal 551. Der variable Akkumulator 541 erhöht eine Zählung auf jeder aktiven Flanke des Ausgangssignals 551 und erzeugt ein variables Signal Rv. Das Addierelement 542 ermittelt die Differenz zwischen dem Referenzsignal Rr und dem variablen Signal Rv, um ein Fehlersignal 503 zu ermitteln. Zusammenfassend ist der Frequenzdetektor 511 so eingerichtet, dass er die Differenz zwischen dem Referenz-Eingangssignal 501 und dem Ausgangssignal 551 in einen digitalen Code umwandelt (das Fehlersignal 503).
  • Das Fehlersignal 503 wird dem digitalen Schleifenfilter 513 zugeführt. Der digitale Schleifenfilter 513 steuert ein normiertes Abstimmwort NTW 505 in Abhängigkeit von dem Fehlersignal 503. Der digitale Schleifenfilter 513 umfasst einen Tiefpassfilter zum Dämpfen von unerwünschten Störsignalen und Phasenrauschen bei höheren Frequenzen. Beispielsweise skaliert der digitale Schleifenfilter 513 das Fehlersignal 503 um 2α, um das normierte Abstimmwort NTW 505 zu erzeugen. In einem Beispiel kann das normierte Abstimmwort NTW 505 ein Binärsignal mit signiertem Zweierkomplement sein.
  • Die Oszillatorsteuerung 515 ist unter Verwendung eines Detektors 561, eines Decoder 562, eines Verfolgungs-Trenddetektors 563, eines Verfolgungs-Signalgenerators 564, eines Nullphasen-Neustart-(ZPR)-Generators 565 und eines System-Rücksetzgenerators 566 implementiert. Der Detektor 561 ist so eingerichtet, dass er das normierte Abstimmwort 505 empfängt und das normierte Abstimmwort 505 in einen Oszillatorabstimmcode OTW 567 umwandelt. Beispielsweise normiert der Detektor 561 das normierte Abstimmwort NTW 505 in den Oszillatorabstimmcode OTW 567 durch Multiplizieren des normierten Abstimmwortes NTW 505 mit einem Normierungswert. Der Decoder 562 ist so eingerichtet, dass er den OTW 567 empfängt und den OTW 567 in ein digitales Abstimmwort 507 umwandelt (wie beispielsweise einen Thermometercode, der von dem Hybridoszillator 553 erkannt wird).
  • Zusätzlich zur Erzeugung des digitalen Abstimmwortes 507 kann der OTW 567 zur Detektieren von Verfolgungs-Trends verwendet werden. In einem Beispiel ist der Verfolgungs-Trenddetektor 563 so eingerichtet, dass er den OTW 567 empfängt, und ist eingerichtet, um zu ermitteln, wann ein Umschalten zwischen dem Frequenzverfolgungsbetriebsmodus und dem Phasenverfolgungsbetriebsmodus durchgeführt werden soll. Wie oben und auch weiter unten ausführlicher beschrieben wird, kann die Verfolgungsmodus-Detektion einen Ansatz der Verfolgung von der Mitte, einen Trenddetektionsansatz usw. umfassen. Wenn der Verfolgungs-Trenddetektor 563 ermittelt, dass der Hybrid-PLL 500 in dem Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 arbeiten soll, löst der Verfolgungs-Trenddetektor 563 ein Signal 568 an den Verfolgungs-Signalgenerator 564 aus, um ein Verfolgungssignal 509 auf einen ersten logischen Pegel (z. B. einen niedrigen logischen Pegel) zu setzen. Das Verfolgungssignal 509 ist vorgesehen, um über einen Inverter eine Pumpe und Analogfilter 535 und insbesondere einen Spannungsteiler 571 zu laden. Wenn das Verfolgungssignal 509 auf dem ersten logischen Pegel (z. B. dem niedrigen logischen Pegel) liegt, wird der Spannungsteiler 571 aktiviert, und die Ausgangsspannung einer Ladungspumpe 573 und eines analogen Schleifenfilters 572 wird durch den Spannungsteiler 571 auf eine feste Spannung gesetzt.
  • Wenn der Verfolgungs-Trenddetektor 563 ermittelt, dass der Hybrid-PLL 500 im Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 arbeiten soll, löst der Verfolgungs-Trenddetektor 563 ein Signal 568 zum Verfolgungs-Signalgenerator 564 aus, um das Verfolgungssignal 509 auf einen zweiten logischen Pegel zu setzen (z. B. einen hohen logischen Pegel). Wenn das Verfolgungssignal 509 auf dem zweiten logischen Pegel liegt (z. B. dem hohen logischen Pegel), wird der Spannungsteiler 571 ausgeschaltet, um die VCOIN 521 freizugeben. Zusätzlich wird das Verfolgungssignal 509 in den Detektor 561 eingegeben. Wenn das Verfolgungssignal 509 auf dem zweiten logischen Pegel liegt (z. B. dem hohen logischen Pegel), fixiert der Detektor 561 den OTW 567. Daher arbeitet der Hybrid-PLL 500 unter Verwendung der ACL 130 in dem Phasenverfolgungsbetriebsmodus. Während des Phasenverfolgungsbetriebsmodus arbeitet der Hybrid-PLL 500 als ein analoger PLL, wobei zum Teil der Phase-Frequenz-Detektor 533 und der Teiler 531 verwendet werden. In einem Beispiel kann der Teiler 531 einen Rückkopplungsteiler 581 und einen Ausgangsteiler 582 umfassen.
  • Während des Frequenzverfolgungsbetriebsmodus, bei dem der Betrieb des Hybrid-PLLs 500 unter Verwendung der DCL 110 und des Hybridoszillators 553 durchgeführt wird, wandelt der Frequenzdetektor 511 die Differenz zwischen dem Referenz-Eingangssignal 501 und dem Ausgangssignal 551 in das Fehlersignal 503 um. Der digitale Schleifenfilter 513 steuert das normierte Abstimmwort NTW 505 in Abhängigkeit von dem Fehlersignal 503. Da das Verfolgungssignal 509 auf dem ersten logischen Pegel (z. B. dem niedrigen logischen Pegel) liegt, wird der Detektor 561 aktiviert, um das normierte Abstimmwort NTW 505 in den Oszillatorabstimmcode OTW 567 umzuwandeln. Ferner ist der Decoder 562 so eingerichtet, dass er den OTW 567 empfängt und den OTW 567 in das digitale Abstimmwort 507 umwandelt. Das digitale Abstimmwort 507 wird verwendet, um den Hybridoszillator 553 so zu steuern, dass er die Frequenz des Referenz-Eingangssignals 501 verfolgt.
  • Gemäß einigen Ausführungsformen ist der ZPR-Generator 565 der Oszillatorsteuerung 515 eingerichtet, um einen Impuls an den Referenzakkumulator 540 zu senden, um das Ausgangssignal des Referenzakkumulators 540 mit dem Ausgang des variablen Akkumulators abzugleichen, wenn der Hybrid-PLL 500 von dem Frequenzverfolgungsbetriebsmodus in den Phasenverfolgungsbetriebsmodus übergeht. In einem Beispiel beträgt die Impulsbreite des vom ZPR-Generator 565 gesendeten Impulses etwa eine Periode des Referenz-Eingangssignals 501. Gemäß einigen Ausführungsformen ist der System-Rücksetzgenerator 566 eingerichtet, um zu ermitteln, ob der Hybrid-PLL 500 die Frequenzverfolgung erneut durchführen muss. Der System-Rücksetzgenerator 566 ist so eingerichtet, dass er ein LD-Signal z. B. aus dem Phase-Frequenz-Detektor 533 untersucht. Wenn das LD-Signal von einem hohen logischen Pegel auf einen niedrigen logischen Pegel übergeht, bedeutet dies, dass der Hybrid-PLL 500 die Frequenzverfolgung erneut durchführen muss. Daher ist der System-Rücksetzgenerator 566 so eingerichtet, dass er ein Signal (in einem Beispiel ein rstn_acc/rstn_sys-Signal mit einer Impulsbreite von etwa einer Periode des Referenz-Eingangssignals 501) an jeden Block in dem Hybrid-PLL sendet. Der Eingangsstift von „en_auto_rst“ am System-Rücksetzgenerator 566 kann diese Funktion deaktivieren oder aktivieren.
  • Die Oszillatorsteuerung 515 und insbesondere der Verfolgungs-Trenddetektor 563 und der Verfolgungs-Signalgenerator 564 sind so eingerichtet, dass sie Trends verfolgen, eine Änderung in einem Trend ermitteln und den logischen Pegel des Verfolgungssignals 509 ändern. Wenn das Verfolgungssignal 509 auf den zweiten logischen Pegel (z. B. den hohen logischen Pegel) geändert wird, wird der Detektor 561 deaktiviert und der Hybrid-PLL 500 verwendet die ACL 130, um die Phase des Referenz-Eingangssignals zu verfolgen. Im Phasenverfolgungsbetriebsmodus deaktiviert das Verfolgungssignal 509 den Spannungsteiler 571, um die VCOIN 521 freizugeben. Während des Phasenverfolgungsbetriebsmodus können die ACL 130 und der Hybridoszillator 553 als analoger PLL arbeiten. Das Ausgangssignal 551 (der Ausgang des Hybridoszillators 553) wird dem Teiler 581 des Rückkopplungsteilers 531 zugeführt. Der Ausgang des Rückkopplungsteilers 531, der gleich dem Ausgangssignal 551 geteilt durch einen bestimmten Wert ist, wird dem Phase-Frequenz-Detektor 533 zugeführt. Der Phase-Frequenz-Detektor 533 ist eingerichtet, um die Phasendifferenz (und/oder Frequenzdifferenz) zwischen dem Rückkopplungssignal (dem Ausgang des Rückkopplungsteilers 581) und dem Referenz-Eingangssignal 501 zu detektieren. Der Phase-Frequenz-Detektor 533 erzeugt zwei Ausgangssignale - ein UP-Signal und ein DN-Signal. Die Impulssignale UP-Signal und DN-Signal werden in die Ladungspumpe 573 eingegeben. Die Ladungspumpe 573 wandelt die Impulssignale UP-Signal und DN-Signal in einen UP/DN-Strom um. Der Analogfilter 572 wandelt den UP/DN-Stromausgang der Ladungspumpe 573 in die Ausgangsspannung 521 (VCOIN) um. Die Ausgangsspannung 521 (VCOIN) wird in den Hybridoszillator 553 eingegeben.
  • Herkömmlicherweise können Analogfilter den größten Teil der Fläche eines PLLs einnehmen und die Fläche des Analogfilters kann durch die Verstärkung des Oszillators und die Bandbreite des PLLs bestimmt werden. Die Verwendung eines analogen Zwei-Frequenz-PLLs kann die Größe des PLLs im Vergleich zu einem analogen Ein-Frequenz-PLL verringern (in einem Beispiel beträgt diese Flächenänderung etwa 47%). Die Hybrid-PLLs der Ausführungsformen dieser Offenbarung können die Fläche der PLLs im Vergleich zu einem analogen Zwei-Frequenz-PLL verringern. In einem Beispiel beträgt die Flächenänderung etwa 40% im Vergleich zu analogen Zwei-Frequenz-PLLs und etwa 70% im Vergleich zu analogen Ein-Frequenz-PLLs. Diese Flächenverringerung der Hybrid-PLLs der Ausführungsformen dieser Offenbarung ist zumindest teilweise auf eine Verringerung der Verstärkung des Oszillators zurückzuführen (wegen der Verringerung des Frequenzbereichs der analog gesteuerten Schleife). Mit anderen Worten teilen die Hybrid-PLLs der Ausführungsformen dieser Offenbarung einen breiten Frequenzbereich (z. B. 2,4 GHz) in beispielsweise 32 kleinere Frequenzbereiche. Da der von der analog gesteuerten Schleife verwendete Frequenzbereich kleiner ist, wird auch die Verstärkung des Oszillators verringert, was zu einer Verringerung der Hybrid-PLL-Fläche führt.
  • 6 zeigt Diagramme, die eine Trenddetektion zeigen, gemäß einigen Ausführungsformen der Offenbarung. In einem Beispiel kann das Verriegelungsverfahren des Hybrid-PLLs 100 und/oder 500 unter Verwendung des Diagramms 600 und eines Trendverfahrens beschrieben werden. In einem weiteren Beispiel kann das Verriegelungsverfahren des Hybrid-PLLs 100 und/oder 500 unter Verwendung der Diagramme 610 und 620 beschrieben werden.
  • Bei dem Verriegelungsverfahren auf der Grundlage des Diagramms 600 startet der Hybrid-PLL 100 und/oder 500 das Verriegelungsverfahren von der niedrigsten Frequenz (f_bottom) des Frequenzbereichs des Hybrid-PLLs 100 und/oder 500, wobei das digitale Abstimmwort Null ist. Der Hybrid-PLL 100 und/oder 500 erhöht die Frequenz in Schritten, bis der Hybrid-PLL 100 und/oder 500 die Kriterien zum Umschalten vom Frequenzverfolgungsbetriebsmodus zum Phasenverfolgungsbetriebsmodus erreicht. Diese Kriterien können auf der Grundlage des oben beschriebenen Trendverfahrens bestimmt werden. Dieses Verriegelungsverfahren 600 kann das oben beschriebene Trenddetektionsverfahren verwenden sowie das der US-Patentanmeldung Nr. 15/135 212 , eingereicht am 5. April 2016, mit dem Titel „Automatic Detection of Change in PLL Locking Trend,“ die durch Bezugnahme in ihrer Gesamtheit aufgenommen wird und auch unten in Bezug auf Diagramm 620 zusammengefasst ist.
  • Gemäß einem weiteren Beispiel startet bei dem Verriegelungsverfahren auf der Grundlage des Diagramms 610 der Hybrid-PLL 100 und/oder 500 das Verriegelungsverfahren aus der mittleren Frequenz des Frequenzbereichs des PLLs (z. B. einem mittleren digitalen Abstimmwort) Als Vergleich zeigt das Diagramm 600, dass die Verfolgungszeit 11 Referenzzyklen für eine Referenzfrequenz von 3 GHz und 4 Zyklen für eine Referenzfrequenz von 1,5 GHz beträgt. Das Diagramm 610 zeigt andererseits, dass die Verfolgungszeit 4 Referenzzyklen für eine Referenzfrequenz von 3 GHz und 3 Zyklen für eine Referenzfrequenz von 1,5 GHz beträgt.
  • zeigt ein beispielhaftes Trenddetektionsverfahren in Verbindung mit dem Diagramm 610 (z. B. dem Verfolgen von der Mitte) In diesem Beispiel überwacht die Oszillatorsteuerung 115 von 1 das Fehlersignal 103 durch Analysieren des Signals 105 (das aus dem Fehlersignal 103 abgeleitet ist), um einen Trend zu ermitteln, beispielsweise einen positiven Trend, einen konstanten Trend und/oder einen negativen Trend im Fehlersignal 103. Wenn die Frequenz fOUT und die Frequenz fREF konvergieren, nimmt das Fehlersignal 103 ab, und wenn die Frequenz fOUT und die Frequenz fREF divergieren, nimmt das Fehlersignal 103 zu. Wie in Diagramm 620 gezeigt, kann das Fehlersignal 103 einen positiven Trend aufweisen, beispielsweise wenn die Frequenz fOUT mit der Frequenz fREF konvergiert. Das Fehlersignal 103 kann einen negativen Trend aufweisen, beispielsweise wenn die Frequenz fOUT von der Frequenz fREF abweicht. Das Fehlersignal 103 kann einen konstanten Trend aufweisen, beispielsweise wenn die Frequenz fOUT etwa proportional zur Frequenz fREF ist. Gemäß einer Ausführungsform der vorliegenden Offenbarung kann die Oszillatorsteuerung 115, wenn der Hybrid-PLL 100 und/oder 500 eine Trendänderung detektiert (z. B. vom positiven Trend zum konstanten Trend), die Änderung des Verfolgungsmodus von dem Frequenzverfolgungsbetriebsmodus unter Verwendung der DCL 110 zum Phasenverfolgungsbetriebsmodus unter Verwendung der ACL 130 auslösen.
  • 7 zeigt simulierte Wellenformen gemäß einer Ausführungsform der Offenbarung. Der Graph 701 zeigt die Ausgangsspannung 121 (VCOIN), die in den Hybridoszillator 153 von 1 eingegeben wird. Wenn der Hybrid-PLL 100 und/oder 500 im Frequenzverfolgungsbetriebsmodus unter Verwendung der digital gesteuerten Schleife arbeitet (als Bereich 705 in 7 gezeigt), ist die Ausgangsspannung 121 (VCOIN) konstant. Wenn der Hybrid-PLL 100 und/oder 500 im Phasenverfolgungsbetriebsmodus unter Verwendung der analog gesteuerten Schleife arbeitet (gezeigt als Bereich 707 in 7), steuert die Ausgangsspannung 121 (VCOIN) den Hybridoszillator 153. In diesem Beispiel rastet, wie in Grafik 701 gezeigt, der Hybrid-PLL 100 und/oder 500 auf das Referenz-Eingangssignal nach etwa 60 Referenzzyklen (z. B. 2 µs) ein.
  • Der Graph 703 zeigt die Frequenz des Ausgangssignals 151 von 1. Der Hybrid PLL 100 und/oder 500 arbeitet im Frequenzverfolgungsbetriebsmodus unter Verwendung der digital gesteuerten Schleife im Bereich 705, was ca. 0,2 µs dauert. Der Hybrid PLL 100 und/oder 500 arbeitet im Phasenverfolgungsbetriebsmodus unter Verwendung der analog gesteuerten Schleife im Bereich 707, was ca. 1 µs dauert. Die verriegelte Frequenz in diesem Beispiel ist 2.9923 GHz.
  • Der Graph 710 zeigt einen Vergleich der Verriegelungszeit zwischen einem ADPLL, einem analogen PLL und dem Hybrid-PLL 100 und/oder 500 dieser Offenbarung. Wie in Balken 711 gezeigt, benötigt der analoge PLL etwa 900 Referenzzyklen, um die Frequenz und/oder Phase des Referenz-Eingangssignals zu verriegeln. Der Balken 712 zeigt, dass ein ADPLL etwa 290 Referenzzyklen zum Verriegeln benötigt. Für den Hybrid-PLL 100 und/oder 500 der Ausführungsformen dieser Offenbarung zeigt der Balken 715, dass etwa 60 Referenzzyklen für die Verriegelung ausreichen.
  • 8 ist ein Flussdiagramm, das einen beispielhaften Arbeitsablauf der Oszillatorsteuerung 115 gemäß einer Ausführungsform dieser Offenbarung zeigt. Das Verfahren 800 von 8 kann durch Verarbeitungslogik ausgeführt werden, die Hardware (z. B. Schaltungen, dedizierte Logik, programmierbare Logik, Mikrocode usw.), Software (z. B. Befehle, die auf einer Verarbeitungsvorrichtung ausgeführt werden) oder eine Kombination davon umfassen kann. Man beachte, dass nicht alle Schritte erforderlich sind, um die hierin bereitgestellte Offenbarung durchzuführen. Ferner können einige der Schritte gleichzeitig oder in einer anderen Reihenfolge als in 8 gezeigt durchgeführt werden, wie es von einem Durchschnittsfachmann verstanden wird.
  • Das Verfahren 800 wird unter Bezugnahme auf 1 beschrieben. Das Verfahren 800 ist jedoch nicht auf diese beispielhafte Ausführungsform beschränkt. Auch ist der Betrieb der Oszillatorsteuerung 115 nicht auf diesen Arbeitsablauf beschränkt, und andere Abläufe liegen in Umfang und Geist der vorliegenden Offenbarung.
  • Bei diesem beispielhaften Verfahren startet der Hybrid-PLL 100 und/oder 500 das Verriegelungsverfahren aus der mittleren Frequenz des Frequenzbereichs der PLL. Bei 801 bestimmt die Oszillatorsteuerung 115 die mittlere Frequenz im Frequenzbereich für das Verriegelungsverfahren. Bei 803 überwacht die Oszillatorsteuerung 115 (und genauer beispielsweise der Verfolgungs-Trenddetektor 563) das Fehlersignal 103 durch Analysieren des Signals 105. Wie oben beschrieben, wird das Signal 105 aus dem Fehlersignal 103 abgeleitet, das durch den digitalen Schleifenfilter 113 geht. Das Überwachen des Fehlersignals 103 kann das Sammeln eines oder mehrerer Abtastwerte des Signals 105 umfassen.
  • Bei 805 bestimmt die Oszillatorsteuerung 115 (und genauer gesagt beispielsweise der Verfolgungs-Trenddetektor 563) den Trend des Fehlersignals 103 auf der Grundlage des einen oder mehreren gesammelten Abtastwerte von dem Signal 105, um den Trend des Fehlersignals 103 zu ermitteln. Bei 807 überwacht die Oszillatorsteuerung 115 weiterhin das Fehlersignal 103. Beispielsweise sammelt die Oszillatorsteuerung 115 einen oder mehrere zusätzliche Abtastwerte des Signals 105 und bestimmt den Trend des Fehlersignals 103 für die zusätzlichen Abtastwerte. Die Oszillatorsteuerung 115 (und genauer gesagt beispielsweise der Verfolgungs-Trenddetektor 563) vergleicht den neuen Trend mit dem Anfangstrend, um zu ermitteln, ob sich der Trend des Fehlersignals 103 geändert hat. Das Verfahren 800 verbleibt bei 805, bis die Oszillatorsteuerung 115 (und genauer gesagt beispielsweise der Verfolgungs-Trenddetektor 563) eine Änderung des Trends des Fehlersignals 103 detektiert. Wenn die Änderung detektiert ist, fährt das Verfahren mit 807 fort.
  • Bei 809 kann die Oszillatorsteuerung 115 zwischen der digital gesteuerten Schleife 110 und der analog gesteuerten Schleife 130 auf der Grundlage der detektierten Änderung des Trends des Fehlersignals 103 umschalten. Beispielsweise eingerichtet die Oszillatorsteuerung 115 den Hybrid-PLL 100, um die Verwendung der DCL 110 zu stoppen (deaktiviert die DCL 110 oder zumindest einen Teil der DCL 110), und eingerichtet den Hybrid-PLL 100, um die ACL 130 zu verwenden (aktiviert die ACL 130). Der Hybridoszillator 153 verwendet die ACL 130 für den Phasenverfolgungsbetriebsmodus des Betriebs des Hybrid-PLLs 100.
  • Ähnlich kann die Oszillatorsteuerung 115 den Hybrid-PLL 100 konfigurieren, um die Verwendung der ACL 130 zu stoppen (deaktiviert die ACL 130), und eingerichtet den Hybrid-PLL 100, um die DCL 110 zu verwenden (aktiviert die DCL 110 oder zumindest einen Teil der DCL 110). Der Hybridoszillator 153 verwendet die DCL 110 für den Frequenzverfolgungsbetriebsmodus des Betriebs des Hybrid-PLLs 100. Beispielsweise wird der Hybridoszillator 153 unter Verwendung des digitalen Abstimmwortes 107 und/oder 507 gesteuert, das durch die DCL 110 erzeugt wird. Der Arbeitsablauf kann zu 809 zurückkehren, um weiterhin das Fehlersignal 103 bezüglich weiterer Änderungen des Trends des Fehlersignals 103 zu überwachen.
  • Die vorstehende detaillierte Beschreibung offenbart einen Hybrid-PLL mit einer digital gesteuerten Schleife, die ein Referenz-Eingangssignal und ein Ausgangssignal des Hybrid-PLLs empfängt und ein digitales Abstimmwort erzeugt. Der Hybrid-PLL umfasst ferner eine analog gesteuerte Schleife, die das Referenz-Eingangssignal und das Ausgangssignal des Hybrid-PLLs empfängt und eine Ausgangsspannung erzeugt. Der Hybrid-PLL umfasst auch einen Hybridoszillator, der mit der digital gesteuerten Schleife und der analog gesteuerten Schleife verbunden ist. Die digital gesteuerte Schleife umfasst eine Oszillatorsteuerung. Die Oszillatorsteuerung steuert den Hybridoszillator unter Verwendung des digitalen Abstimmworts und deaktiviert die analog gesteuerte Schleife während eines Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs. Die Oszillatorsteuerung ermöglicht es der analog gesteuerten Schleife, den Hybridoszillator während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs zu steuern.
  • Die vorstehend genannte detaillierte Beschreibung offenbart zusätzlich einen Hybrid-PLL, der eine digital gesteuerte Schleife umfasst, die unter Verwendung von digitalen Komponenten implementiert ist und während eines Frequenzverfolgungsbetriebsmodus arbeitet. Der Hybrid-PLL umfasst auch eine analog gesteuerte Schleife, die mit analogen Komponenten implementiert ist und während eines Phasenverfolgungsbetriebsmodus arbeitet. Der Hybrid-PLL umfasst ferner eine Oszillatorsteuerung. Die Oszillatorsteuerung empfängt ein Fehlersignal, ermittelt einen Trend des Fehlersignals und vergleicht den Trend des Fehlersignals mit einem vorherigen Trend des Fehlersignals. Die Oszillatorsteuerung aktiviert oder deaktiviert weiter die analog gesteuerte Schleife bei Detektion einer Änderung des Trends des Fehlersignals.
  • Die vorstehende detaillierte Beschreibung offenbart zusätzlich ein Verfahren zum Betreiben eines Hybrid-Phasenregelkreises (PLL). Das Verfahren umfasst während eines Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs das Steuern eines Hybridoszillators unter Verwendung eines digitalen Abstimmworts, das durch eine digital gesteuerte Schleife erzeugt wird, und das Deaktivieren einer analog gesteuerten Schleife. Das Verfahren umfasst ferner während eines Phasenverfolgungsbetriebsmodus des Hybrid-PLLs das Aktivieren der analog gesteuerten Schleife, um den Hybridoszillator zu steuern.
  • Der Hybrid-PLL der Ausführungsformen dieser Offenbarung kombiniert die Vorteile von digitalen PLLs und analogen PLLs. Mit anderen Worten kombiniert der Hybrid-PLL der Ausführungsformen dieser Offenbarung die schnelle Verfolgung und Verringerung der Oszillatorverstärkung der digital gesteuerten Schleife mit dem stetigen Abstimmmechanismus und dem Fehlen von Quantisierungsrauschen der analog gesteuerten Schleife. Ferner kann die Fläche des Hybrid-PLLs der Ausführungsformen dieser Offenbarung kleiner sein als bei herkömmlichen PLLs. Auch kann der Hybrid-PLL der Ausführungsformen dieser Offenbarung den Jitter verbessern, zu dem zum Beispiel das Rauschen der Stromversorgung beiträgt. Der Hybrid-PLL der Ausführungsformen dieser Offenbarung kann auch überall auf einem Chip ohne eine spezielle Stromversorgung platziert werden. Dementsprechend kann der Hybrid-PLL der Ausführungsformen dieser Offenbarung auch als ein Allround-PLL betrachtet werden, der in einem Modus mit niedrigem Energieverbrauch und/oder einem Hochleistungsmodus arbeiten kann.
  • Die vorstehende Offenbarung beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/428146 [0001]
    • US 15135212 [0023]
    • US 15/135212 [0056]

Claims (20)

  1. Hybrid-Phasenregelkreis (PLL), umfassend: eine digital gesteuerte Schleife, die eingerichtet ist, um ein Referenz-Eingangssignal und ein Ausgangssignal des Hybrid-PLLs zu empfangen und ein digitales Abstimmwort zu erzeugen; eine analog gesteuerte Schleife, die eingerichtet ist, um das Referenz-Eingangssignal und das Ausgangssignal des Hybrid-PLLs zu empfangen und eine Ausgangsspannung zu erzeugen; und einen Hybridoszillator, der mit der digital gesteuerten Schleife und der analog gesteuerten Schleife verbunden ist, wobei die digital gesteuerte Schleife eine Oszillatorsteuerung umfasst, die eingerichtet ist zum: Steuern des Hybridoszillators unter Verwendung des digitalen Abstimmworts und Deaktivieren der analog gesteuerten Schleife während eines Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs; und Aktivieren der analog gesteuerten Schleife, um den Hybridoszillator während eines Phasenverfolgungsbetriebsmodus des Hybrid-PLLs zu steuern.
  2. Hybrid-PLL nach Anspruch 1, wobei die digital gesteuerte Schleife ferner umfasst: einen Frequenzdetektor, der eingerichtet ist, um eine erste Frequenz des Referenz-Eingangssignals und eine zweite Frequenz des Ausgangssignals des Hybrid-PLLs zu vergleichen, um ein Fehlersignal zu liefern.
  3. Hybrid-PLL nach Anspruch 1 oder 2, wobei die analog gesteuerte Schleife umfasst: einen Phasendetektor, der eingerichtet ist, um eine erste Phase des Referenz-Eingangssignals und eine zweite Phase eines zweiten zeitabhängigen Signals zu vergleichen, das von einem Signal wiedergegeben wird, das mit dem Ausgangssignal des Hybrid-PLLs assoziiert ist, um ein Fehlersignal bereitzustellen.
  4. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei der Hybridoszillator umfasst: eine digitale Abstimmbank, die mit der digital gesteuerten Schleife verbunden ist und die eingerichtet ist, um das digitale Abstimmwort zu empfangen; eine analoge Abstimmbank, die mit der analog gesteuerten Schleife verbunden ist und eingerichtet ist, um die Ausgangsspannung zu empfangen; einen Stromspiegel, der mit der digitalen Abstimmbank und der analogen Abstimmbank verbunden ist; und einen stromgesteuerten Oszillator, der mit dem Stromspiegel verbunden ist.
  5. Hybrid-PLL nach Anspruch 4, wobei der Stromspiegel einen aktiven Stromspiegel umfasst.
  6. Hybrid-PLL nach Anspruch 4 oder 5, wobei die digitale Abstimmbank eine Vielzahl von Stromquellen aufweist, wobei jede der Stromquellen in Reihe mit einem Schalter verbunden ist und die Schalter durch das digitale Abstimmwort gesteuert sind.
  7. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei: während des Frequenzverfolgungsbetriebsmodus die Ausgangsspannung der analog gesteuerten Schleife auf eine feste Spannung gesetzt ist; und während des Phasenverfolgungsbetriebsmodus die Ausgangsspannung der analog gesteuerten Schleife die Frequenz des Referenz-Eingangssignals verfolgt.
  8. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei die Oszillatorsteuerung so eingerichtet ist, dass sie ein Verfolgungssignal während des Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs auf einen ersten logischen Pegel setzt und das Verfolgungssignal während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs auf einen zweiten logischen Pegel setzt.
  9. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei die Oszillatorsteuerung umfasst: einen Detektor, der eingerichtet ist, um ein Fehlersignal zu empfangen und einen Oszillatorabstimmcode zu erzeugen; und einen Verfolgungs-Trenddetektor, der eingerichtet ist zum: Empfangen des Oszillatorabstimmcodes; Detektieren einer Bedingung zum Umschalten zwischen dem Frequenzverfolgungsbetriebsmodus und dem Phasenverfolgungsbetriebsmodus; und Erzeugen eines Ausgangssignals, wenn die Bedingung detektiert wird.
  10. Hybrid-PLL nach Anspruch 9, wobei die Oszillatorsteuerung ferner umfasst: einen Verfolgungs-Signalgenerator, der eingerichtet ist zum: Empfangen des Ausgangssignals des Verfolgungs-Trenddetektors; und Erzeugen eines Verfolgungssignals auf der Grundlage des Ausgangssignals des Verfolgungs-Trenddetektors, wobei der Verfolgungs-Signalgenerator das Verfolgungssignal während des Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs auf einen ersten logischen Pegel setzt und der Verfolgungs-Signalgenerator das Verfolgungssignal während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs auf einen zweiten logischen Pegel setzt.
  11. Hybrid-PLL nach Anspruch 10, wobei die analog gesteuerte Schleife so eingerichtet ist, dass sie das Verfolgungssignal empfängt, und so eingerichtet ist, dass sie die Ausgangsspannung auf einen festen Wert setzt, wenn das Verfolgungssignal auf den ersten logischen Pegel gesetzt wird.
  12. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei die digital gesteuerte Schleife unter Verwendung digitaler Komponenten implementiert ist.
  13. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei die analog gesteuerte Schleife unter Verwendung analoger Komponenten implementiert ist.
  14. Hybrid-PLL nach einem der vorhergehenden Ansprüche, wobei der Hybridoszillator unter Verwendung analoger Komponenten implementiert ist.
  15. Hybrid-PLL, umfassend: eine digital gesteuerte Schleife, die unter Verwendung von digitalen Komponenten implementiert ist und so eingerichtet ist, dass sie während eines Frequenzverfolgungsbetriebsmodus arbeitet; eine analog gesteuerte Schleife, die unter Verwendung von analogen Komponenten implementiert ist und so eingerichtet ist, dass sie während eines Phasenverfolgungsbetriebsmodus arbeitet; und eine Oszillatorsteuerung, die eingerichtet ist zum: Empfangen eines Fehlersignals; Ermitteln eines Trends des Fehlersignals; Vergleichen des Trends des Fehlersignals mit einem vorherigen Trend des Fehlersignals; und Aktivieren oder Deaktivieren der analog gesteuerten Schleife beim Detektieren einer Änderung des Trends des Fehlersignals.
  16. Hybrid-PLL nach Anspruch 15, wobei der Trend umfasst: einen positiven Trend, der anzeigt, dass ein Wert des Fehlersignals gegenüber einem vorherigen Wert des Fehlersignals angestiegen ist; einen negativen Trend, der anzeigt, dass der Wert des Fehlersignals gegenüber dem vorherigen Wert des Fehlersignals abgenommen hat; oder einen konstanten Trend, der anzeigt, dass der Wert des Fehlersignals im Wesentlichen unverändert gegenüber dem vorherigen Wert des Fehlersignals ist.
  17. Hybrid-PLL nach Anspruch 15 oder 16, wobei die Oszillatorsteuerung so eingerichtet ist, dass sie ein Verfolgungssignal während des Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs auf einen ersten logischen Pegel setzt und das Verfolgungssignal während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs auf einen zweiten logischen Pegel setzt.
  18. Hybrid-PLL nach einem der Ansprüche 15 bis 17, ferner umfassend: einen Hybridoszillator, der mit der digital gesteuerten Schleife und der analog gesteuerten Schleife verbunden ist, wobei der Hybridoszillator unter Verwendung von analogen Komponenten implementiert ist.
  19. Verfahren zum Betreiben eines Hybrid-Phasenregelkreises (PLL), wobei das Verfahren umfasst: während eines Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs: Steuern eines Hybridoszillators unter Verwendung eines digitalen Abstimmworts, das durch eine digital gesteuerte Schleife erzeugt wird; und Deaktivieren einer analog gesteuerten Schleife; und während eines Phasenverfolgungsbetriebsmodus des Hybrid-PLLs: Aktivieren der analog gesteuerten Schleife, um den Hybridoszillator zu steuern.
  20. Verfahren nach Anspruch 19, weiter umfassend: Setzen eines Verfolgungssignals auf einen ersten logischen Pegel während des Frequenzverfolgungsbetriebsmodus des Hybrid-PLLs; und Setzen des Verfolgungssignals auf einen zweiten logischen Pegel während des Phasenverfolgungsbetriebsmodus des Hybrid-PLLs.
DE102017118543.7A 2016-11-30 2017-08-15 Hybrider phasenregelkreis Pending DE102017118543A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662428146P 2016-11-30 2016-11-30
US62/428,146 2016-11-30
US15/428,841 US10164649B2 (en) 2016-11-30 2017-02-09 Hybrid phase lock loop
US15/428,841 2017-02-09

Publications (1)

Publication Number Publication Date
DE102017118543A1 true DE102017118543A1 (de) 2018-05-30

Family

ID=62117376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118543.7A Pending DE102017118543A1 (de) 2016-11-30 2017-08-15 Hybrider phasenregelkreis

Country Status (5)

Country Link
US (3) US10164649B2 (de)
KR (1) KR102101745B1 (de)
CN (1) CN108123712B (de)
DE (1) DE102017118543A1 (de)
TW (1) TWI691171B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663256B2 (ja) * 2016-03-11 2020-03-11 株式会社Ｎｔｔドコモ 無線通信システム及び管理装置
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
KR102293922B1 (ko) * 2017-06-02 2021-08-26 에스케이하이닉스 주식회사 오실레이터
US10848138B2 (en) * 2018-09-21 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for precision phase skew generation
US10659059B2 (en) * 2018-10-02 2020-05-19 Texas Instruments Incorporated Multi-phase clock generation circuit
US10826505B1 (en) * 2019-06-24 2020-11-03 Nxp B.V. All digital phase locked loop (ADPLL) with frequency locked loop
US10826467B1 (en) * 2019-07-09 2020-11-03 Nxp B.V. High-accuracy dual-mode free running oscillator
CN110504960A (zh) * 2019-08-22 2019-11-26 上海华力微电子有限公司 压控振荡器电路及锁相环电路
TWI718774B (zh) * 2019-11-21 2021-02-11 連恩微電子有限公司 時脈資料回復電路與其頻率維持方法
CN113556121B (zh) * 2020-04-23 2024-03-29 瑞昱半导体股份有限公司 锁相回路装置与频率产生方法
US11070214B1 (en) * 2020-10-14 2021-07-20 Mellanox Technologies Denmark Aps Test circuit for a digital phase-locked loop
US11736113B2 (en) * 2021-07-09 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic hybrid oscillator gain adjustor circuit
CN114978206B (zh) * 2022-05-17 2023-07-25 清华大学 准平衡频移键控调制方法及准平衡调频发射机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221285A1 (en) 2014-01-31 2015-08-06 Samsung Display Co., Ltd. Mdll/pll hybrid design with uniformly distributed output phases

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272729A (en) 1979-05-10 1981-06-09 Harris Corporation Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
US5278522A (en) * 1992-11-19 1994-01-11 Codex, Corp. High frequency voltage controlled oscillator
US5382921A (en) 1992-11-23 1995-01-17 National Semiconductor Corporation Automatic selection of an operating frequency in a low-gain broadband phase lock loop system
US5487093A (en) 1994-05-26 1996-01-23 Texas Instruments Incorporated Autoranging digital analog phase locked loop
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置
US6028460A (en) * 1998-06-08 2000-02-22 Comtech Communications Corp. Hybrid analog-digital phase lock loop multi-frequency synthesizer
US6674824B1 (en) * 1998-08-18 2004-01-06 National Science Council Method and circuitry for controlling a phase-locked loop by analog and digital signals
US6097244A (en) * 1998-12-17 2000-08-01 Centillium Communications, Inc. Highly-linear continuous-time filter for a 3-volt supply with PLL-controlled resistor and digitally-controlled capacitor
US6249685B1 (en) * 1998-12-21 2001-06-19 Texas Instruments Incorporated Low power fractional pulse generation in frequency tracking multi-band fractional-N phase lock loop
US6308049B1 (en) * 1998-12-21 2001-10-23 Texas Instruments Incorporated Fractional-spurs suppression scheme in frequency tracking multi-band fractional-N phase lock loop
CN1232043C (zh) * 2002-03-01 2005-12-14 瑞昱半导体股份有限公司 混合式锁相回路及其控制方法
US7349514B2 (en) 2003-04-01 2008-03-25 Seiko Epson Corporation Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
US7177611B2 (en) * 2004-07-07 2007-02-13 Texas Instruments Incorporated Hybrid control of phase locked loops
US7084709B1 (en) * 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
US7180377B1 (en) * 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
US7755437B2 (en) * 2005-08-24 2010-07-13 Qualcomm Incorporated Phase locked loop system having locking and tracking modes of operation
US7239188B1 (en) * 2005-11-01 2007-07-03 Integrated Device Technology, Inc. Locked-loop integrated circuits having speed tracking circuits therein
US7405604B2 (en) * 2006-04-20 2008-07-29 Realtek Semiconductor Corp. Variable delay clock circuit and method thereof
US7692501B2 (en) 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
TWI358907B (en) * 2008-08-15 2012-02-21 Univ Nat Chiao Tung Digital fast-locking frequency synthesizer
CN102217399B (zh) * 2009-02-17 2014-05-07 华为技术有限公司 用于生成载频信号的方法和设备
US8553827B2 (en) * 2009-10-20 2013-10-08 Qualcomm Incorporated ADC-based mixed-mode digital phase-locked loop
US8339165B2 (en) * 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US9112507B2 (en) 2010-03-09 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-locked loop start up circuit
US8154350B2 (en) * 2010-03-17 2012-04-10 Texas Instruments Incorporated PLL with continuous and bang-bang feedback controls
US8169242B2 (en) 2010-05-13 2012-05-01 Ati Technologies Ulc Programmable fine lock/unlock detection circuit
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
CN101989080A (zh) * 2010-12-03 2011-03-23 沈阳工业大学 用变增益零相位误差跟踪和扰动观测实现轮廓加工的方法
US8368437B2 (en) 2011-03-02 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with charge pump
US8373460B2 (en) * 2011-03-28 2013-02-12 Freescale Semiconductor, Inc. Dual loop phase locked loop with low voltage-controlled oscillator gain
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8736385B2 (en) * 2011-07-27 2014-05-27 GlobalFoundries, Inc. Ring oscillator based voltage control oscillator having low-jitter and wide bandwidth
US8456207B1 (en) 2011-11-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lock detector and method of detecting lock status for phase lock loop
US8547151B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-locked loops that share a loop filter
US9577816B2 (en) * 2012-03-13 2017-02-21 Rambus Inc. Clock and data recovery having shared clock generator
US8698567B2 (en) * 2012-04-02 2014-04-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase-locked loop calibration system and method
US9503103B2 (en) 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US8890626B2 (en) 2012-08-15 2014-11-18 Taiwan Semiconductor Manufacturing Company Limited Divider-less phase locked loop (PLL)
TWI492545B (zh) * 2012-09-14 2015-07-11 Univ Nat Chiao Tung 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US9065454B2 (en) 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
US8593189B1 (en) 2013-01-31 2013-11-26 Taiwan Semiconductor Manufacturing Company Limited Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC)
US8570082B1 (en) 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL
US8779812B1 (en) * 2013-02-28 2014-07-15 Texas Instruments Incorporated Hybrid PLL/FLL circuit to provide a clock
US8922253B2 (en) 2013-05-24 2014-12-30 Intel IP Corporation Hybrid phase-locked loops
US8872558B1 (en) 2013-05-24 2014-10-28 Intel IP Corporation Hybrid phase-locked loops
US9319051B2 (en) * 2013-05-28 2016-04-19 Broadcom Corporation Digital PLL with hybrid phase/frequency detector and digital noise cancellation
US20140354335A1 (en) * 2013-05-28 2014-12-04 Broadcom Corporation Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
US9705514B2 (en) * 2013-11-27 2017-07-11 Silicon Laboratories Inc. Hybrid analog and digital control of oscillator frequency
US9246500B2 (en) * 2013-11-27 2016-01-26 Silicon Laboratories Inc. Time-to-voltage converter using a capacitor based digital to analog converter for quantization noise cancellation
US9432030B2 (en) 2013-12-05 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and operating method of PLL
US9312865B2 (en) * 2013-12-05 2016-04-12 Samsung Display Co., Ltd. Bimodal serial link CDR architecture
US9270290B2 (en) 2014-01-07 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Masking circuit and time-to-digital converter comprising the same
US9537492B2 (en) * 2014-06-20 2017-01-03 Analog Devices, Inc. Sampled analog loop filter for phase locked loops
US9496882B2 (en) 2014-09-05 2016-11-15 Taiwan Semiconductor Manufacturing Company Ltd. Digitally controlled oscillator
US9634677B2 (en) * 2015-07-23 2017-04-25 Mediatek Inc. Clock generator and integrated circuit using the same and injection-locked phase-locked loop control method
US9853807B2 (en) 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend
US10164649B2 (en) * 2016-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid phase lock loop
US10355702B2 (en) * 2017-07-18 2019-07-16 Qualcomm Incorporated Hybrid phase-locked loop
US20190288695A1 (en) * 2018-03-13 2019-09-19 Texas Instruments Incorporated Three loop phase-locked loop

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221285A1 (en) 2014-01-31 2015-08-06 Samsung Display Co., Ltd. Mdll/pll hybrid design with uniformly distributed output phases

Also Published As

Publication number Publication date
US10749537B2 (en) 2020-08-18
CN108123712B (zh) 2022-03-29
US20190158102A1 (en) 2019-05-23
KR102101745B1 (ko) 2020-04-21
TW201822469A (zh) 2018-06-16
US20180152192A1 (en) 2018-05-31
US10523221B2 (en) 2019-12-31
CN108123712A (zh) 2018-06-05
KR20180062335A (ko) 2018-06-08
US10164649B2 (en) 2018-12-25
US20200091919A1 (en) 2020-03-19
TWI691171B (zh) 2020-04-11

Similar Documents

Publication Publication Date Title
DE102017118543A1 (de) Hybrider phasenregelkreis
DE112012003149B4 (de) System und Verfahren zum Steuern einer Kenngröße eines periodischen Signals
DE19529641C2 (de) Phasenregelkreis mit einer reduzierten Synchronisations-Übertragungsperiode
DE19753473A1 (de) Frequenzmultiplizierer
DE112008000102T5 (de) Steuerung der Amplitude bei einem spannungsgesteuerten Oszillator
DE60318129T2 (de) Mehrband-pll-anordnung und verfahren zur steuerung einer solchen anordnung
DE102012022175A1 (de) Phasendetektion mit zwei Betriebsarten
DE60131065T2 (de) Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung
DE112019002217T5 (de) Vorrichtung für autonome Sicherheit und funktionelle Sicherheit von Takt und Spannungen
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE19720446A1 (de) Einrasterkennungsschaltung für einen Phasenregelkreis
DE2836724A1 (de) Schaltungsanordnung zur bestimmung von zeitintervallen
DE102006010284A1 (de) Halbleitervorrichtung
EP0520590A1 (de) Schaltungsanordnung zur Frequenzsynthese
DE102011052010A1 (de) Oszillatorschaltung mit Komparator
DE2830678A1 (de) Automatische musik-stimmeinrichtung
DE2646147B2 (de) Digitale Phasenvergleichsanordnung
DE60114733T2 (de) Phasenregelschleife mit verringerter Verriegelungszeit
DE2302166A1 (de) Nachlaufempfaenger
DE10393732B4 (de) Phasenregelkreis mit Pulsgenerator und Verfahren zum Betrieb des Phasenregelkreises
DE10227839B4 (de) Phasendifferenzerfassungsschaltung
EP0460274B1 (de) Verfahren und Schaltungsanordnung für einen Phasenkomparator
DE112018005269T5 (de) Differenzladungspumpe
EP0862272A2 (de) Vorrichtung zur Gewinnung eines Taktsignals aus einem Datensignal und Bitratenerkennungseinrichtung zur Ermittlung einer Bitrate.
DE10224218A1 (de) Bereitstellen einer Fein-Verzögerungsstufe für einen Verzögerungsregelkreis

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication