DE10224218A1 - Bereitstellen einer Fein-Verzögerungsstufe für einen Verzögerungsregelkreis - Google Patents

Bereitstellen einer Fein-Verzögerungsstufe für einen Verzögerungsregelkreis

Info

Publication number
DE10224218A1
DE10224218A1 DE10224218A DE10224218A DE10224218A1 DE 10224218 A1 DE10224218 A1 DE 10224218A1 DE 10224218 A DE10224218 A DE 10224218A DE 10224218 A DE10224218 A DE 10224218A DE 10224218 A1 DE10224218 A1 DE 10224218A1
Authority
DE
Germany
Prior art keywords
signal
transistor
circuit
current
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10224218A
Other languages
English (en)
Other versions
DE10224218B4 (de
Inventor
Rajashekhar Rao
Patrick Heyne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10224218A1 publication Critical patent/DE10224218A1/de
Application granted granted Critical
Publication of DE10224218B4 publication Critical patent/DE10224218B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00065—Variable delay controlled by a digital setting by current control, e.g. by parallel current control transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
    • H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

Eine Schaltung zur Verwendung in einem Verzögerungsregelkreis liefert ein relativ zu einem ersten Signal phasenverschobenes Ausgangssignal. Die Schaltung enthält mehrere Stromquellen, Stromquellenschalter, die wählbar sind, um verschiedene Strommengen aus den mehreren Stromquellen zu senden, und Eingangsschalter, die über die Stromquellenschalter Strom empfangen und das phasenverschobene Ausgangssignal liefern. Die Ausgangsschalter enthalten einen ersten Schalter zum Empfangen des ersten Signals und einen zweiten Schalter zum Empfangen eines zu dem ersten Signal phasenverschobenen zweiten Signals. Das relativ zu dem ersten Signal phasenverschobene Ausgangssignal basiert auf einer Strommenge, die durch jeden Eingangsschalter fließt.

Description

    Technisches Gebiet
  • Die Erfindung betrifft die Bereitstellung einer Feinverzögerungsstufe für einen Verzögerungsregelkreis (DLL) zur inkrementellen Veränderung der Phasenverschiebung von Eingangs- und Ausgangsspannungen.
    • Allgemeiner Stand der Technik
  • SDRAM (double data rate synchronous dynamic random access memory) ist heutzutage in neuen integrierten Speicherschaltungen verfügbar, die mit DLLs entworfen werden. Bei einer ihrer vielen Anwendungen führen DLLs eine Synchronisation in einer Verzögerungskette durch, bei der der Betrag von festen Einheitsverzögerungen durch eine Steuerung verändert wird, die einen Phasendetektor auswertet. DLLs wurden gewöhnlich mit einer Grob-Verzögerungsstufe und einer Fein- Verzögerungsstufe ausgelegt, wobei eine Grob- Verzögerungsstufe größer als eine Fein- Verzögerungsstufe ist. Da eine grobe Verzögerung prozeßabhängig ist, kann sie nicht sehr klein ausgeführt werden, um die Auflösung des DLL zu verbessern, so daß zur Verbesserung der Auflösung eine Fein-Verzögerungsstufe verwendet wird.
    • KURZE DARSTELLUNG
  • Die Erfindung betrifft eine Schaltung, die eine Fein- Verzögerungsstufe für einen DLL liefert, und ein entsprechendes Verfahren, das die Phasenverschiebung von Eingangs- und Ausgangsspannungen inkrementell verändert, um die Fein-Verzögerungsstufe zu erhalten.
  • Unter einem Gesichtspunkt wendet sich die Erfindung im allgemeinen an eine Fein-Verzögerungseinheitsschaltung zur Verwendung in einem DLL, die ein relativ zu einem ersten Signal phasenverschobenes Ausgangssignal liefert. Die Schaltung enthält mehrere Stromquellen, Stromquellenschalter, die wählbar sind, um verschiedene Strommengen von den mehreren Stromquellen zu senden, und Eingangsschalter, die über die Stromquellenschalter Strom empfangen und das phasenverschobene Ausgangssignal liefern. Die Ausgangsschalter enthalten einen ersten Schalter zum Empfangen des ersten Signals und einen zweiten Schalter zum Empfangen eines zweiten Signals, das zu dem ersten Signal phasenverschoben ist. Das relativ zu dem ersten Signal phasenverschobene Ausgangssignal basiert auf einer Strommenge, die durch jeden Eingangsschalter fließt.
  • Dieser Gesichtspunkt kann eines oder mehrere der folgenden Merkmale enthalten. Jede Stromquelle kann eine Konstantstromquelle sein. Die mehreren Stromquellen können eine erste Stromquelle und eine zweite Stromquelle enthalten. Die zweite Stromquelle kann zweimal so viel Strom wie die erste Stromquelle erzeugen. Jede zusätzliche Stromquelle kann einen 2Nmal größeren Strom als die erste Stromquelle erzeugen.
  • Jede Stromquelle kann einen ersten Transistor enthalten. Jeder Stromquellenschalter kann einen ersten Transistor und einen zweiten Transistor enthalten. Der zweite Transistor kann ein viertes Signal empfangen, das zu einem durch den zweiten Transistor empfangenen dritten Signal komplementär ist. Der erste Eingangsschalter kann einen ersten Transistor und einen zweiten Transistor enthalten. Der zweite Eingangsschalter kann einen dritten Transistor und einen vierten Transistor enthalten. Der erste Transistor kann das erste Signal empfangen, und der zweite Transistor kann ein zu dem ersten Signal komplementäres drittes Signal empfangen. Der dritte Transistor kann das zweite Signal empfangen, und der vierte Transistor kann ein zu dem zweiten Signal komplementäres viertes Signal empfangen.
  • Unter einem anderen Gesichtspunkt wendet sich die Erfindung im allgemeinen an ein Verfahren, das in einem DLL ein relativ zu einem ersten Signal phasenverschobenes Ausgangssignal liefert. Das Verfahren umfaßt das Auswählen verschiedener Strommengen von mehreren Stromquellen durch Aktivieren von Stromquellenschaltern und das Senden eines ersten Signals zu einem ersten Eingangsschalter und eines zweiten Signals, das zu dem ersten Signal phasenverschoben ist, zu einem zweiten Eingangsschalter. Durch Verwendung dieses Verfahrens basiert das relativ zu dem ersten Signal phasenverschobene Ausgangssignal auf einer Strommenge, die durch den ersten Eingangsschalter und den zweiten Eingangsschalter fließt.
    • BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist ein Schaltbild einer Schaltung zum Erzeugen von Fein-Verzögerungsstufen in einem DLL.
  • Fig. 2 ist ein Schaltbild einer Ausführungsform der Schaltung von Fig. 1.
  • Fig. 3A ist ein Graph der Beziehung von Eingangssignalen E und L (Fig. 2) zu der Schaltung von Fig. 2.
  • Fig. 3B ist ein Graph der Beziehung von Eingangssignalen bE und bL (Fig. 2) zu der Schaltung von Fig. 2.
  • Fig. 4A ist ein Graph der Phasenbeziehung zwischen dem Eingangssignal E und dem Ausgangssignal OUT, wenn die Signale S0-S3 (Fig. 2) auf low-Pegel liegen.
  • Fig. 4B ist ein Graph der Phasenbeziehung zwischen dem Eingangssignal E und dem Ausgangssignal OUT, wenn die Signale S0-S3 auf high-Pegel liegen.
  • Fig. 5A ist ein Graph der Beziehung von IE und IL in Fig. 4A.
  • Fig. 5B ist ein Graph der Beziehung von IE und IL in Fig. 4B.
  • Fig. 6a und 6b sind Graphen der Beziehung von IE und IL in bezug auf die Phasenverzögerung zwischen E und OUT.
  • Fig. 7 ist ein Graph der Beziehung der Stromschalter von Fig. 1 zu der Erzeugung von Fein-Verzögerungsschritten.
  • Fig. 8A ist ein allgemeines Blockschaltbild eines typischen DLL.
  • Fig. 8B ist ein allgemeines Blockschaltbild, das die Verwendung der Fein-Verzögerungsschaltung von Fig. 1 zeigt.
    • AUSFÜHRLICHE BESCHREIBUNG
  • Mit Bezug auf Fig. 1 ist eine Fein-Verzögerungsschaltung für einen DLL gezeigt. Die Schaltung 10 enthält eine einstellbare Stromquelle 15, die zwei Ausgangsströme IE und IL liefert. Die einstellbare Stromquelle 15 enthält Konstantstromquellen 9, 11, 13 und 17, die Ströme I1, I2, I3 bzw. I4 erzeugen, und Stromquellenschalter 20, 21, 22, 23, 24, 25, 26 und 27. Die Schalter 20, 22, 24 und 26 empfangen Signale S0 bis S3. Die Schalter 21, 23, 25, 27 empfangen Signale bS0, bS1, bS2 und bS3, die zu den Signalen S0 bis S3 komplementär sind. Mit komplementär ist gemeint, daß, wenn ein Signal auf high-Pegel liegt, sein komplementäres Signal auf low-Pegel liegt und umgekehrt.
  • Die Schaltung 10 enthält Eingangsschalter 1, 2, 3 und 4. Der Eingangsschalter 1 empfängt ein erstes Eingangstaktsignal E, der Eingangsschalter 3 empfängt ein Signal bE, das zu dem Signal E komplementär ist, der Eingangsschalter 2 empfängt ein zweites Eingangstaktsignal L, das zu dem Signal E phasenverschoben ist, und der Eingangsschalter 4 empfängt ein Signal bL, das zu dem Signal L komplementär ist. Die Phasenverschiebung zwischen den Signalen E und L ist gleich einer Grob- Verzögerung T. Die Fein-Verzögerungsschaltung 10 liefert eine Ausgangsspannung OUT, die zu dem Signal E phasenverschoben ist.
  • Eine Aktivierung und Deaktivierung der Stromquellenschalter 20, 21, 22, 23, 24, 25, 26 und 27 verändert die Phasenverschiebung des Signals OUT relativ zu Signal E. Die Grob-Verzögerung T ist definiert als die Differenz der minimalen Phasenverschiebung zwischen dem Signal E und dem Signal OUT, wenn die Stromquellensignale für die Schalter 20, 22, 24, 26 auf low-Pegel (die Schalter sind offen) und die Stromquellensignale für 21, 23, 25 und 27 auf high-Pegel (die Schalter sind geschlossen) liegen, und der maximalen Phasenverschiebung zwischen den Signalen E und OUT, wenn das Stromquellensignal 20, 22, 24, 26 auf high-Pegel (die Schalter sind geschlossen) und die Stromquellensignale für die Schalter 21, 23, 25 und 27 auf low-Pegel liegen (die Schalter sind offen).
  • Mit Bezug auf Fig. 1 und 2 enthalten die Konstantstromquellen 9, 11, 13 und 17 n-Kanal-Transistoren 5, 6, 7 bzw. 8. Die Gate-Anschlüsse dieser Transistoren sind mit einem konstanten Spannungspotential VC verbunden. Die Konstantstromquellen I1, I2, I3 und I4 sind binär gewichtet. Das heißt, der Transistor 6 weist zweimal die Leitfähigkeit des Transistors 5 auf, Transistor 7 zweimal die Leitfähigkeit des Transistors 6 und Transistor 8 zweimal die Leitfähigkeit des Transistors 7. Anders ausgedrückt, erzeugt der Transistor 6, wenn der Transistor 5 den Strom I1 erzeugt, einen Strom 2I1, der Transistor 7 einen Strom 4I1 und der Transistor 8 einen Strom 8I1. Wenn weitere Transistoren hinzugefügt werden, würden die zusätzlichen Transistoren gegebenenfalls einen Strom von 2NI1 erzeugen.
  • Jede Konstantstromquelle ist mit zwei Stromquellenschaltern verbunden. Somit ist die Stromquelle I1 an die Stromquellenschalter 20 und 21 angeschlossen, die Stromquelle I2 an die Stromquellenschalter 22 und 23, die Stromquelle I3 an die Stromquellenschalter 24 und 25 und die Stromquelle I4 an die Stromquellenschalter 26 und 27. Jedes Paar Schalter besteht aus zwei Transistoren. Die Gates der Transistoren 31, 33, 35 und 37 empfangen Signale S0-S3, und die Gates der Transistoren 32, 34, 36 und 38 empfangen die komplementären Signale bS0-bS3.
  • Die Drain-Anschlüsse der Konstantstromquellentransistoren 5, 6, 7 und 8 sind an den Stromquellenschalter an dem Source-Anschluß der n-Kanal-Transistoren 31, 32, 33, 34, 35, 36, 37 und 38 angeschlossen. Das heißt, Transistor 5 ist an Transistor 31 und Transistor 32 angeschlossen, Transistor 6 an Transistor 33 und Transistor 34, Transistor 7 an Transistor 35 und Transistor 36 und Transistor 8 an Transistor 37 und Transistor 38.
  • Fig. 3A und 3B zeigen die Beziehung der Signale E, L, bL und bE in der Schaltung 10.
  • Wieder mit Bezug auf Fig. 1 entnehmen die Konstantstromquellen 9, 11, 13 und 17 und die Stromquellenschalter 20, 21, 22, 23, 24, 25, 26 und 27 zwei Ausgangsströme IE und IL (auch in Fig. 2 gezeigt). IE ist die Summe des Stroms, der durch die Eingangsschalter 1 und 2 fließt. Die Eingangsschalter 1 und 2 bestehen aus zwei n-Kanal-Transistoren 41 und 43 in Fig. 2. Das Gate des Transistors 41 empfängt das Eingangssignal E und das Gate des Transistors 43 das Eingangssignal bE, das das Komplement des Signals E ist. Die Source-Anschlüsse der Transistoren 41 und 43 sind mit dem Drain-Anschluß der n-Kanal-Transistoren 32, 34, 36 und 38 verbunden.
  • IL ist die Summe des Stroms, der durch die Eingangsschalter 3 und 4 fließt. Die Eingangsschalter 3 und 4 bestehen aus zwei n-Kanal-Transistoren 42 und 44 in Fig. 2. Das Gate des Transistors 42 empfängt das Eingangssignal L und das Gate des Transistors 44 das Eingangssignal bL, das das Komplement des Signals L ist. Die Source-Anschlüsse der Transistoren 42 und 44 sind mit den Drain-Anschlüssen der n-Kanal-Transistoren 31, 33, 35 und 37 verbunden. Die Drain-Anschlüsse des Transistors 41 und des Transistors 42 sind mit einer Last 61 verbunden. Die Drain-Anschlüsse des Transistors 43 und des Transistors 44 sind mit einer Last 62 verbunden. Die Last 61 und die Last 62 weisen bei dieser Ausführungsform den gleichen Widerstand auf. Der Strom durch jede der Lasten ist gleich ILOAD.
  • Das Ausgangssignal OUT wird an einem Knoten 19 zwischen der Last 62 und den Transistoren 43 und 44 gemessen (Fig. 2). Der Knoten 19 weist einen Kondensator 52 auf, der mit Masse verbunden ist. Ein Komplement des Ausgangssignals OUT, nämlich das Ausgangssignal QUTB, wird an einem Knoten 18 zwischen der Last 61 und den Transistoren 41 und 42 gemessen. Der Knoten 18 weist einen Kondensator 51 auf, der mit Masse verbunden ist. Wie unten beschrieben wird, wird das Laden und Entladen des Kondensators 51 und des Kondensators 52 von der Fein-Verzögerungsschaltung 10 zur Erzeugung von Fein- Verzögerungsschritten verwendet. Die richtige Wahl des Kondensators 51 und des Kondensators 52 wird getroffen, um ein Laden und Entladen der Kondensatoren mit hohen Frequenzen zu ermöglichen. Der Kondensator 51 und der Kondensator 52 können in der Eingangslast der nächsten Gate-Stufe, die mit dem Knoten 18 bzw. dem Knoten 19 verbunden ist, versteckt sein. Bei dieser Konfiguration weist die Fein-Verzögerungsschaltung 10 den Strom ILOAD = IE + IL = I1 + I2 + I3 + I4 = 15I1 auf.
  • Mit Bezug auf Fig. 4A-4B und 5A-5B wird die Phasenverschiebung zwischen dem Signal E und OUT von den Stromquellenschaltern 20, 21, 22, 23, 24, 25, 26 und 27 in feinen Schritten eingestellt. Wenn mit Bezug auf Fig. 4A und 5A zum Beispiel die Schaltersignale S0-S3 auf einer als "0000" bezeichneten Minimalspannung liegen, liegen komplementäre Signale bS0-bS3 auf einer als "1111" bezeichneten Maximalspannung. Dieser Zustand entspricht offenen Stromquellenschaltern 20, 22, 24, 26 und geschlossenen Stromquellenschaltern 21, 23, 25 und 27. Der gesamte von den Konstantstromquellen 9, 11, 13 und 17 erzeugte Strom maximiert den Strom IE, während der Strom IL Null ist. Deshalb ist IE = ILOAD = 15I1. Dies erzeugt eine minimale Phasenverschiebungsverzögerung zwischen dem Signal OUT relativ zu dem Signal E.
  • Wenn mit Bezug auf Fig. 4B und 5B die Signale S0-S3 auf einer Maximalspannung (1111) liegen, dann liegen die komplementären Signale bS0-bS3 auf der Spannung Null (0000). Der gesamte von den Konstantstromquellen I1, I2, I3 und I4 erzeugte Strom maximiert den Strom IL, während der Strom IE Null ist. Deshalb ist IL = ILOAD = 15I1. Dies erzeugt eine maximale Phasenverschiebungsverzögerung zwischen OUT relativ zu E. Die Differenz zwischen der minimalen Phasenverzögerung und der maximalen Phasenverzögerung ist gleich der Grob-Verzögerung T. Wenn sich IE mit Bezug auf Fig. 6A und 6B von einem Minimalzu einem Maximalwert bewegt, nimmt die Verzögerung zwischen den Signalen E und OUT linear ab.
  • Mit Bezug auf Fig. 7 kann die Erzeugung der fünfzehn Fein-Verzögerungsschritte durch Einstellen der Signale an S0-S3 von den Spannungen 0000 bis 1111 erzeugt werden. Fig. 7 zeigt vier der sechzehn Stufen. An dem Anstieg 1 wird die Flanke dadurch definiert, daß die Schaltereinstellungen auf S0-S3 = 0000 und bS0-bS3 = 1111 eingestellt sind. Somit wird der Strom zu IE = 15I1, und IL = 0. Wenn das Signal bE an tRE zu dem low-Pegel übergeht, wird der Knoten 19 durch die Widerstandslast heraufgezogen, woraus ein Anstieg 1 mit der schnellsten Flanke der sechzehn Stufen resultiert. Auch wenn das Signal bL nach einer Verzögerung von einer Kurs- Verzögerung zu dem low-Pegel übergeht, beeinflußt es nicht den Knoten 19, da der Strom IL gleich Null ist. Beim Abfall 1 wird, wenn bE bei tFE zu dem high-Pegel übergeht, der Knoten 19 entladen. Da der gesamte Strom in IE vorliegt, ist die Entladung die schnellste der sechzehn Stufen.
  • Am Anstieg 2 werden die Schalter als S0-S3 = 1010 und bS0-bS3 = 0101 gesetzt. Der Strom wird zu IE = 10I1 und IL = 5I1. Wenn das Signal bE bei tRE zu dem low-Pegel übergeht, beginnt das Laden des Knotens 19, da das Signal bL jedoch für eine Kurs-Verzögerung, nachdem bE zu dem low-Pegel übergeht, auf dem high-Pegel liegt, versucht der Strom IL, den Knoten 19 zu ziehen. Das Ansteigen des Knotens 19 ist deshalb langsamer, bis das Signal bL auf high-Pegel liegt. Sobald bL bei tRL zu dem low-Pegel übergeht, wird der Knoten 19 mit derselben Steigung wie im Fall des Anstiegs 1 geladen.
  • Beim Abfall 2, wenn das Signal bE bei tFE zu dem high- Pegel übergeht, beginnt der Knoten 19, den Strom IE zu entladen, der nun kleiner als im Fall des Anstiegs 1 ist, so daß die Entladung langsamer ist, bis das Signal bL zu dem high-Pegel übergeht. Sobald das Signal bL bei tFL zu dem high-Pegel übergeht, wird der Strom IL zu dem Entladestrom addiert, und der Knoten 19 entlädt sich schneller.
  • Am Anstieg 3 werden die Schalter als S0-S3 = 0101 und bS0-bS3 = 1010 gesetzt. Der Strom wird zu Ie = 5I1 und IL = 10I1. Die Funktion ist dieselbe wie bei Anstieg 2, mit der Ausnahme, daß die Werte der Ströme IE und IL verschieden sind, wodurch die Ladegeschwindigkeit verlangsamt wird. Auf gleiche Weise wirkt der Abfall 3 genauso wie Abfall 2, mit der Ausnahme, daß die Stromänderung die Entladegeschwindigkeit verlangsamt.
  • Am Anstieg 4 werden die Schalter als S0-S3 = 1111 und bS0-bS3 = 0000 gesetzt. Der Strom wird zu IE = 0 und IL = 15I1. In diesem Fall wirkt sich das Signal bE nicht aus, da IE = 0 ist. Das Laden des Knotens 19 beginnt nur, wenn das Signal bL bei tRL zu dem low-Pegel übergeht, wobei es sich um die am langsamsten ansteigende Flanke der sechzehn Stufen handelt. Während des Abfalls 4 entlädt sich der Knoten 19 nur, wenn bL bei tFL zu dem high-Pegel übergeht, wobei es sich um die am langsamsten abfallende Flanke der sechzehn abfallenden Flanken handelt.
  • Fig. 7 zeigt auch das Signal OUT2, das die Ausgangsspannung eines mit dem Knoten 19 verbundenen Inverters ist. Das Signal OUT (Signal am Knoten 19) durchläuft den Spannungspegel VINV zu verschiedenen Zeitpunkten gemäß den Schaltereinstellungen. VINV ist die Eingangsschwellenspannung des Inverters, wenn das Ausgangssignal des Inverters umgeschaltet wird.
  • Fig. 8A zeigt ein Blockschaltbild eines typischen DLL 40 in einer Schaltung. Fig. 8B zeigt die Fein- Verzögerungsschaltung 10 in einen DLL-Block integriert, in dem ein Eingangstaktsignal CLKIN ein phasenverschobenes Ausgangstaktsignal CLKOUT erzeugt.
  • Zu anderen Ausführungsformen gehört das Verändern der Menge von Fein-Verzögerungsschritten, wobei ein Feinschritt gleich 2N und N gleich der Anzahl binär gewichteter Konstantstromguellen ist. Außerdem können die n-Kanal-Transistoren, die in den Figuren gezeigt sind, durch p-Kanal-Transistoren ersetzt werden.
  • Außerdem liegen andere Ausführungsformen, die hier nicht beschrieben wurden, im Schutzumfang der folgenden Ansprüche.

Claims (22)

1. Schaltung zur Verwendung in einem Verzögerungsregelkreis, die ein relativ zu einem ersten Signal phasenverschobenes Ausgangssignal liefert, wobei die Schaltung folgendes umfaßt:
mehrere Stromquellen;
Stromquellenschalter, die wählbar sind, um verschiedene Strommengen von den mehreren Stromquellen zu senden; und
Eingangsschalter, die über die Stromquellenschalter Strom empfangen und das phasenverschobene Ausgangssignal liefern, wobei die Eingangsschalter einen ersten Eingangsschalter, der das erste Signal empfängt, und einen zweiten Eingangsschalter, der ein zweites, zu dem ersten Signal phasenverschobenes Signal empfängt, umfassen;
wobei das phasenverschobene Ausgangssignal auf einer Strommenge basiert, die durch jeden der Eingangsschalter fließt.
2. Schaltung nach Anspruch 1, wobei jede Stromquelle eine Konstantstromquelle umfaßt.
3. Schaltung nach Anspruch 1, wobei die mehreren Stromquellen eine erste Stromquelle und eine zweite Stromquelle umfassen, wobei die zweite Stromquelle zweimal soviel Strom wie die erste Stromquelle erzeugt.
4. Schaltung nach Anspruch 3, wobei jede zusätzliche Stromquelle einen 2Nmal größeren Strom als die erste Stromquelle erzeugt.
5. Schaltung nach Anspruch 1, wobei jede Stromquelle einen ersten Transistor enthält.
6. Schaltung nach Anspruch 1, wobei jeder Stromquellenschalter einen ersten Transistor und einen zweiten Transistor enthält.
7. Schaltung nach Anspruch 6, wobei der zweite Transistor ein zu einem durch den zweiten Transistor empfangenen dritten Signal komplementäres viertes Signal empfängt.
8. Schaltung nach Anspruch 1, wobei der erste Eingangsschalter einen ersten Transistor und einen zweiten Transistor umfaßt.
9. Schaltung nach Anspruch 8, wobei der zweite Eingangsschalter einen dritten Transistor und einen vierten Transistor umfaßt.
10. Schaltung nach Anspruch 8, wobei der erste Transistor das erste Signal und der zweite Transistor ein zu dem ersten Signal komplementäres drittes Signal empfängt.
11. Schaltung nach Anspruch 9, wobei der dritte Transistor das zweite Signal und der vierte Transistor ein zu dem zweiten Signal komplementäres viertes Signal empfängt.
12. Verfahren zur Bereitstellung eines relativ zu einem ersten Signal phasenverschobenen Ausgangssignals in einem Verzögerungsregelkreis, mit den folgenden Schritten:
Wählen veränderlicher Strommengen von mehreren Stromquellen durch Aktivieren von Stromquellenschaltern;
Senden eines ersten Signals zu einem ersten Eingangsschalter und eines zu dem ersten Signal phasenverschobenen zweiten Signals zu einem zweiten Eingangsschalter;
wobei das relativ zu dem ersten Signal phasenverschobene Ausgangssignal auf einer Strommenge basiert, die durch den ersten Eingangsschalter und den zweiten Eingangsschalter fließt.
13. Verfahren nach Anspruch 12, wobei jede Stromquelle eine Konstantstromquelle umfaßt.
14. Verfahren nach Anspruch 12, wobei die mehreren Stromquellen eine erste Stromquelle und eine zweite Stromquelle umfassen, wobei die zweite Stromquelle zweimal soviel Strom wie die erste Stromquelle erzeugt.
15. Verfahren nach Anspruch 14, wobei jede zusätzliche Stromquelle einen 2Nmal größeren Strom als die erste Stromquelle erzeugt.
16. Verfahren nach Anspruch 12, wobei jede Stromquelle einen ersten Transistor enthält.
17. Verfahren nach Anspruch 12, wobei jeder Stromquellenschalter einen ersten Transistor und einen zweiten Transistor enthält.
18. Verfahren nach Anspruch 17, wobei der zweite Transistor ein zu einem durch den zweiten Transistor empfangenen dritten Signal komplementäres viertes Signal empfängt.
19. Verfahren nach Anspruch 12, wobei der erste Eingangsschalter einen ersten Transistor und einen zweiten Transistor umfaßt.
20. Verfahren nach Anspruch 19, wobei der zweite Eingangsschalter einen dritten Transistor und einen vierten Transistor umfaßt.
21. Verfahren nach Anspruch 19, wobei der erste Transistor das erste Signal und der zweite Transistor ein zu dem ersten Signal komplementäres drittes Signal empfängt.
22. Verfahren nach Anspruch 21, wobei der dritte Transistor das zweite Signal und der vierte Transistor ein zu dem zweiten Signal komplementäres viertes Signal empfängt.
DE10224218.6A 2001-05-31 2002-05-31 Bereitstellen einer Feinverzögerungsstufe für einen Verzögerungsregelkreis Expired - Fee Related DE10224218B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09871855 2001-05-31
US09/871,855 US6472921B1 (en) 2001-05-31 2001-05-31 Delivering a fine delay stage for a delay locked loop

Publications (2)

Publication Number Publication Date
DE10224218A1 true DE10224218A1 (de) 2003-02-06
DE10224218B4 DE10224218B4 (de) 2018-04-05

Family

ID=25358299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10224218.6A Expired - Fee Related DE10224218B4 (de) 2001-05-31 2002-05-31 Bereitstellen einer Feinverzögerungsstufe für einen Verzögerungsregelkreis

Country Status (2)

Country Link
US (1) US6472921B1 (de)
DE (1) DE10224218B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030117B4 (de) * 2006-06-30 2012-09-06 Intel Corporation Programmierbare Verzögerung für Taktphasen-Fehlerkorrektur

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812760B1 (en) * 2003-07-02 2004-11-02 Micron Technology, Inc. System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits
US7061307B2 (en) * 2003-09-26 2006-06-13 Teradyne, Inc. Current mirror compensation circuit and method
US7123075B2 (en) * 2003-09-26 2006-10-17 Teradyne, Inc. Current mirror compensation using channel length modulation
US7078950B2 (en) * 2004-07-20 2006-07-18 Micron Technology, Inc. Delay-locked loop with feedback compensation
JP2006262197A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 位相制御回路
KR100795007B1 (ko) * 2006-06-27 2008-01-16 주식회사 하이닉스반도체 동기회로의 지연 장치 및 그 제어방법
US9584105B1 (en) 2016-03-10 2017-02-28 Analog Devices, Inc. Timing generator for generating high resolution pulses having arbitrary widths

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1080346A (en) * 1976-02-18 1980-06-24 Hiroshi Gomi Signal processing circuit
US4128817A (en) * 1976-03-03 1978-12-05 Tokyo Shibaura Electric Co., Ltd. Voltage controlled oscillator with phase control circuits
EP0349715B1 (de) * 1988-07-06 1994-01-05 ANT Nachrichtentechnik GmbH Verfahren und Schaltungsanordnung zur Erzeugung eines phasenverschobenen Taktsignales
FR2690022B1 (fr) 1992-03-24 1997-07-11 Bull Sa Circuit a retard variable.
US5489869A (en) * 1994-05-17 1996-02-06 Rockwell International Antenna control unit attenuator and Bi-phase modulator
US6125157A (en) 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
US6385265B1 (en) * 1998-08-04 2002-05-07 Cypress Semiconductor Corp. Differential charge pump
DE19929801C1 (de) * 1999-06-29 2000-11-16 Siemens Ag Integrierte Schaltung zur Erzeugung eines phasenverschobenen Ausgangstakts aus einem Taktsignal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007030117B4 (de) * 2006-06-30 2012-09-06 Intel Corporation Programmierbare Verzögerung für Taktphasen-Fehlerkorrektur

Also Published As

Publication number Publication date
US6472921B1 (en) 2002-10-29
DE10224218B4 (de) 2018-04-05

Similar Documents

Publication Publication Date Title
DE60125091T2 (de) Schaltungsanordnung und Verfahren zur Interpolation von Zeitintervallen und diese Schaltungsanordnung verwendende Takterzeugungsschaltung
DE2109936C3 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE69532257T2 (de) Ringoszillator mit einer Frequenzregelschleife
DE602004004533T2 (de) Phasenmischschaltung mit verzögertem regelkreis
DE19822374C2 (de) Tastverhältnis-Steuerpufferschaltung mit selektiver Frequenzteilungsfunktion
DE10242886B4 (de) Interpolationsschaltung, DLL-Schaltung und integrierte Halbleiterschaltung
DE10164916B4 (de) Datenrückgewinnungsschaltungsanordnung
DE102007032160A1 (de) Verzögerungsregelkreis, Halbleiterspeicherelement und Verfahren zum Erzeugen einer Mehrzahl von verzögerten Taktsignalen
DE2541131A1 (de) Schaltungsanordnung zur regelung der schaltverzoegerung und/oder verlustleistungsaufnahme von integrierten fet- schaltkreisen
DE112006000506T5 (de) Mehrphasig nachjustierter spannungsgesteuerter Oszillator und Phasenregelkreis mit demselben
DE19934226A1 (de) Analog-Digital-Hybrid-DLL
DE10312261B4 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE19713058A1 (de) PLL-Schaltung
DE102006054763A1 (de) Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren
DE102005049219A1 (de) Phasendifferenz-Erfassungsvorrichtung
DE10224218B4 (de) Bereitstellen einer Feinverzögerungsstufe für einen Verzögerungsregelkreis
DE2950806A1 (de) Anordnung zum regeln des effektivspannungswertes eines ausgangssinussignals eines wechselrichters durch pulsbreitenmodulation
DE10150362B4 (de) Phasenselektor hoher Geschwindigkeit
DE69735659T2 (de) Differenzsignal-Generatorschaltung mit einer Schaltung zur Stromspitzenunterdrückung
DE2623219A1 (de) Leseverstaerkerschaltung fuer einen dynamischen mos-speicher
DE19529625C2 (de) Spannungsgesteuerter Oszillator
EP1264401B9 (de) Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung
DE60132038T2 (de) Lastausgleichung in digitalen Verzögerungsschaltungen mit Interpolation
DE19929801C1 (de) Integrierte Schaltung zur Erzeugung eines phasenverschobenen Ausgangstakts aus einem Taktsignal
DE102005063232B4 (de) Integrierter Phasenregelschaltkreis und Phasenregler

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee