DE102016214756A1

DE102016214756A1 - Halbleitervorrichtung und Kommunikationssystem, das diese umfasst.

Info

Publication number: DE102016214756A1
Application number: DE102016214756.0A
Authority: DE
Inventors: Do Hyung Kim; Tae Ik Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2015-08-13
Filing date: 2016-08-09
Publication date: 2017-02-16
Also published as: US20170048057A1; US9847870B2; KR20170019892A; KR102298160B1; TWI711277B; CN106453179A; CN106453179B; TW201720060A

Abstract

Eine Halbleitervorrichtung mit einem Modulator zur PSK-Kommunikation und eine Halbleitervorrichtung mit einem Demodulator zur PSK-Kommunikation und ein PSK-Kommunikationssystem werden bereitgestellt. Die Halbleitervorrichtung umfasst einen Referenztakt-Erzeuger zum Erzeugen eines Referenztakt-Signals, einen Phasenregelkreis (PLL) zum Empfangen des Referenztakt-Signals und zum Erzeugen eines ersten Taktsignals, eine Ganzzahl-Teilerschaltung zum Erzeugen eines zweiten Taktsignals durch Verzögern einer ansteigenden Kante des Referenztakt-Signals durch ein Produkt eines vorbestimmten ganzzahligen Wertes, der in Übertragungsdaten enthalten ist, und einem Phasenintervall, und eine Verarbeitungseinheit zum Erzeugen eines ersten Übertragungssignals. Das erste Übertragungssignal ist phasenverschoben von einer ansteigenden Kante des zweiten Taktsignals. Das Phasenintervall ist abhängig von einem Verhältnis der Frequenz des ersten Taktes zu der Frequenz des Referenztakts.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2015-0114374 , welche am 13. August 2015 im koreanischen Amt für geistiges Eigentum eingereicht wurde und deren kompletter Inhalt hiermit hierin aufgenommen wird.
HINTERGRUND
1. Technisches Gebiet
Das vorliegende erfinderische Konzept betrifft eine Halbleitervorrichtung und ein Kommunikationssystem, das dieses umfasst.
2. Beschreibung des Standes der Technik
Halbleiter- und Kommunikationstechnologien sind wesentlich für das Funktionieren der modernen Welt. In der Regel ist ein konventionelles Phasenumtastungs-(PSK-)Verfahren ein einfaches und effizientes Modulationsschema zum Übertragen von Signalen durch Versatz einer Phase. Entsprechend der Anzahl von entsprechenden Phasen, wird eine Signalkonstellation gebildet, die aus 2N (N = 1, 2, 3, 4, ...) Punkten besteht, und wird als BPSK, QPSK, 8PSK, 16PSK, ... entsprechend dem Wert von N bezeichnet. Da jedoch ein solches Signal bestimmte Eigenschaften hat, um durch einen Ursprung beim Übergang zu passieren, zum Beispiel, beim Passieren durch einen Leistungsverstärker (power amplifier, PA), wenn der PA nicht linear arbeiten, wird das Signal stark verzerrt und was dann zu einer Verringerung der Qualität führt. Somit wird verhindert, dass der PA bis auf seine maximalen Kapazitäten verwendet wird.
Einige Halbleiter- und Kommunikationstechnologien sind mit einer Near-Field-Communications-(NFC-)Karte verwandt. Eine NFC-Karte wird manchmal als eine Smartkarte, eine Chipkarte, eine integrierte Schaltungs-(IC-)Karte oder dergleichen bezeichnet werden und kann in einem passiven Modus oder einem aktiven Modus entsprechend ihrem Operationsverfahren betrieben werden. In dem passiven Modus führt der NFC-Karte eine Operation zum Empfangen eines Signals aus, das von einem Leser übertragen wird. In dem aktiven Modus führt die NFC-Karte eine Operation zum Übertragens des Signals aus, das von dem Leser empfangen wurde, zusammen mit Übertragungsdaten zurück an den Leser.
ZUSAMMENFASSUNG
Das vorliegende erfinderische Konzept betrifft eine Halbleitervorrichtung, die einen Modulator für PSK-Kommunikation umfasst, der in der Lage ist ein Übertragungssignal leicht zu erzeugen und zu übertragen, indem eine Phase definiert wird mittels einem Produkt aus einem ganzzahligen Wert verwendet und ein Phasenintervall-(PI-)Wert mit einem relativ kleinen Wert in einem Transmitter, der in der PSK-Kommunikation verwendet wird.
Das vorliegende erfinderische Konzept betrifft auch eine Halbleitervorrichtung, die einen Demodulator für PSK-Kommunikation umfasst, der in der Lage ist Rauschen zu reduzieren, das in einem Ausgangssignal in einem Phasendetektor auftritt, der verwendet wird, um ein PSK-Signal zu demodulieren.
Das vorliegende erfinderische Konzept betrifft auch ein PSK-Kommunikationssystem, das in der Lage ist, einen Phasenverschiebungswert leicht zu modulieren und zu demodulieren.
Jedoch sind Aspekte des vorliegenden erfinderischen Konzepts nicht auf die hierin dargelegten beschränkt. Die obigen und andere Aspekte der vorliegenden Erfindung werden offensichtlicher für den Fachmann auf dem Gebiet der Technik werden, zu dem die vorliegende Erfindung sich durch Bezugnahme auf die detaillierte Beschreibung der vorliegenden Erfindung bezieht.
Einige Ausführungsformen des vorliegenden erfinderischen Konzepts betreffen eine Halbleitervorrichtung, die einen Modulator zur Phasenumtastungs(phase shift keying, PSK)-Kommunikation umfasst, die umfasst: einen Referenztakt-Erzeuger, der konfiguriert ist zum Erzeugen eines Referenztakt-Signals, einen Phasenregelkreis (phase locked loop, PLL), der konfiguriert ist zum Empfangen des Referenztakt-Signals und zum Erzeugen eines ersten Taktsignals, das eine Frequenz aufweist, die sich von einer Frequenz des Referenztakt-Signal unterscheidet, eine Ganzzahl-Teilerschaltung, die konfiguriert ist zum Erzeugen eines zweiten Taktsignal durch Verzögern einer ansteigenden Kante des Referenztakt-Signals um ein Produkt durch (a) einen vorbestimmten ganzzahligen Wert, der in Übertragungsdaten enthalten ist und (b) ein Phasenintervall, und eine Verarbeitungseinheit, die konfiguriert ist zum Erzeugen eines ersten Übertragungssignals, wobei das erste Übertragungssignal von einer ersten ansteigenden Kante des zweiten Taktsignals phasenverschoben ist, wobei das Phasenintervall abhängig von einem Verhältnis der Frequenz des ersten Taktes zu der Frequenz des Referenztakts ist.
Einige Ausführungsformen des vorliegenden erfinderischen Konzepts betreffen eine Halbleitervorrichtung, die einen Modulator zur Phasenumtastungs-(phase shift keying, PSK-)Kommunikation umfasst, die umfasst: eine Ganzzahl-Teilerschaltung, die konfiguriert ist zum Empfangen eines ersten Taktsignals, das eine Frequenz aufweist, die ein Vielfaches einer Frequenz eines Referenztakt-Signals ist, zum Empfangen eines Reset-Referenztakt-Signals, und zum Erzeugen eines zweiten Taktsignals durch Verzögern einer ansteigenden Kante des Reset-Referenztakt-Signals durch ein Produkt von (a) einem vorbestimmten ganzzahligen Wert, der in Übertragungsdaten enthalten ist und (b) einem Phasenintervall, und eine Verarbeitungseinheit, die konfiguriert ist zum Erzeugen eines ersten Übertragungssignals, wobei das erste Übertragungssignal von einer ersten ansteigenden Kante des zweiten Taktsignals phasenverschoben ist, wobei das Phasenintervall abhängig von einem Verhältnis der Frequenz des ersten Taktes zu der Frequenz des Referenztakts ist.
Einige Ausführungsformen des vorliegenden erfinderischen Konzepts betreffen eine Halbleitervorrichtung, die einen Demodulator zur Phasenumtastungs-(phase shift keying, PSK)Kommunikation umfasst, die umfasst: eine Phasendetektorschaltung, die konfiguriert ist zum Empfangen eines ersten Taktsignals und zum Erzeugen eines zweiten Taktsignals durch Erfassen eines Phasenverschiebungswerts des ersten Taktsignals, einen Phasenregelkreis (PLL), der konfiguriert ist zum Erzeugen eines dritten Taktsignals, das eine Frequenz aufweist, die ein Vielfaches einer Frequenz eines Referenztaktsignals ist, und eine Zählereinheit, die konfiguriert ist zum Berechnen eines ganzzahligen Wertes entsprechend einem verzögerten Phasenwert durch Vergleichen des zweiten Taktsignals mit dem dritten Taktsignal, wobei die Phasendetektorschaltung konfiguriert ist zum Veranlassen, dass das zweite Taktsignal einen logischen Pegel-Wert aufweist entsprechend einer Breite zwischen einer ersten ansteigenden Kante des Referenztakt-Signals und einer ersten ansteigenden Kante des ersten Taktsignals, und wobei, wenn eine zweite ansteigende Kante des ersten Taktsignals vor einer zweiten ansteigenden Kante des Referenztakt-Signals ist, die Phasendetektorschaltung konfiguriert ist zum Veranlassen, dass das zweite Taktsignal einen logische Pegel-Wert aufweist entsprechend einer Breite zwischen der zweiten ansteigenden Kante des Referenztakt-Signals und einer dritten ansteigenden Kante, die am nächsten zu und nach der zweiten ansteigenden Kante des ersten Taktsignals ist.
Einige Ausführungsformen des vorliegenden erfinderischen Konzepts betreffen ein PSK-Kommunikationssystem, das einen Transmitter umfasst, der konfiguriert ist zum Umfassen eines Referenztakt-Erzeugers, einer Pulserzeugerschaltung, einem ersten Phasenregelkreis, einer Ganzzahl-Teilerschaltung, und einer Verarbeitungseinheit, und einen Empfänger umfasst, der konfiguriert ist zum Umfassen einer Phasendetektorschaltung, einem zweiten Phasenregelkreis, und einer Zählereinheit, wobei der Referenztakt-Erzeuger konfiguriert ist zum Empfangen eines Referenztakt-Signals, wobei die Pulserzeugerschaltung konfiguriert ist zum Empfangen des Referenztakt-Signals und zum Erzeugen eines Reset-Referenztakt-Signals, wobei der erste Phasenregelkreis konfiguriert ist zum Empfangen des Referenztakt-Signals und zum Erzeugen eines ersten Taktsignals, wobei die Ganzzahl-Teilerschaltung konfiguriert ist zum Erzeugen eines zweiten Taktsignals durch Verzögern einer ansteigenden Kante des Reset-Referenztakt-Signals durch ein Produkt von (a) einem vorbestimmten ganzzahligen Wert, der in Übertragungsdaten enthalten ist und (b) einem Phasenintervall, wobei die Verarbeitungseinheit konfiguriert ist zum Erzeugen eines ersten Signals, wobei das erste Signal von einer ansteigenden Kante des zweiten Taktsignals phasenverschoben ist, wobei die Phasendetektorschaltung konfiguriert ist zum Empfangen des ersten Signals und zum Erzeugen eines dritten Taktsignals durch Erfassen eines Phasenverschiebungswerts, wobei der zweite Phasenregelkreis konfiguriert ist zum Erzeugen eines vierten Taktsignals, und wobei die Zählereinheit konfiguriert ist zum Berechnen des ganzzähligen Wertes durch Vergleichen des dritten Taktsignals mit dem vierten Taktsignal.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die obigen und weitere Aspekte und Merkmale des vorliegenden erfinderischen Konzepts werden deutlicher durch Bezug auf die beispielhaften Ausführungsformen und die beigefügten Zeichnungen beschrieben, in denen gilt:
1 bis 3 sind Diagramme zum Erläutern eines Verfahrens zum Durchführen von PSK-Kommunikation mittels einer Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts;
4A ist ein Blockdiagramm einer Halbleitervorrichtung, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes;
4B ist ein Blockdiagramm einer Halbleitervorrichtung, die einen NFC-Transmitter umfasst, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes;
5 ist ein Zeitdiagramm, das die Operation einer Halbleitervorrichtung erklärt, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes;
6 ist ein Blockdiagramm, das insbesondere einen Pulserzeuger zeigt aus 4A und 4B;
7 ist ein Blockdiagramm, das insbesondere eine Verzögerungseinheit aus 6 zeigt;
8 ist ein Zeitdiagramm, das die Operation des Pulserzeugers aus 6 erklärt;
9 ist ein Blockdiagramm, das insbesondere eine Ganzzahl-Teilerschaltung zeigt aus 4A und 4B;
10 ist ein Blockdiagramm, das insbesondere eine Verarbeitungseinheit zeigt aus 4A und 4B;
11 ist ein Zeitdiagramm, das die Operation der Verarbeitungseinheit aus 10 erklärt;
12A ist ein Blockdiagramm einer Halbleitervorrichtung, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes;
12B ist ein Blockdiagramm einer Halbleitervorrichtung, die einen NFC-Empfänger umfasst, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes;
13 ist ein Blockdiagramm, das insbesondere eine Phasendetektorschaltung aus 12A und 12B zeigt;
14 ist ein Zeitdiagramm, das die Operation der Phasendetektorschaltung aus 13 erklärt;
15 zeigt schematisch eine NFC-Karte, auf die eine Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts angewendet wurde;
16 ist ein Blockdiagramm eines SoC-Systems, das eine Halbleitervorrichtung gemäß Ausführungsformen des vorliegenden erfinderischen Konzeptes umfasst;
17 ist ein Blockdiagramm eines elektronischen Systems, das eine Halbleitervorrichtung gemäß Ausführungsformen des vorliegenden erfinderischen Konzeptes umfasst; und
18 bis 20 zeigen beispielhafte Halbleitersysteme, auf die die Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts anwendbar ist.
AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Die vorliegende Erfindung wird nun ausführlicher mit Bezug auf die begleitenden Zeichnungen erklärt, in denen Ausführungsformen der erfinderischen Ideen gezeigt werden. Diese Erfindung kann jedoch durch vielerlei verschiedene Formen verkörpert werden und sollte nicht als beschränkend, auf die Ausführungsformen, die im Folgenden kommen, ausgelegt werden. Vielmehr werden diese Ausführungsformen geliefert, so dass diese Offenbarung sorgfältig und vollständig sein wird, und den Umfang der beispielhaften Ausführungsformen vollständig an den Fachmann vermittelt wird. Die gleichen Bezugszeichen kennzeichnen die gleichen Komponenten in der gesamten Beschreibung. In den anhängigen Figuren sind die Dicken der Schichten und Bereiche zur Klarheit übertrieben dargestellt.
Es soll auch verstanden werden, dass wenn eine Schicht als ”auf einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat sein kann, oder auch Zwischenschichten vorhanden sein können. Wenn im Gegensatz dazu ein Element als ”direkt auf” einem anderen Element bezeichnet wird, so sind keine dazwischenliegenden Elemente vorhanden.
Räumlich relative Begriffe wie zum Beispiel ”unterhalb”, ”darunter”, ”niedriger”, ”darüber”, ”obere(r)”, usw., können hierin für die Einfachheit der Beschreibung dazu benutzt, um die Beziehung von einem Element oder Merkmal zu einem anderem Element oder Merkmal zu beschreiben, wie in den Figuren veranschaulicht. Es versteht sich, dass die räumlich relativen Begriffe dazu dienen, verschiedene Orientierungen der Vorrichtung während der Benutzung oder Operation, zusätzlich zu der in den Figuren dargestellten Orientierung zu umfassen. Falls die Vorrichtung zum Beispiel umgedreht wird, wären Elemente, die als ”unter” oder ”unterhalb von” anderen Elementen oder Merkmalen beschrieben sind, dann als ”über” den anderen Elementen oder Merkmalen bezeichnet. Folglich kann der beispielhafte Ausdruck ”darunter” die beiden Orientierungen, darüber und darunter, umfassen. Die Vorrichtung kann anderweitig orientiert sein (um 90 Grad gedreht oder in anderen Orientierungen) und die räumlich relativen Bezeichnungen, die hierin benutzt werden, sind entsprechend auszulegen.
Die Verwendung der Ausdrücke ”ein” und ”eine” und ”das” und ähnliche Bezugnahmen im Kontext der Beschreibung der Erfindung (insbesondere im Kontext der folgenden Ansprüche) sollen so ausgelegt werden, um sowohl zu bedecken die Einzahl und Plural, sofern hier nicht anders oder der Zusammenhang eindeutig angegeben. Die Begriffe ”umfassen”, ”aufweisen”, ”enthalten” und ”beinhalten” werden als offene Begriffe ausgelegt (d. h. im Sinne von ”einschließlich, aber nicht beschränkt darauf”), sofern nicht anders angegeben.
Wenn nicht anders festgelegt, so haben alle hierin benutzten Begriffe die selbe Bedeutung, wie sie von einem Fachmann auf dem Gebiet der Technik, zu welchem die beispielhaften Ausführungsformen gehören, verstanden werden. Es wird darauf hingewiesen, dass die Verwendung von irgendwelchen und allen Beispielen oder beispielhaften Ausdrücken, die hierin verwendet werden, lediglich die Erfindung besser erklären sollen, und keine Einschränkung des Umfangs der Erfindung sein sollen, wenn nicht anders angegeben.
Die vorliegende Erfindung wird unter Bezugnahme auf perspektivische Ansichten, Querschnittsansichten und/oder Draufsichten beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt werden. Somit kann das Profil einer beispielhaften Ansicht modifiziert werden gemäß Herstellungstechniken und/oder Auslösungen. Das heißt, die Ausführungsformen der Erfindung beabsichtigen nicht, den Umfang der vorliegenden Erfindung zu beschränken, sondern sollen alle Änderungen und Modifikationen abdecken, die durch eine Änderung der Herstellungsprozesse verursacht werden können. Somit sind in den Zeichnungen dargestellt Regionen in schematischer Form veranschaulicht und die Formen der Bereiche sind lediglich zur Veranschaulichung und nicht als Einschränkung gedacht.
Der Begriff ”Einheit” oder ”Modul”, wie er hier verwendet wird, meint, ist aber nicht beschränkt auf, eine Software- oder Hardware-Komponente, wie beispielsweise ein feldprogrammierbares Gate-Array (FPGA) oder eine anwendungsspezifisch integrierte Schaltung (ASIC), die bestimmte Aufgaben ausführt. Eine Einheit oder ein Modul kann vorteilhaft so konfiguriert werden, dass sie sich in dem adressierbaren Speichermedium befindet, und konfiguriert sein, dass sie auf einem oder mehreren Prozessoren ausgeführt wird. Somit können eine Einhalt oder ein Modul beispielsweise Komponenten umfassen, wie zum Beispiel Software-Komponenten, objektorientierte Softwarekomponenten, Klassen-Komponenten und Aufgabenkomponenten, Prozesse, Funktionen, Attribute, Verfahren, Subroutinen, Segmente von Programmcode, Treiber, Firmware, Mikrocode, Schaltungen, Daten, Datenbanken, Datenstrukturen, Tabellen, Arrays und Variablen. Die Funktionalität, die in den Komponenten und Einheiten oder Modulen zur Verfügung gestellt wird, kann in weniger Komponenten und Einheiten oder Module oder des Weiteren getrennt in zusätzliche Komponenten und Einheiten oder Modulen kombiniert werden.
1 bis 3 sind Diagramme zum Erläutern eines Verfahrens zum Durchführen von PSK-Kommunikation mittels einer Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts. Ein PSK-Kommunikationsverfahren ist eine Art von RF-Kommunikationsverfahren. Das Verfahren umfasst Durchführen von Kommunikationen durch Anpassen eines Phasenverschiebungsbetrags in Abhängigkeit einer Stärke eines Signals. Ein Digital-zu-Phase-Wandler (digital-to-phase converter, DPC) ist eine Vorrichtung, die ein digitales Signal in ein bestimmtes Phasenverschiebungssignal umwandelt, und gibt ein Signal entsprechend einem Phase-zu-Digital-Wandler (phase-to-digital converter, PDC) ausgibt. Die DPC-Vorrichtung gibt ein Signal aus, so dass der Phasenverschiebungsbetrag zunimmt, wenn der Wert des digitalen Signals zunimmt. Es wird nun Bezug genommen auf die 1 bis 3.
Bezugnehmend auf 1, wird in der Vorrichtung ein Phasenintervall (PI) als eine minimale Einheitsmenge verwendet, um ein digitales Signal in ein Phasenverschiebungssignal umzuwandeln. Wenn zum Beispiel die Größe des Signals gleich M ist und die Phase gleich θ ist, kann ein Phasenverschiebungssignal durch Verwendung von nur THETA erzeugt werden und M kann vernachlässigen werden, was weniger wichtig in der PSK-Kommunikation ist. Das heißt, ein digitales Signal kann in ein Phasenverschiebungssignal umgewandelt werden durch Verwendung von θ = PI·N (d. h. PI multipliziert mit N), wobei N ein ganzzahliger Wert ist. Insbesondere unter der Annahme, dass N der Übertragungsdaten gleich 4 ist und ein voreingestellter Wert von PI gleich 16° ist, dann ist das Phasenverschiebungssignal ein 64° phasenverschobenes Signal.
In Bezug auf 2 und 3, ist der Wert von PI ein voreingestellter Wert und N ist ein anderer Wert entsprechend den Übertragungsdaten. Mit anderen Worten können bestimmte Übertragungsdaten einen vorgegebenen ganzzahligen Wert N enthalten. Das PSK-Signal wird durch Verschieben einer Phase durch ein Produkt von PI und N erzeugt. Ein Referenztakt REF kann um N verzögert werden, unter Verwendung eines Takts, wie beispielsweise ein multiplizierter Takt CLK. Das verzögerte Signal ist das PSK-Signal.
Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts, da das PSK-Signal erzeugt werden kann, nur unter Verwendung einer Phasendomäne, ist es möglich, PSK-Kommunikation in einer eindimensionalen Domäne auszuführen. Dementsprechend ist es möglich, die Belastung des Gesamtsystems zu reduzieren, und ein I/Q-Kanal wird unnötig. Somit kann die PSK-Kommunikation ohne einen Analogmischer durchgeführt werden.
Weiterhin kann das PI unter Verwendung von 360°/M (d. h. 360° dividiert durch M) bestimmt werden, wobei M aus F(CLK) = F(REF)·M bestimmt werden kann. F(CLK) ist eine Frequenz des multiplizierten Takts und F(REF) ist eine Frequenz des Referenztakts. Sobald das F(CLK) und das F(REF) bekannt sind, dann kann die Gleichung für M gelöst werden, um den Wert von M zu bestimmen. Das heißt M = F(CLK)/F(REF) kann hergestellt werden, und somit kann PI = 360°/M hergestellt werden. Mit anderen Worten, das Phasenintervall PI ist abhängig von einem Verhältnis der Frequenz des ersten Taktes zur Frequenz des Referenztakts.
4A ist ein Blockdiagramm einer Halbleitervorrichtung, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes. 4B ist ein Blockdiagramm einer Halbleitervorrichtung, die einen NFC-Transmitter umfasst, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes. 5 ist ein Zeitdiagramm, das die Operation einer Halbleitervorrichtung erklärt, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes. Es wird nun Bezug genommen auf die 4A, 4B und 5.
Bezugnehmend auf 4A, umfasst eine Halbleitervorrichtung 1 einen Referenztakt-Erzeuger 10, einen ersten Phasenregelkreis 20 und eine DPV-Vorrichtung 30. Der Referenztakt-Erzeuger 10 erzeugt das Referenztakt REF und liefert den Referenztakt REF an den ersten Phasenregelkreis 20 und/oder eine Pulserzeugerschaltung 300 der DPC-Vorrichtung 30. In einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann der Referenztakt REF eine erste Frequenz f1 haben. Die erste Frequenz f1 kann zum Beispiel 13,56 MHz sein, aber das vorliegende erfinderische Konzept ist nicht darauf beschränkt.
Der erste Phasenregelkreis 20 empfängt den Referenztakt REF von dem Referenztakt-Erzeuger 10, und erzeugt einen ersten Takt CLK_1 mit einer Frequenz, die unterschiedlich von der Frequenz des Referenztakts REF ist. Beispielsweise kann die Frequenz des ersten Takts CLK_1 eine zweite Frequenz f2 sein. In diesem Fall ist ein Verhältnis der zweiten Frequenz f2 zu der ersten Frequenz f1 gleich M und PI kann durch 360°/M bestimmt werden. Das heißt, M = f2/f1 kann bestimmt werden, und deshalb kann PI = 360°/M hergestellt werden kann. Mit anderen Worten, das Phasenintervall PI ist abhängig von einem Verhältnis der Frequenz des ersten Taktes CKK_1 zu der Frequenz des Referenztakts REF.
Die DPC-Vorrichtung 30 kann die Pulserzeugerschaltung 300, eine Ganzzahl-Teilerschaltung 310 und eine Verarbeitungseinheit 320 umfassen. Die Pulserzeugerschaltung 300 kann den Referenztakt REF von dem Referenztakt-Erzeuger 10 empfangen und einen Reset-Referenztakt RES_REF erzeugen. Der Reset-Referenztakt RES_REF kann der Ganzzahl-Teilerschaltung 310 zur Verfügung gestellt werden. In diesem Fall kann die Pulserzeugerschaltung 300 den Reset-Referenztakt RES_REF erzeugen, gemäß einer vorbestimmten Periode.
Die Ganzzahl-Teilerschaltung 310 kann den ersten Takt CLK_1 von dem ersten Phasenregelkreis 20 erhalten, und kann den Reset-Referenztakt RES_REF von der Pulserzeugerschaltung 300 empfangen. Die Ganzzahl-Teilerschaltung 310 kann den zweiten Takt CLK_2 erzeugen, durch Verzögern der ansteigenden Kante des Reset-Referenztakts RES_REF durch ein Produkt aus einem vorbestimmten ganzzahligen Wert N, der in den Übertragungsdaten DATA enthalten ist, und dem Phasenintervall PI.
5 zeigt, dass der Reset-Referenztakt RES_REF aus dem Referenztakt REF erzeugt wird. Um PSK-Kommunikation durchzuführen, kann ein Kommunikationsstartpunkt gesetzt werden, indem man zunächst eine Reset-Operation durchführt. Durch den Reset-Referenztakt RES_REF ist es möglich, die vorhandenen Daten zu löschen. Durch Berechnung Anzahl N von Takten des ersten Takts CLK_1 von der ersten ansteigenden Kante des Reset-Referenztakt RES_REF, kann ein Phasenverschiebungsbetrag erhalten werden, der verzögert werden soll.
Die Ganzzahl-Teilerschaltung 310 kann die Anzahl an Takten des ersten Takts CLK_1 basierend auf der ersten ansteigenden Kante des Reset-Referenztakts RES_REF berechnen. Zudem kann die Ganzzahl-Teilerschaltung 310 die ansteigende Kante des zweiten Takts CLK_2 bestimmen, die durch N verzögert wird. In dem zweiten Takt CLK_2 ist eine Breite zwischen der ersten ansteigenden Kante und der zweiten ansteigenden Kante, die am nächsten zu der ersten ansteigenden Kante, ein Phasenverschiebungswert. Ein Takt nach der zweiten ansteigenden Kante muss nicht verwendet werden, und der obige Prozess kann wiederholt werden, nachdem ein neuer Reset-Referenztakt RES_REF bereitgestellt wird, wodurch ein phasenverschobenes Signal erzeugt wird.
In Bezug auf 4A und 5, kann die Verarbeitungseinheit 320 ein erstes Übertragungssignal S1 erzeugen, das von der ersten ansteigenden Kante des zweiten Takts CLK_2 phasenverschoben ist. Die Verarbeitungseinheit 320 kann den zweiten Takt CLK_2 aus der Ganzzahl-Teilerschaltung 310 empfangen und das erste Übertragungssignal S1 erzeugen, das phasenverschoben ist um die Breite zwischen der ersten ansteigenden Kante des zweiten Takts CLK_2 und der zweiten ansteigenden Kante, die am nächsten zu der ersten ansteigenden Kante des zweiten Takts CLK_2 ist. Mit anderen Worten, die Verarbeitungseinheit 320 kann das phasenverschobene erste Übertragungssignal S1 basierend auf wenigstens dem zweiten Takt-CLK_2-Signal erzeugen.
Das erste Übertragungssignal S1 ist ein phasenverschobenes Signal und ein Ausgangssignal der PSK-Kommunikation. Durch Verwendung dieses phasenverschobenen Signals, überträgt die Transmitter-Seite ein PSK-Signal, und die Empfänger-Seite empfängt und demoduliert das Signal, um dadurch PSK-Kommunikation durchzuführen.
Bezugnehmend auf 5, wenn ein neuer Reset-Referenztakt RES_REF eingegeben wird (beispielsweise durch die Ganzzahl-Teilerschaltung 310 empfangen), wird ein Phasenverschiebungsbetrag in Reaktion auf einen neuen ganzzahligen Wert durch wiederholtes Durchführen der oben beschriebenen Operation geändert. Die Verarbeitungseinheit 320 kann ein Übertragungssignal mit einem Phasenverschiebungswert erzeugen, der sich von dem ersten Übertragungssignal S1 unterscheidet. Beispielsweise kann der Phasenverschiebungswert des ersten Übertragungssignals S1 gleich θ1 sein, und der Phasenverschiebungswert des nächsten Übertragungssignals (beispielsweise S2) kann gleich θ2 sein und so weiter. Wenn unterschiedliche Phasenverschiebungswerte verwendet werden, können verschiedene Daten übertragen werden.
Bezugnehmend auf 4B kann die Halbleitervorrichtung 1 beispielsweise einen NFC-Transmitter 330 für drahtlose Nahfeld-Kommunikation umfassen. jedoch ist das vorliegende erfinderische Konzept nicht darauf beschränkt. Der NFC-Transmitter 330 oder ein anderer geeigneter Transmitter kann das das erste Übertragungssignal S1, das nächste Übertragungssignal S2 und so weiter von der Verarbeitungseinheit 320 empfangen und kann beispielsweise das erste Übertragungssignal S1, das nächste Übertragungssignal S2 und so weiter drahtlos übertragen.
6 ist ein Blockdiagramm, das insbesondere einen Pulserzeuger zeigt aus 4A und 4B. 7 ist ein Blockdiagramm, das insbesondere eine Verzögerungseinheit aus 6 zeigt. 8 ist ein Zeitdiagramm, das die Operation des Pulserzeugers aus 6 erklärt. Es wird nun Bezug genommen auf die 6 bis 8.
In Bezug auf 6 und 7, kann eine Verzögerungseinheit 301 der Pulserzeugerschaltung 300 mittels einer oder mehreren Flip-Flop-(FF-)Schaltungen (beispielsweise 340 und 350) gebildet werden. Mit anderen Worten kann die Verzögerungseinheit 301 der Pulserzeugerschaltung 300 eine oder mehrere FF-Schaltungen (beispielsweise 340 und 350) umfassen. Die Verzögerungseinheit 301 dient dazu, einen Puls zu erzeugen zum Zurücksetzen der Ganzzahl-Teilerschaltung 310 mit einer Periode des Referenztakts REF. Das heißt, die Pulserzeugerschaltung 300 erzeugt das Reset-Referenztakt RES_REF und stellt ihn der Ganzzahl-Teilerschaltung 310 (aus 4A und 4B) zur Verfügung. Eine Rücksetz-Operation kann für jede Periode des Referenztakts REF ausgeführt werden, da der zweite Takt CLK_2 für jede Periode des Referenztakts REF aktualisiert werden kann. Dementsprechend kann der Phasenverschiebungswert des Ausgangssignals der DPC-Vorrichtung 30 (aus 4A und 4B) gemäß der Periode des Referenztakts REF aktualisiert werden.
Die Verzögerungseinheit 301 kann im Allgemeinen durch Verwendung eines Invertierers und eines Kondensators gebildet werden. Wenn jedoch die Anstiegs-/Abfallzeit durch die Größe des Kondensators eingestellt wird, wird dies durch Verarbeitungs-, Spannungs- und Temperatur-(PVT)Effekte beeinflusst, was problematisch ist. Des Weiteren wird an der schnellen Ecke (fast corner) unter den Halbleiter-Prozess-Ecken die Pulsbreite eng, und der Puls kann sogar verschwinden. Somit muss sonst die Pulsgröße so ausgelegt werden, dass sie groß ist, die in Bezug auf Leistung problematisch sein kann.
Gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts, umfasst die Verzögerungseinheit 301 der Pulserzeugerschaltung 300 eine oder mehrere FF-Schaltungen (beispielsweise 340 und 350). Somit ist es möglich, eine Pulsbreite zu erzeugen, die unabhängig von PVT-Effekten ist.
Bezugnehmend auf 8 kann die Pulserzeugerschaltung 300 durch Verzögern eines Eingangssignals (S_IN) durch eine bestimmte Anzahl von Takten des Taktsignals CLK ein Ausgangssignal (S_OUT) erzeugen. Beispielsweise kann das Ausgangssignal S_OUT dem Reset-Referenztakt RES_REF entsprechen, und das Eingangssignal S_IN kann dem Referenztakt REF entsprechen.
9 ist ein Blockdiagramm, das insbesondere einen Ganzzahl-Teiler zeigt aus 4A und 4B.
Bezugnehmend auf 9 ist das Eingabesignal der Ganzzahl-Teilerschaltung 310 der erste Takt CLK_1, und das Ausgangssignal der Ganzzahl-Teilerschaltung 310 ist der zweite Takt CLK_2. 9 zeigt eine Struktur eines Swallow-Teilers (swallow divider), der einem N-Bit-Signalspeicher (N-bit latch) 355, einen Teilerblock 360, einen Programmzähler 370 und einen Swallow-Zähler (swallow counter) 380 umfasst. Die Ganzzahl-Teilerschaltung 310 ist ein N-Ganzzahl-Teiler mit einem verriegelten (latched) N-Eingang. Der Swallow-Zähler 380 empfängt ein Signal von dem Teilerblock 360 und dem Programmzähler 370 (d. h. RESET-Signal) und erzeugt ein Modulo-Steuersignal. Das Modulo-Steuersignal wird durch den Teilerblock 360 empfangen und verarbeitet.
10 ist ein Blockdiagramm, das insbesondere eine Verarbeitungseinheit zeigt aus 4A und 4B. 11 ist ein Zeitdiagramm, das die Operation der Verarbeitungseinheit aus 10 erklärt.
In Bezug auf 10 und 11, kann die Verarbeitungseinheit 320 unter Verwendung einer FF-Schaltung gebildet werden. Mit anderen Worten, die Verarbeitungseinheit 320 kann eine oder mehrere FF-Schaltungen (z. B. 390 und 395) umfassen. Die Verarbeitungseinheit 320 kann den zweiten Takt CLK_2 als Eingabe empfangen, nur die Breite der ersten ansteigenden Kante und der zweiten ansteigenden Kante des zweiten Takts CLK_2 als DATA_REG abtasten, und das erste Übertragungssignal S1, welches ein phasenverschobenes Signal ist, unter Verwendung von den abgetasteten DATA_REG ausgeben, wie in dem Zeitdiagramm aus 11 gezeigt. Ein PSK-Übertragungssignal kann durch Rücksetzen der Operation für jede Periode des Referenztakts REF wieder ausgegeben werden.
12A ist ein Blockdiagramm einer Halbleitervorrichtung, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes. 12B ist ein Blockdiagramm einer Halbleitervorrichtung, die einen NFC-Empfänger umfasst, gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzeptes. 13 ist ein Blockdiagramm, das insbesondere eine Phasendetektorschaltung aus 12A zeigt. 14 ist ein Zeitdiagramm, das die Operation der Phasendetektorschaltung aus 13 erklärt. Es wird nun Bezug genommen auf die 12A, 12B, 13 und 14.
Bezugnehmend auf 12A umfasst eine Halbleitervorrichtung 2 gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts eine Phasendetektorschaltung 60, einen zweiten Phasenregelkreis 70 und eine Zählereinheit 80. Die Phasendetektorschaltung 60 kann ein erstes Übertragungssignal S1 oder ein zweites Übertragungssignal S2 umfassen, und einen vierten Takt CLK_4 erzeugen, indem der Phasenverschiebungswert des zweiten Übertragungssignals S2 detektiert wird.
Insbesondere kann die Phasendetektorschaltung 60 den Referenztakt REF empfangen und den Phasenverschiebungswert durch Vergleichen des Referenztakts REF mit dem ersten Übertragungssignal S1 oder dem zweiten Übertragungssignal S2 detektieren. Wenn die Phasendetektorschaltung 60 das erste Übertragungssignal S1 empfängt, wenn die Frequenz des Referenztakts REF eine dritte Frequenz f3 ist und die Frequenz des ersten Übertragungssignals S1 eine vierte Frequenz f4 ist, ist ein Verhältnis der vierten Frequenz f4 zu der dritten Frequenz f3 gleich M1, und PI kann durch 360°/M1 festgelegt werden. Das heißt, M1 = f4/f3 kann festgelegt werden, und deshalb kann PI = 360°/M1 festgelegt werden. Mit anderen Worten, das Phasenintervall PI ist abhängig von einem Verhältnis der vierten Frequenz des ersten Übertragungssignals S1 zu der dritten Frequenz des Referenztakts REF.
Alternativ, wenn die Phasendetektorschaltung 60 das zweite Übertragungssignal S2 empfängt, wenn die Frequenz des Referenztakts REF die dritte Frequenz f3 ist und die Frequenz des ersten Übertragungssignals S1 eine fünfte Frequenz f5 ist, ist ein Verhältnis der fünften Frequenz f5 zu der dritten Frequenz f3 gleich M2, und PI kann durch 360°/M2 festgelegt werden. Das heißt, M2 = f5/f3 kann festgelegt werden, und deshalb kann PI = 360°/M2 festgelegt werden. Mit anderen Worten, das Phasenintervall PI ist abhängig von einem Verhältnis der fünften Frequenz des Übertragungssignals S1 zu der dritten Frequenz des Referenztakts REF.
Bezugnehmend auf 13 kann die Phasendetektorschaltung 60 den Phasenverschiebungsbetrag zwischen dem Referenztakt REF und dem ersten Übertragungssignal S1 oder dem zweiten Übertragungssignal 52 von der Pulsbreite berechnen, den vierten Takt CLK_4 erzeugen und den vierten Takt CLK_4 an die Zählereinheit 80 (von 12A und 12B) liefern.
Die Phasendetektorschaltung 60 gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts umfasst eine OR-Gatterschaltung 365 und eine invertierende Schaltung 375. Im Allgemeinen kann eine SR-Latch-Schaltung verwendet werden, aber sie ist anfällig auf eine elektromagnetisch verrauschte Umgebung. Daher kann eine Struktur der Phasendetektorschaltung 60 gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts stattdessen verwendet werden, was die Anfälligkeit gegenüber elektromagnetisch verrauschten Umgebungen reduziert. Die Phasendetektorschaltung 60 kann eine oder mehrere FFs (beispielsweise 385, 386 und 387) und eine NAND-Gatterschaltung 388 umfassen. Eine Verzögerungsschaltung 389 kann das erste Übertragungssignal S1 oder das zweite Übertragungssignal S2 empfangen und das entsprechende Übertragungssignal verzögern. Der FF 387 kann das verzögerte Übertragungssignal empfangen und die invertierende Schaltung 375 steuern. Jedes der FFs 385 und 386 kann ein logisches Hoch-Signal und das Referenztakt REF-Signal empfangen. Der FF 385 und der FF 386 können miteinander gekoppelt sein. Die invertierende Schaltung 375 kann dem vierten Takt CLK_4 ausgeben.
Die Phasendetektorschaltung 60 gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann für eine PDC-Vorrichtung optimiert werden, die in PSK-Kommunikationen verwendet werden kann. Um den Einfluss des elektromagnetischen Rauschens zu minimieren, verwendet die Phasendetektorschaltung 60 ein Ecken-Auslöse-Verfahren um ein Ausgangssignal konstant als eine Pulsbreite zwischen dem Referenztakt REF und dem ersten Übertragungssignal S1 oder dem zweiten Übertragungssignal S2 auszugeben.
In Bezug auf 13 und 14, kann die ansteigende Kante des Referenztakts REF hinter (d. h. zeitlich später als) der steigenden Kante des ersten Übertragungssignals S1 oder des zweiten Übertragungssignals S2 sein, was der Fall nach dem Punkt A ist. In diesem Fall ist das erste Übertragungssignal S1 oder das zweite Übertragungssignal S2 relativ vor (d. h. zeitlich früher als) dem Referenztakt REF, und in einem solchen Szenario wird das Übertragungssignal wird durch die invertierende Schaltung 375 invertiert (d. h. durch Auswählen des MUX als 1). Da das invertierte Signal ein Ausgangssignal ist, das konstant als eine Breite zwischen der ansteigenden Kante des Referenztakts REF und der ansteigenden Kante des ersten Übertragungssignals S1 oder des zweiten Übertragungssignals S2 ausgegeben wird, kann die PDC-Vorrichtung normal betrieben werden. Mit anderen Worten, die Phasendetektorschaltung 60 kann verursachen, dass der CLK_4 einen logischen Pegel-Wert entsprechend einer Breite zwischen einer zweiten ansteigenden Kante des Referenztakt-Signals und einer zweiten ansteigenden Kante aufweist, die am nächsten zu und nach der ersten ansteigenden Kante des ersten Taktsignals ist.
Insbesondere bezogen auf 14, wenn der Referenztakt REF vor (d. h. zeitlich früher) dem ersten Übertragungssignal 81 oder dem zweiten Übertragungssignal S2 ist, gibt die Phasendetektorschaltung 60 ein UP-Signal-Takt als den vierten Takt CLK_4 aus. Umgekehrt, wenn das erste Übertragungssignal S1 oder das zweite Übertragungssignal 52 vor (d. h. zeitlich früher) dem Referenztakt REF ist, gibt die Phasendetektorschaltung 60 ein DN-Signal-Takt als den vierten Takt CLK_4 aus.
Der vierte Takt CLK_4 hat eine Breite entsprechend zwischen der ansteigenden Kante des Referenztakts REF und der ansteigenden Kante des ersten Übertragungssignals S1 oder des zweiten Übertragungssignals 82 als logischer Pegel-Wert. Zum Beispiel kann der logische Pegel-Wert ein hoher logischer Wert sein. Da das erste Übertragungssignal S1 oder das zweite Übertragungssignal S2 vor (d. h. zeitlich früher) dem Referenztakt REF an Punkt A ist, wie in 14 gezeigt, wird der UP-Signal-Takt als vierter Takt CLK_4 vor dem Punkt A ausgegeben, und der DN-Signal-Takt wird als der vierte Takt CLK_4 nach dem Punkt A ausgegeben.
Unter erneuter Bezugnahme auf 12A kann der zweite Phasenregelkreis 70 einen fünften Takt CLK_5 erzeugen, der eine Frequenz aufweist, die ein Vielfaches der Frequenz des Referenztakts REF ist, und den fünften Takt CLK_5 an die Zählereinheit 80 bereitstellen. Die Zählereinheit 80 kann einen ganzzahligen Wert N entsprechend dem verzögerten Phasenwert berechnen und ausgeben, durch Vergleichen des vierten Takts CLK_4 mit dem fünften Takt CLK_5, beispielsweise unter Verwendung einer OR-Gatterschaltung 65. Die Zählereinheit 80 kann den ganzzahligen Wert N als Verhältnis des Phasenverschiebungswerts THETA zu dem PI berechnen. Wenn der ganzzahlige Wert N bestimmt wird, können die Daten entsprechend demoduliert werden.
Bezugnehmend auf 12B kann die Halbleitervorrichtung 2 beispielsweise einen NFC-Empfänger 75 für drahtlose Nahfeld-Kommunikation umfassen. jedoch ist das vorliegende erfinderische Konzept nicht darauf beschränkt. Der NFC-Empfänger 75 oder ein anderer geeigneter Empfänger kann drahtlos, beispielsweise, das erste Übertragungssignal S1, das nächste Übertragungssignal S2 und so weiter empfangen und das erste Übertragungssignal S1, das nächste Übertragungssignal S2 und so weiter, an die Phasendetektorschaltung 60 liefern.
15 zeigt schematisch eine NFC-Karte, auf die eine Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts angewendet wurde.
Bezugnehmend auf 15, kann die Halbleitervorrichtung auf einige Ausführungsformen des vorliegenden erfinderischen Konzepts auf einen Transmitter 101 und/oder einen Empfänger 102 angewendet werden oder diese anderweitig enthalten, um die NFC-Kommunikation zu erleichtern. Der Transmitter 101 kann eine DPC-Vorrichtung 110 umfassen und die DPC-Vorrichtung 110 kann den Referenztakt-Erzeuger 10 (von 4A und 4B), die Pulserzeugerschaltung 300 (von 4A und 4B), den ersten Phasenregelkreis 20 (von 4A und 4B), die Ganzzahl-Teilerschaltung 310 (von 4A und 4B), und die Verarbeitungseinheit 320 (von 4A und 4B) umfassen, die oben im Detail beschrieben sind.
Des Weiteren kann der Empfänger 102 eine PDC-Vorrichtung 120 umfassen. Die PDE-Vorrichtung 120 kann die Phasendetektorschaltung 60 (von 12A und 12B), den zweiten Phasenregelkreis 70 (von 12A und 12B) und die Zählereinheit 80 (von 12A und 12B) umfassen, die oben im Detail beschrieben sind.
Jedoch ist das vorliegende erfinderische Konzept nicht darauf beschränkt. Zum Beispiel können der Transmitter 101 und der Empfänger 102 auf ein Kommunikationssystem angewendet werden, das PSK-Kommunikation verwendet.
16 ist ein Blockdiagramm eines SoC-Systems, das eine Halbleitervorrichtung gemäß Ausführungsformen des vorliegenden erfinderischen Konzeptes umfasst. Bezugnehmend auf 16 kann ein SoC-System 1000 kann einen Anwendungsprozessor 1001 und einen DRAM-1060 umfassen. Der Anwendungsprozessor 1001 kann eine zentrale Verarbeitungseinheit 1010, ein Multimedia-System 1020, einen Bus 1030, ein Speichersystem 1040 und eine Peripherieschaltung 1050 umfassen.
Die zentrale Verarbeitungseinheit 1010 kann Operationen ausführen, die zum Betreiben des SoC-Systems 1000 erforderlich sind. In einigen Ausführungsformen des vorliegenden erfinderischen Konzepts, kann die zentrale Verarbeitungseinheit 1010 Operationen in einer Mehr-Kern-Umgebung ausführen, die eine Vielzahl von Kernen umfasst.
Das Multimedia-System 1020 kann verwendet werden, um verschiedene Multimedia-Funktionen in dem SoC-System 1000 durchzuführen. Das Multimedia-System 1020 kann ein 3D-Engine-Modul, einen Video-Codec, ein Anzeigesystem, ein Kamerasystem, einen Post-Prozessor, und dergleichen umfassen.
Der Bus 1030 kann in Datenkommunikationen zwischen der zentralen Verarbeitungseinheit 1010, dem Multimedia-System 1020, dem Speichersystem 1040 und der Peripherieschaltung 1050 verwendet werden. In einigen Ausführungsformen der vorliegenden Erfindung kann der Bus 1030 eine mehrschichtige Struktur aufweisen. Genauer gesagt, als ein Beispiel für den Bus 1030 können ein mehrschichtiger Advanced-High-Performance-Bus (AHB) oder eine mehrschichtige Advanced-eXtensible-Interface (AXI) verwendet werden, aber das vorliegende erfinderische Konzept ist nicht darauf beschränkt.
Das Speichersystem 1040 kann eine Umgebung zur Verfügung stellen, um den Anwendungsprozessor 1001 mit einem externen Speicher zu verbinden (beispielsweise DRAM 1060) und zum Ausführen einer Hochgeschwindigkeits-Operation. In einigen Ausführungsformen des vorliegenden erfinderischen Konzepts, kann das Speichersystem 1040 eine separate Steuerung (beispielsweise DRAM-Steuerung) umfassen zum Steuern des externen Speichers (z. B. DRAM 1060).
Die Peripherieschaltung 1050 kann eine für das SoC-System 1000 benötigte Umgebung umfassen, um eine glatte Verbindung zu einer externen Vorrichtung (beispielsweise zu einem Mainboard) bereitzustellen. Dementsprechend kann die Peripherieschaltung 1050 eine Vielfallt von Schnittstellen umfassen, die mit einer externen Vorrichtung kompatibel sein müssen, die mit dem SoC-System 1000 verbunden sind.
Der DRAM 1060 kann als Betriebsspeicher fungieren, der nötig ist, um den Anwendungsprozessor 1001 zu betreiben. In einigen Ausführungsformen des vorliegenden erfinderischen Konzepts kann der DRAM 1060 außerhalb des Anwendungsprozessors 1001 angeordnet sein, wie dargestellt. Genauer gesagt, können der DRAM 1060 und der Anwendungsprozessor 1001 in Form von Package-on-Package (PoP) verpackt werden. Wenigstens eine der Halbleitervorrichtungen gemäß den oben beschriebenen Ausführungsformen des vorliegenden erfinderischen Konzepts kann in dem SoC-System 1000 verwendet werden.
17 ist ein Blockdiagramm eines elektronischen Systems, das eine Halbleitervorrichtung gemäß Ausführungsformen des vorliegenden erfinderischen Konzeptes umfasst. Bezugnehmend auf 17 kann das elektronische System 1100 eine Steuerung 1110, eine Eingabe-/Ausgabe-(I/O-)Vorrichtung 1120, eine Speichervorrichtung 1130, eine Schnittstelle 1140, und einen Bus 1150 umfassen.
Die Steuerung 1110, die I/O-Vorrichtung 1120, die Speichervorrichtung 1130, und/oder die Schnittstelle 1140 können miteinander durch den Bus 1150 verbunden sein. Der Bus 1150 entspricht einem Pfad, durch den Daten übertragen werden. Die Steuerung 1110 kann wenigstens einen Mikroprozessor, einen digitalen Signalprozessor, einen Mikrocontroller und andere Logikvorrichtungen umfassen, die Funktionen ausführen können, die ähnlich zu denen davon sind.
Die I/O-Vorrichtung 1120 kann ein Tastenfeld, eine Tastatur und eine Anzeigevorrichtung umfassen. Die Speichervorrichtung 1130 kann Daten und/oder Befehle speichern. Die Schnittstelle 1140 dient zum Übertragen/Empfangen von Daten zu/von einem Datenübertragungsnetzwerk. Die Schnittstelle 1140 kann eine drahtgebundene oder drahtlose Schnittstelle sein. Zum Beispiel kann die Schnittstelle 1140 eine Antenne oder einen drahtgebundenen/drahtlosen Sendeempfänger umfassen.
Obwohl nicht gezeigt, kann das elektronische System 1100 des Weiteren einen Hochgeschwindigkeits-DRAM und/oder SRAM als Arbeitsspeicher zum Verbessern des Betriebs des elektronischen Systems 1100 umfassen. Wenigstens eine der Halbleitervorrichtungen gemäß den oben beschriebenen Ausführungsformen des vorliegenden erfinderischen Konzepts kann als eine Komponente in dem SoC-System 1000 verwendet werden. Das elektronische System 1100 kann auf einen Personal-Digital-Assistant (PDA), einen tragbaren Computer, ein Web-Tablet, ein drahtloses Telefon, ein Mobiltelefon, einen digitalen Musik-Player, eine Speicherkarte oder ein elektronisches Produkt angewendet werden, das in der Lage ist Informationen in einer drahtlosen Umgebung zu senden und/oder empfangen.
18 bis 20 zeigen beispielhafte Halbleitersysteme, auf die die Halbleitervorrichtung gemäß einigen Ausführungsformen des vorliegenden erfinderischen Konzepts anwendbar ist. 18 zeigt einen Tablet-PC 1200, Fig. FIG zeigt einen Laptop 1300 und 20 zeigt ein Smartphone 1400. Die Halbleitervorrichtung gemäß einigen Ausführungsformen des erfinderischen Konzepts, die hierin beschriebenen werden, können in dem Tablet-PC 1200, dem Laptop 1300, dem Smartphone 1400 oder dergleichen verwendet werden.
Es versteht sich, dass die Halbleitervorrichtung gemäß Ausführungsformen des vorliegenden erfinderischen Konzepts auf andere integrierte Schaltungsvorrichtungen angewendet werden kann, die nicht dargestellt sind. Das heißt, als Beispiele für das Halbleitersystem gemäß der Ausführungsformen des vorliegenden erfinderischen Konzepts wurden nur der Tablet-PC 1200, der Laptop 1300 und das Mobiltelefon 1400 genannt, aber ein Beispiel des Halbleitersystems nach der vorliegenden Ausführungsform ist nicht darauf beschränkt.
In einigen Ausführungsformen des vorliegenden erfinderischen Konzepts, kann das Halbleitersystem als ein Computer, ein Ultra-Mobile-Personal-Computer (UMPC), eine Workstation, ein Net-Buch, ein Personal-Digital-Assistant (PDA), ein tragbarer Computer (PC), ein drahtloses Telefon, ein Mobiltelefon, ein E-book, ein tragbarer Multimedia-Player (PMP), eine tragbare Spielkonsole, ein Navigationsgerät, eine Black-Box, eine Digitalkamera, ein 3D-Fernseher, ein digitaler Audio-Recorder, ein digitaler Audio-Player, ein digitaler Bild-Recorder, ein digitaler Bild-Player, ein digitaler Videorecorder, ein digitaler Video-Player oder ähnliches implementiert werden.
Während das vorliegende erfinderische Konzept gezeigt und geschrieben wurde mit Bezug auf gewisse Ausführungsformen davon, versteht der Fachmann, dass vielerlei Veränderungen in der Form und den Details gemacht werden können, ohne von dem Geiste und dem Umfang der vorliegenden Erfindung abzuweichen, wie sie in den anhängigen Ansprüchen festgelegt ist. Es ist deshalb gewünscht, dass die vorliegenden Ausführungsformen in jeder Hinsicht als illustrativ und nicht als beschränkend angesehen werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-2015-0114374 [0001]

Claims

Halbleitervorrichtung, die einen Modulator zur Phasenumtastungs-(phase shift keying, PSK)Kommunikation umfasst, die umfasst: einen Referenztakt-Erzeuger, der konfiguriert ist zum Erzeugen eines Referenztakt-Signals; einen Phasenregelkreis (phase locked loop, PLL), der konfiguriert ist zum Empfangen des Referenztakt-Signals und zum Erzeugen eines ersten Taktsignals, das eine Frequenz aufweist, die sich von einer Frequenz des Referenztakt-Signals unterscheidet; eine Ganzzahl-Teilerschaltung, die konfiguriert ist zum Erzeugen eines zweiten Taktsignals durch Verzögern einer ansteigenden Kante des Referenztakt-Signals um ein Produkt durch (a) einen vorbestimmten ganzzahligen Wert, der in Übertragungsdaten enthalten ist und (b) ein Phasenintervall und eine Verarbeitungseinheit, die konfiguriert ist zum Erzeugen eines ersten Übertragungssignals, wobei das erste Übertragungssignal von einer ersten ansteigenden Kante des zweiten Taktsignals phasenverschoben ist, wobei das Phasenintervall abhängig von einem Verhältnis der Frequenz des ersten Taktes zu der Frequenz des Referenztakts ist.
Halbleitervorrichtung nach Anspruch 1, wobei das Verhältnis der Frequenz des ersten Taktsignals zu der Frequenz des Referenztakt-Signals gleich M ist, und das Phasenintervall durch 360° dividiert durch M bestimmt wird.
Halbleitervorrichtung nach Anspruch 1, die des Weiteren eine Pulserzeugerschaltung umfasst, die konfiguriert ist zum Empfangen des Referenztakt-Signals und zum Erzeugen eines Referenztakt-Signals, wobei: die Ganzzahl-Teilerschaltung konfiguriert ist zum Empfangen des Referenztakt-Signals von der Pulserzeugerschaltung zum Erzeugen eines dritten Taktsignals, und die Verarbeitungseinheit konfiguriert ist zum Erzeugen eines zweiten Übertragungssignals, wobei das zweite Übertragungssignal von einer ersten ansteigenden Kante des dritten Taktsignals phasenverschoben ist.
Halbleitervorrichtung nach Anspruch 3, wobei die Ganzzahl-Teilerschaltung konfiguriert ist zum Erzeugen des dritten Taktsignals durch Verzögern einer ansteigenden Kante des Reset-Referenztakt-Signals durch ein Produkt des ganzzahligen Wertes und dem Phasenintervall.
Halbleitervorrichtung nach Anspruch 3, wobei die Pulserzeugerschaltung konfiguriert ist zum Erzeugen des Reset-Referenztakt-Signals entsprechend einer vorbestimmten Periode.
Halbleitervorrichtung nach Anspruch 3, wobei: die Pulserzeugerschaltung konfiguriert ist zum Erzeugen eines ersten Reset-Referenztakt-Signals und eines zweiten Reset-Referenztakt-Signals, und die Ganzzahl-Teilerschaltung konfiguriert ist zum Erzeugen des dritten Taktsignals basierend auf einer ansteigenden Kante des ersten Reset-Referenztakt-Signals, und zum Erzeugen eines vierten Taktsignals basierend auf einer ansteigenden Kante des zweiten Reset-Referenztakt-Signals.
Halbleitervorrichtung nach Anspruch 6, wobei: die Verarbeitungseinheit konfiguriert ist zum Erzeugen eines dritten Übertragungssignals, das dritte Übertragungssignal phasenverschoben ist von einer ansteigenden Kante des vierten Taktsignals, und das dritte Übertragungssignal sich von dem zweiten Übertragungssignal unterscheidet.
Halbleitervorrichtung nach Anspruch 1, wobei die Verarbeitungseinheit konfiguriert ist zum Erzeugen des ersten Übertragungssignals mit einem Wert, der durch eine Breite zwischen der ersten ansteigenden Kante des zweiten Taktsignals und einer zweiten ansteigenden Kante, die der ersten ansteigenden Kante des zweiten Taktsignals am nächsten ist verzögert wird.
Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung einen Near-Field-Communication-(NFC-)Transmitter umfasst, der konfiguriert zum Übertragen des ersten Übertragungssignals.
Halbleitervorrichtung, die einen Modulator zur Phasenumtastungs-(phase shift keying, PSK)Kommunikation umfasst, die umfasst: eine Ganzzahl-Teilerschaltung, die konfiguriert ist zum Empfangen eines ersten Taktsignals, das eine Frequenz aufweist, die ein Vielfaches einer Frequenz eines Referenztakt-Signals ist, zum Empfangen eines Reset-Referenztakt-Signals, und zum Erzeugen eines zweiten Taktsignals durch Verzögern einer ansteigenden Kante des Reset-Referenztakt-Signals durch ein Produkt von (a) einem vorbestimmten ganzzahligen Wert, der in Übertragungsdaten enthalten ist und (b) einem Phasenintervall; und eine Verarbeitungseinheit, die konfiguriert ist zum Erzeugen eines ersten Übertragungssignals, wobei das erste Übertragungssignal von einer ersten ansteigenden Kante des zweiten Taktsignals phasenverschoben ist, wobei das Phasenintervall abhängig von einem Verhältnis der Frequenz des ersten Taktes zu der Frequenz des Referenztakts ist.
Halbleitervorrichtung nach Anspruch 10, wobei das Verhältnis der Frequenz des ersten Taktsignals zu der Frequenz des Referenztakt-Signals gleich M ist, und das Phasenintervall durch 360° dividiert durch M bestimmt wird.
Halbleitervorrichtung nach Anspruch 10, wobei: die Ganzzahl-Teilerschaltung konfiguriert ist zum Empfangen eines ersten Reset-Referenztakt-Signals und eines zweiten Reset-Referenztakt-Signals, die Ganzzahl-Teilerschaltung konfiguriert ist zum Erzeugen des zweiten Taktsignals basierend auf einer ansteigenden Kante des ersten Reset-Referenztakt-Signals, und die Ganzzahl-Teilerschaltung konfiguriert ist zum Erzeugen eines dritten Taktsignals basierend auf einer ansteigenden Kante des zweiten Reset-Referenztakt-Signals.
Halbleitervorrichtung nach Anspruch 12, wobei: die Verarbeitungseinheit konfiguriert ist zum Erzeugen eines zweiten Übertragungssignals, das zweite Übertragungssignal phasenverschoben ist von einer ansteigenden Kante des dritten Taktsignals, und das zweite Übertragungssignal sich von dem ersten Übertragungssignal unterscheidet.
Halbleitervorrichtung nach Anspruch 10, wobei die Verarbeitungseinheit konfiguriert ist zum Erzeugen des ersten Übertragungssignals mit einem Wert, der durch eine Breite zwischen der ersten ansteigenden Kante des zweiten Taktsignals und einer zweiten ansteigenden Kante, die der ersten ansteigenden Kante des zweiten Taktsignals am nächsten ist verzögert wird.
Halbleitervorrichtung nach Anspruch 10, wobei die Halbleitervorrichtung einen Near-Field-Communication-(NFC-)Transmitter umfasst, der konfiguriert zum Übertragen des ersten Übertragungssignals.
Halbleitervorrichtung, die einen Demodulator zur Phasenumtastungs-(phase shift keying, PSK-)Kommunikation umfasst, die umfasst: eine Phasendetektorschaltung, die konfiguriert ist zum Empfangen eines ersten Taktsignals und zum Erzeugen eines zweiten Taktsignals durch Erfassen eines Phasenverschiebungswerts des ersten Taktsignals; einen Phasenregelkreis (PLL), der konfiguriert ist zum Erzeugen eines dritten Taktsignals, das eine Frequenz aufweist, die ein Vielfaches einer Frequenz eines Referenztaktsignals ist; und eine Zählereinheit, die konfiguriert ist zum Berechnen eines ganzzahligen Wertes entsprechend einem verzögerten Phasenwert durch Vergleichen des zweiten Taktsignals mit dem dritten Taktsignal, wobei die Phasendetektorschaltung konfiguriert ist zum Veranlassen, dass das zweite Taktsignal einen logischen Pegel-Wert aufweist entsprechend einer Breite zwischen einer ersten ansteigenden Kante des Referenztakt-Signals und einer ersten ansteigenden Kante des ersten Taktsignals, und wobei, wenn eine zweite ansteigende Kante des ersten Taktsignals vor einer zweiten ansteigenden Kante des Referenztakt-Signals ist, die Phasendetektorschaltung konfiguriert ist zum Veranlassen, dass das zweite Taktsignal einen logische Pegel-Wert aufweist entsprechend einer Breite zwischen der zweiten ansteigenden Kante des Referenztakt-Signals und einer dritten ansteigenden Kante, die am nächsten zu und nach der zweiten ansteigenden Kante des ersten Taktsignals ist.
Halbleitervorrichtung nach Anspruch 16, wobei das Verhältnis der Frequenz des dritten Taktsignals zu der Frequenz des Referenztakt-Signals gleich M ist, und ein Phasenintervall durch 360° dividiert durch M bestimmt wird.
Halbleitervorrichtung nach Anspruch 17, wobei die Zähleinheit konfiguriert ist zum Berechnen des ganzzahligen Werts als ein Verhältnis des Phasenverschiebungswerts zu dem Phasenintervall zu berechnen.
Halbleiterbauelement nach Anspruch 16, wobei der logische Pegel-Wert ein hoher logischer Pegel ist.
Halbleitervorrichtung nach Anspruch 16, wobei die Halbleitervorrichtung einen Near-Field-Communication-(NFC-)Empfänger umfasst, der konfiguriert zum Empfangen des ersten Taktsignals.