DE112011105674T5

DE112011105674T5 - Datenwiederherstellung bei niedriger Energie unter Verwendung von Übertaktung

Info

Publication number: DE112011105674T5
Application number: DE112011105674.5T
Authority: DE
Inventors: Wei-Lien Yang
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2014-07-17
Also published as: CN203133826U; US20130272368A1; TW201328203A; WO2013048395A1; TWI493887B

Abstract

Vorliegend ist eine Vorrichtung, ein System und ein Verfahren zur Datenwiederherstellung bei Niedrigenergie unter Verwendung von Übertaktung beschrieben. Die Vorrichtung ist ein Empfänger, der einen Flankendetektor enthält, um eine erste fallende Flanke und eine erste steigende Flanke eines Eingangssignals zu detektieren, das von einem Sender empfangen wird; einen Zähler zum Zählen in einer ersten Richtung als Antwort auf Detektieren der ersten fallenden Flanke und zum Zählen in einer zweiten Richtung als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals, wobei der Zähler einen endgültigen Zählwert anhand der Zählwerte in den ersten und zweiten Richtungen erzeugen soll; und eine Entscheidungseinheit zum Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert haben, wobei die Bestimmung gemäß dem endgültigen Zählwert vorgenommen wird, wobei der Empfänger und der Sender ein Mobile Industry Processor Interface (MIPI®) M-PHY(SM)-Empfänger und -Sender sind.

Description

GEBIET DER ERFINDUNG
Ausführungsformen der Erfindung beziehen sich allgemein auf das Gebiet von Niedrigenergie-Eingabe/Ausgabe(input/output (I/O))-Transceivern. Genauer beziehen sich Ausführungsformen der Erfindung auf eine Vorrichtung, ein System und ein Verfahren zur Datenwiederherstellung bei niedriger Energie unter Verwendung von Übertaktung.
HINTERGRUND
Indem Energieverlust eine standardmäßige Leistungsmessgröße für Unterhaltungselektronik, beispielsweise Tablet-PCs, Smartphones, Niedrigenergie-Laptops oder Net-Books etc., wird, sind traditionelle Hochgeschwindigkeits-Eingabe/Ausgabe (I/O)-Transceiver, die in Prozessoren solcher Unterhaltungsgeräte (oder irgendeiner anderen Niedrigenergieeinrichtung) nicht optimal für Niedrigenergiebetrieb. Ein Grund dafür, dass die traditionellen Hochgeschwindigkeits-I/O-Transceiver suboptimale Architekturen für Niedrigenergiebetrieb sind, ist die Verwendung von Taktdatenwiederherstellungs(clock data recovery (CDR))-Schaltungen in den Empfängern dieser Transceiver. Diese CDR-Schaltungen schließen analoge Schaltungen, beispielsweise Delay-Locked-Loops (DLL), Referenzgeneratoren (beispielsweise Bandlücken- oder Widerstandsteiler (resistor ladders)), Phasenregelschleifen (phase locked loops (PLLs)) und andere analoge und gemischte Signalschaltungen, ein.
Die obigen analogen Schaltungen verlieren während normalem Betrieb Gleichstrom(direct current (DC))-Energie. Während diese analogen Schaltungen hinsichtlich ihrer Größe herunterskaliert werden können, um bei geringen Frequenzen, somit Niedrigenergie, zu arbeiten, verbleibt der DC-Energieverbrauch bei Niedrigenergieverbrauch ein Engpass. Darüber hinaus sind solche Empfängerarchitekturen, die analoge Schaltungen verwenden, beispielsweise DLLs, Referenzgeneratoren (beispielsweise Bandlücken- oder Widerstandsteiler (resistor ladders)), PLLs und andere analoge und gemischte Signalschaltungen nicht in der Lage, die strengen Niedrigenergiespezifikationen des Mobile Industry Processor Interface (MIPI), wie in der MIPI Alliance Spezifikation für M-PHY(SM), Version 1.00.00 vom 8. Februar 2011 beschrieben und am 28. April 2011 akzeptiert, zu erfüllen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen der Erfindung können aus der unten folgenden ausführlichen Beschreibung und aus den beigefügten Zeichnungen verschiedener Ausführungsformen der Erfindung besser verstanden werden, die jedoch nicht ausgelegt werden sollen, die Erfindung auf die konkreten Ausführungsformen zu beschränken, sondern lediglich zur Erklärung und zum Verständnis dienen sollen.
1 zeigt eine System-Eingabe/Ausgabe (I/O)-Verbindung auf Hochebene mit einem Empfänger, der konfiguriert ist, Daten gemäß einer Ausführungsform der Erfindung über Niedrigenergielogikeinheiten wiederherzustellen.
2 zeigt eine pulsbreitenmodulierte (pulse width modulated (PWM)) Wellenform, wie sie in den hier beschriebenen Ausführungsformen verwendet wird.
3 zeigt eine Empfängerarchitektur zum Bereitstellen von Datenwiederherstellung über ihre Niedrigenergielogikeinheiten gemäß einer Ausführungsform der Erfindung.
4 zeigt einen Satz von Wellenformen verschiedener Signale der Empfängerarchitektur gemäß einer Ausführungsform der Erfindung.
5 zeigt ein Flussdiagramm eines Verfahrens zum Wiederherstellen von Daten über die Niedrigenergielogikeinheiten gemäß einer Ausführungsform der Erfindung.
6 zeigt ein ausführliches Flussdiagramm eines Verfahrens zum Wiederherstellen von Daten über die Niedrigenergielogikeinheiten gemäß einer Ausführungsform der Erfindung.
7 zeigt ein Diagramm auf Systemebene, das einen Prozessor umfasst, der den Empfänger mit Logik zum Wiederherstellen von Daten unter Verwendung von Übertaktung gemäß einer Ausführungsform der Erfindung aufweist.
ZUSAMMENFASSUNG
Ausführungsformen der Erfindung beziehen sich auf eine Vorrichtung, ein System und ein Verfahren für Datenwiederherstellung bei Niedrigenergie unter Verwendung von Übertaktung.
In einer Ausführungsform ist die Vorrichtung ein Empfänger, der umfasst: einen Flankendetektor zum Detektieren einer ersten fallenden Flanke und einer ersten steigenden Flanke eines Eingangssignals, das von einem Sender empfangen wird; einen Zähler zum Zählen in einer ersten Richtung als Antwort auf Detektieren der ersten fallenden Flanke und zum Zählen in einer zweiten Richtung als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals, wobei der Zähler einen endgültigen Zählerwert anhand der Zählwerte in den ersten und zweiten Richtungen erzeugen soll; und eine Entscheidungseinheit zum Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert aufweisen, wobei die Bestimmung gemäß dem endgültigen Zählerwert erfolgt.
In einer Ausführungsform umfasst das System den oben diskutierten Empfänger, der mit einem Sender gekoppelt ist; und eine Anzeigeeinheit zum Anzeigen einer Version von Daten, die in dem Eingangssignal kodiert sind.
In einer Ausführungsform umfasst das Verfahren: Empfangen eines Eingangssignals von einem Sender; Identifizieren einer ersten fallenden Flanke und einer ersten steigenden Flanke des Eingangssignals; durch den Zähler Zählen in einer ersten Richtung als Antwort auf Identifizieren der ersten fallenden Flanke und Zählen in einer zweiten Richtung als Antwort auf Identifizieren der ersten steigenden Flanke des Eingangssignals; Speichern eines Zählwerts als Antwort auf Identifizieren einer zweiten fallenden Flanke des Eingangssignals, wobei die zweite fallende Flanke zeitlich nach der ersten fallenden Flanke erscheint; und Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert aufweisen, wobei das Bestimmen gemäß dem gespeicherten Zählwert erfolgt.
In einer Ausführungsform umfasst der Empfänger ferner einen Überabtaster, der mit dem Zähler gekoppelt ist, um ein überabgetastetes Taktsignal für den Zähler zu erzeugen, wobei der Überabtaster betrieben werden kann, um das überabgetastete Taktsignal durch Erzeugen von Impulssignalen an den steigenden und fallenden Flanken eines Eingangstaktsignals zu erzeugen. In einer Ausführungsform sind der Empfänger und der Sender ein Mobile Industry Processor Interface (MIPI) M-PHY^(SM)-Empfänger und -Sender, wie in der MIPI Alliance-Spezifikation für M-PHY(SM), Version 1.00.00 vom 8. Februar 2011 funktional beschrieben und am 28. April 2011 akzeptiert. In einer Ausführungsform ist das Eingangssignal pulsbreitenmoduliert (PWM), wie in der MIPI Alliance-Spezifikation für M-PHY(SM), Version 1.00.00 vom 8. Februar 2011 beschrieben und am 28. April 2011 akzeptiert.
AUSFÜHRLICHE BESCHREIBUNG
Ausführungsformen der Erfindung beziehen sich auf eine Vorrichtung, ein System und ein Verfahren zur Datenwiederherstellung bei Niedrigenergie unter Verwendung von Übertaktung. In einer Ausführungsform ist die Vorrichtung ein Empfänger, der einen Flankendetektor zum Detektieren einer ersten fallenden Flanke und einer ersten steigenden Flanke eines Eingangssignals umfasst, das von einem Sender empfangen wird; einen Zähler zum Zählen in einer ersten Richtung als Antwort auf Detektieren der ersten fallenden Flanke und zum Zählen in einer zweiten Richtung als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals, wobei der Zähler einen endgültigen Zählwert anhand der Zählwerte in den ersten und zweiten Richtungen erzeugen soll; und eine Entscheidungseinheit zum Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert aufweisen, wobei die Bestimmung gemäß dem endgültigen Zählwert vorgenommen wird. In einer Ausführungsform umfasst der Empfänger ferner einen Überabtaster, der mit dem Zähler gekoppelt ist, um ein überabgetastetes Taktsignal für den Zähler zu erzeugen, wobei der Überabtaster betrieben werden kann, um das überabgetastete Taktsignal durch Erzeugen von Impulssignalen an den steigenden und fallenden Flanken eines Eingangstaktsignals zu erzeugen. In einer Ausführungsform sind der Empfänger und der Sender ein Mobile Industry Processor Interface (MIPI)-M-PHY^(SM)-Empfänger und -Sender.
Die technische Wirkung der hier diskutierten Empfängerarchitektur ist, dass sie Datenwiederherstellung bei Niedrigenergie unabhängig von analogen Schaltungen liefert; beispielsweise werden Taktdatenwiederherstellungs(clock data recovery (CDR))-Schaltungen nicht verwendet. Die Empfängerarchitektur der hier diskutierten Ausführungsformen kann skaliert werden, um bei niedriger Frequenz ebenso wie bei hoher Frequenz durch Ändern der Eingangstaktfrequenz und/oder der Länge des Zählers zu arbeiten. Der Begriff ”niedrige Frequenz” bezieht sich hier auf die minimalen GEAR-Spezifikationen nach MIPI. Niederfrequenzdatenübertragungen liegen in dem Bereich von 3 bis 192 Mb/s. Der Begriff ”hohe Frequenz” bezieht sich hier auf die maximalen GEAR-Spezifikationen nach MIPI. Hochfrequenzdatenübertragungen liegen in dem Bereich von 9 bis 576 Mb/s. Der Begriff ”GEAR” bezieht sich hier auf einen Geschwindigkeitsbereich eines pulswellenmodulierten Signals, wie es durch Spezifikationen nach MIPI definiert ist.
In der folgenden Beschreibung werden zahlreiche Details diskutiert, um eine tiefgreifendere Erklärung von Ausführungsformen der vorliegenden Erfindung zu liefern. Es ist dem Durchschnittsfachmann jedoch ersichtlich, dass Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details umgesetzt werden können. In anderen Beispielen sind wohlbekannte Strukturen und Einrichtungen in Form von Blockdiagrammen anstatt ausführlich gezeigt, um Verschleiern von Ausführungsformen der vorliegenden Erfindung zu vermeiden.
Es versteht sich, dass in den entsprechenden Zeichnungen der Ausführungsformen Signale mit Linien dargestellt sind. Einige Linien können dicker sein, um konstituierendere Signalpfade anzuzeigen, und/oder können Pfeile an einem oder mehreren Enden aufweisen, um primäre Informationsflussrichtung anzuzeigen. Solche Angaben sollen nicht einschränkend sein. Vielmehr werden die Linien in Verbindung mit einer oder mehreren beispielhaften Ausführungsformen verwendet, um einfacheres Verständnis einer Schaltung oder einer Logikeinheit zu ermöglichen. Jedes dargestellte Signal kann, wie durch Designanforderungen oder -präferenzen vorgegeben ist, tatsächlich ein oder mehrere Signale umfassen, die sich in jede Richtung fortbewegen können und mit irgendeinem geeigneten Typ von Signalschema implementiert werden können.
In der folgenden Beschreibung und in den Ansprüchen können der Begriff ”gekoppelt” und seine Ableitungen verwendet werden. Der Begriff ”gekoppelt” bezeichnet hier zwei oder mehr Elemente, die in direktem Kontakt (physikalisch, elektrisch, magnetisch, optisch etc.) sind. Der Begriff ”gekoppelt” kann sich hier außerdem auf zwei oder mehr Elemente beziehen, die nicht in direktem Kontakt miteinander sind, jedoch immer noch miteinander kooperieren oder interagieren.
Wie hier verwendet, zeigt die Verwendung der Ordinaladjektive ”erstes”, ”zweites” und ”drittes” etc. zum Beschreiben eines gewöhnlichen Objekts, außer wenn anders angegeben, lediglich an, dass auf unterschiedliche Beispiele ähnlicher Objekte Bezug genommen wird, und soll nicht andeuten, dass die so beschriebenen Objekte in einer gegebenen Reihenfolge sein müssen, sei es zeitlich, räumlich oder in Rangordnung oder auf irgendeine andere Weise.
1 zeigt eine System(100)-Eingabe/Ausgabe (I/O)-Verbindung auf Hochebene mit einem Empfänger, der konfiguriert ist, Daten gemäß einer Ausführungsform der Erfindung über Niedrigenenergielogikeinheiten wiederherzustellen. In einer Ausführungsform enthält jeder Empfänger (beispielsweise 102 _1-N) eine entsprechende Logikarchitektur 103 _1-N zur Datenwiederherstellung bei Niedrigenergieunter Verwendung von Übertaktung. Während das System 100 hier als eine MIPI M-PHY^(SM)-Verbindung beschrieben ist, wie durch die MIPI Alliance-Spezifikation für M-PHY(SM), Version 1.00.00 vom 8. Februar 2011 und akzeptiert am 28. April 2011, definiert ist, ist das System 100 irgendeine I/O-Verbindung, die für Datenwiederherstellung bei Niedrigenergie an ihren Empfängern betrieben werden kann.
In einer Ausführungsform ist das System 100 eine MIPI M-PHY^(SM)-Verbindung, die MIPI^®M-PHY^(SM ⁾-Sender (M-TXs) 101 _1-N, Punkt-zu-Punkt-Verbindungen DIF_P 105 _1-N und DIF_N 105 _1-N und DIF_N 105 _1-N und MIPI^®mipiM-PHY^(SM ⁾-Empfänger (M-RXs) 102 _1-N umfasst. In den hier diskutierten Ausführungsformen umfassen die M-RXs 102 _1-N Logikarchitekturen 103 _1-N für Datenwiederherstellung bei Niedrigenergie unter Verwendung von Übertaktung. Das System 100 umfasst Leitungsbahnen (lanes) 1 – N, wobei jede Leitungsbahn ein M-TX, M-RX und ein Paar von Punkt-zu-Punkt-Verbindungen DIF_P und DIF_N enthält, die eine LINE bilden. Der Begriff ”DIF_P” und ”DIF_N” bezieht sich hier auf differentiale Signale, wie sie durch die MIPI Alliance-Spezifikation für M-PHY(SM), Version 1.00.00 vom 8. Februar 2011 und akzeptiert am 28. April 2011, definiert sind.
In einer Ausführungsform befinden sich der Sender und Empfänger des Systems in unterschiedlichen Prozessoren, die in einem Unterhaltungselektronik(CS)-Gerät angeordnet sind. In einer Ausführungsform kann das CS-Gerät ein Tablet-PC, ein Smartphone oder irgendein anderes Unterhaltungsgerät mit niedrigem Energieverbrauch sein. In einer Ausführungsform ist das System 100 mit einer Anzeigeeinheit (nicht gezeigt) gekoppelt, die betrieben werden kann, um Inhalte anzuzeigen, die von dem Empfänger 102 ₁ empfangen werden. In einer Ausführungsform ist die Anzeigeeinheit ein Touchpad.
Um die Ausführungsformen der Erfindung nicht zu verschleiern, werden TX 101 ₁ _, DIF_P 105 ₁, DIF_N 105 ₁, RX 102 ₁ und Logikeinheit 103 ₁ diskutiert. Die Diskussion ist auf andere TX und RX des Systems 100 anwendbar.
In einer Ausführungsform sind die Signale des TX 101 ₁ differentielle PWM-Signale (DIF_P 105 ₁ und DIF_N 105 ₁)_. In einer Ausführungsform enthält das RX 102 ₁ ein erstes Stadium, das die differentiellen Signale in ein asymmetrisches (single ended) PWM-Signal umwandelt. In einer Ausführungsform wird das asymmetrische PWM-Signal durch die Logikeinheit 103 ₁ empfangen und zur weiteren Verarbeitung in ein Non-Return-to-Zero(NRZ)-Signal umgewandelt.
2 zeigt eine pulsbreitenmodulierte (pulse width modulated (PWM)) Wellenform 200, wie sie in den hier beschriebenen Ausführungsformen verwendet wird. PWM ist ein Bitmodulationsschema, das Dateninformation in dem Tastgrad (duty cycle) der Wellenform trägt. In einer Ausführungsform übertragen die Punkt-zu-Punkt-Verbindungen DIF_P 105 _1-N und DIF_N 105 _1-N PWM-Wellenformen (auch als DIF_P 105 ₁ und DIF_N 105 ₁ bezeichnet). Das PWM-Schema weist Selbsttaktungseigenschaften auf, weil die Taktinformation in der Periode der PWM-Wellenform 200 liegt. Jedes Bit in der PWM-Wellenform 200 besteht aus einer Kombination von zwei Subphasen, einem DIF_N 105 ₁, gefolgt von einem DIF_P 105 ₁. Eine der zwei Subphasen ist länger als die andere, d. h. T_{PWM_MAJOR} > T_{PWM_MINOR}, abhängig davon, ob das Bit in der PWM-Wellenform 200 eine binäre ”1” oder eine Binäre ”0” ist. Die Binärinformation in der PWM-Wellenform 200 liegt in dem Verhältnis der Dauer der DIF_N 105 ₁- und DIF_P 105 ₁-Zustände vor.
Beispielsweise ist das ”n”, falls der LINE-Zustand für den größten Teil der Bitperiode DIF_P ist, eine binäre ”1” 201 (PWM-b1). Auf ähnliche Weise ist das Bit, falls der LINE-Zustand für den größten Teil der Bitperiode DIF_N ist, eine binäre ”0” 202 (PWM-b0). Der Begriff ”LINE” bezeichnet hier die differenzielle serielle Punkt-zu-Punkt-Verbindung.
Jede Bitperiode der PWM-Wellenform 200 enthält zwei Flanken, wobei die fallende Flanke an einer festen Position und die steigende Flankenposition moduliert ist. Somit enthält der PWM-Bitstream 203 ausdrücklich einen Bittakt mit Periode T_PWM, der der Dauer eines Bits entspricht. In einer Ausführungsform kann die Logikeinheit 103 ₁ (diskutiert unter Bezugnahme auf 3) des RX 102 ₁ betrieben werden, um die PWM-Wellenform 200 mit Datenwiederherstellung bei Niedrigenergie unter Verwendung von Übertaktung zu verwenden.
3 zeigt Logikeinheit 300/103 ₁, die betrieben werden kann, um Datenwiederherstellung gemäß einer Ausführungsform der Erfindung über ihre Niedrigenergielogikeinheiten zu liefern. Die Logikeinheit 103 ₁ wird unter Bezugnahme auf 1 bis 2 beschrieben.
In einer Ausführungsform umfasst die Logikeinheit 103 ₁ einen Flankendetektor 301, einen Zähler 302, einen Überabtaster 303, eine Entscheidungseinheit 304 und einen Synchronisierer 305. In einer Ausführungsform umfasst die Logikeinheit 103 ₁ ferner einen Dekodierer 306 zum Dekodieren der synchronisierten Daten 313 von dem Synchronisierer 305. In einer Ausführungsform ist der Dekodierer 306 Teil des Empfängers 102 ₁ und nicht Teil der Logikeinheit 103 ₁.
In einer Ausführungsform kann der Flankendetektor 301 betrieben werden, um ein PWM-Signal 316 zu empfangen, das DIF_P 105 ₁ und DIF_N 105 ₁ aufweist, und eine erste fallende Flanke und eine erste steigende Flanke des PWM-Signals 316 zu detektieren, das von dem TX 101 ₁ empfangen wird. In einer Ausführungsform erzeugt der Flankendetektor 301 ein Rücksetzsignal 309 als Antwort auf Detektieren der ersten fallenden Flanke des PWM-Signals 316. In einer Ausführungsform entspricht das Rücksetzsignal 309 außerdem einem Abwärtszählsignal für den Zähler 302. In einer Ausführungsform erzeugt der Flankendetektor 301 ein Zählsignal 310 als Antwort auf Detektieren der ersten steigenden Flanke des PWM-Signals 316. In den hier diskutierten Ausführungsformen ist der Flankendetektor 301 ein vollständig digitaler Flankendetektor, der mit logischer Kombinationslogik entworfen wurde.
In einer Ausführungsform kann der Überabtaster 303 betrieben werden, um ein Taktsignal 307 zu empfangen und ein überabgetastetes Taktsignal 308 zu erzeugen. Der Begriff ”überabgetastet” bezieht sich hier auf Abtasten eines Signals an mehreren Stellen, beispielsweise Abtasten des Signals an den steigenden und fallenden Flanken des Signals. Ein Vorteil des Überabtasters 303 ist, dass das Taktsignal 307 eine wenigstens zweimal so langsame Frequenz aufweisen kann, wie notwendig ist, um an den Zähler 302 ein Taktsignal zu liefern, weil der Überabtaster 303 einen überabgetasteten Takt 308 erzeugt, der eine zweimal so schnelle Frequenz wie das Taktsignal 308 aufweist. In einer Ausführungsform ist der Überabtaster 303 ein Impulsgenerator, der betrieben werden kann, um das überabgetastete Taktsignal 308 durch Erzeugen eines Impulses an jeder steigenden und fallenden Flanke des Taktsignals 307 zu erzeugen. In einer Ausführungsform wird das überabgetastete Taktsignal 308 an den Zähler 302 geliefert und als ein Taktsignal für den Zähler 302 verwendet. In den hier diskutierten Ausführungsformen ist der Überabtaster 303 ein vollständig digitaler Überabtaster, der mit logischer Kombinationslogik entworfen wurde.
In einer Ausführungsform kann der Zähler 302 betrieben werden, um als Antwort auf Empfangen des Rücksetzsignals 309 von dem Flankendetektor 301 zu zählen. In einer Ausführungsform zählt der Zähler 302 bei jeder Flanke des überabgetasteten Taktsignals 308. In einer Ausführungsform wird die Ausgabe des Zählers 311 verwendet, um den Bitwert des PWM-Signals 316 zu bestimmen.
In einer Ausführungsform kann der Zähler 302 betrieben werden, um als Antwort auf Detektieren der ersten fallenden Flanke in einer ersten Richtung zu zählen und als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals in eine zweite Richtung zu zählen. In einer Ausführungsform kann der Zähler 316 betrieben werden, um einen endgültigen Zählwert anhand der Anzahl von Zählwerten in den ersten und zweiten Richtungen zu erzeugen. In einer Ausführungsform sind die ersten und zweiten Richtungen die gleichen. In einer anderen Ausführungsform unterscheiden sich die ersten und zweiten Richtungen, beispielsweise ist die erste Richtung eine Abwärtszählrichtung, während die zweite Richtung eine Aufwärtszählrichtung ist.
In einer Ausführungsform ist die erste Richtung eine Abwärtszählrichtung, während die zweite Richtung eine Aufwärtszählrichtung ist. In den hier diskutierten Ausführungsformen ist der Zähler 302 ein Aufwärts-/Abwärtszähler, der betrieben werden kann, in der ersten Richtung (Abwärtszählen) und der zweiten Richtung (Aufwärtszählen) zu zählen. Die technische Wirkung des Vorliegens eines Aufwärts-/Abwärtszählers sowie in der Lage zu sein, in eine Richtung nach Rücksetzen und eine andere Richtung nach Identifizieren der ersten steigenden Flanke des PWM 316-Signals zu zählen, ist, dass die Logikarchitektur 300/103 ₁ die Frequenz des PWM-Signals 316 nicht zu kennen braucht und die Schwellenwertpegel, die von der Entscheidungseinheit 304 verwendet werden, somit konstant gehalten werden können.
Jedoch kann die Architektur 103 ₁ modifiziert werden, um mit einem Zähler zu arbeiten, der lediglich in eine Richtung (aufwärts oder abwärts) zählt, ohne den Kern der Ausführungsformen dieser Erfindung zu ändern. In einer solchen Ausführungsform werden die Schwellenwertpegel in der Entscheidungseinheit 304 modifiziert, um zu bestimmen, wenn das PWM-Signal 316 eine logische ”1” oder eine logische ”0” ist. Beispielsweise werden unterschiedliche Schwellenwerte gemäß der Frequenz des PWM-Signals 316 gewählt.
In einer Ausführungsform ist der Zähler ein Schieberegister-basierter Zähler. In anderen Ausführungsformen können andere Designs des Zählers 302 verwendet werden, ohne den Kern der Ausführungsformen der Erfindung zu ändern. In den hier diskutierten Ausführungsformen ist der Zähler 302 ein vollständig digitaler Zähler, der mit logischer Kombinationslogik entworfen wurde.
In einer Ausführungsform kann die Entscheidungseinheit 304 betrieben werden, um den endgültigen Zählwert 311 von dem Zähler 302 zu vergleichen, um ein Ausgangsdatensignal 312 (logische ”1” oder logische ”0”) zu erzeugen. Es sei angenommen, dass ”M” Bits die Länge des Zählers 302 sind. In einer Ausführungsform veranlasst die Entscheidungseinheit 304 das Ausgangssignal 312, eine logische ”1” zu sein, wenn der Wert ”N” des Zählers (angezeigt durch Zählwert 311) größer gleich (M/2 + 1) ist. In einer solchen Ausführungsform veranlasst die Entscheidungseinheit 304 das Ausgangssignal 312, eine logische ”0” zu sein, wenn der Wert ”N” des Zählers kleiner als (M/2 + 1) ist. In einer Ausführungsform ist der Wert für ”M” 24.
In einer Ausführungsform sind die Werte für ”M” und ”N” durch Hardware oder Software oder eine Kombination von beiden programmierbar. In einer Ausführungsform sind die Werte ”M” und ”N” durch Hardware programmierbar, indem Spannungs-/Strompegel an Pins des Prozessors, der den Empfänger 103 ₁ enthält, verändert werden. In einer Ausführungsform sind die Werte für ”M” und ”N” durch Software über ein Basic Input Output System (BIOS), ein Betriebssystem oder irgendeine andere Anwendung programmierbar, die konfiguriert ist, um auf Einstellungen des Empfängers 102 ₁ zuzugreifen. In einer Ausführungsform werden die Werte für ”M” und ”N” mittels Sicherungssignalen zur Zeit der Herstellung des Empfängers vorbestimmt. In den hier diskutierten Ausführungsformen ist die Entscheidungseinheit 304 eine vollständig digitale Entscheidungseinheit, die mit logischer Kombinationslogik entworfen wurde.
In eine Ausführungsform kann der Synchronisierer 305 betrieben werden, um das Datensignal 312 von der Entscheidungseinheit 304 zu erhalten und das Datensignal 312 mit einem Taktsignal 315 des Empfängers zu synchronisieren. In einer Ausführungsform ist der Synchronisierer 305 ein Flipflop oder ein Latch, der das Datensignal 312 auf einer steigenden oder fallenden Flanke des Flipflops oder des Latches erfasst. Die Ausgabe des Synchronisierers 305 ist ein synchronisiertes Datensignal 313, das mit einer Flanke des Empfängertaktsignals 315 synchronisiert wird. In den hier diskutierten Ausführungsformen ist der Synchronisierer 305 ein vollständig digitaler Synchronisierer, der mit logischer Kombinationslogik entworfen wurde.
In einer Ausführungsform werden die synchronisierten Daten 13 durch einen Dekodierer 306 dekodiert, um dekodierte Daten 314 zur weiteren Verarbeitung zu erzeugen. In einer Ausführungsform ist der Dekodierer 306 ein Low-Density-Parity-Check-Code(LDPC)-Dekodierer. In einer Ausführungsform ist der Dekodierer 306 ein Fehlerkorrekturcode(error correction code (ECC))-Dekodierer. In anderen Ausführungsformen können andere Formen von Dekodierern verwendet werden, um das kodierte PWM-Signal 316 zu dekodieren, das von dem Empfänger 300/103 ₁ empfangen wird. In den oben diskutierten Ausführungsformen wird kein CDR verwendet, und sind alle Logikblöcke digitale Logikblöcke, die keinen DC-Strom verbrauchen, der durch vergleichbare (hinsichtlich Funktion) analoge Schaltungen verbraucht wird. Darüber hinaus ist das Design des Empfängers 300/103 ₁ auf einen breiten Bereich von Frequenzen des PWM-Signals 316 skalierbar durch Ändern der Länge ”M” des Zählers und der Frequenz des Taktsignals 307.
4 zeigt einen Satz von Wellenformen 400 verschiedener Signale der Empfängerarchitektur 103 ₁ gemäß einer Ausführungsform der Erfindung. Die Wellenformen 400 werden unter Bezugnahme auf 1 bis 3 beschrieben. Für Signale 316, 309, 310, 307 und 308 zeigt die x-Achse Zeit, während die y-Achse Spannung zeigt. Für Signal 401 zeigt die x-Achse Zeit, während die y-Achse einen Zählwert zeigt.
Das Signal 316 ist das PWM-Signal, das an die Empfängerlogik 103 ₁ geliefert wird. Wie oben erwähnt, besteht das PWM-Signal 316 aus zwei Teilen – DIF_N 105 ₁ und DIF_P 105 ₁. Die Logikeinheit 103 ₁ bestimmt, ob das PWM-Signal 316 ein logisches Bit ”0” oder ein Bit ”1” darstellt. Signal 309 ist das Rücksetzsignal, das von dem Flankendetektor 301 erzeugt wird. Der Flankendetektor 301 identifiziert die erste fallende Flanke des PWM-Signals 316 und erzeugt ein Impulssignal 309, das die erste fallende Flanke des PWM-Signals darstellt. In einer Ausführungsform setzt sich der Zähler 302, wenn der Zähler 302 das Rücksetzsignal 309 erhält, selbst auf einen bekannten Zählwert zurück. In einer Ausführungsform ist der bekannte Zählwert Null. In einer Ausführungsform ist der Zähler 302 ein asynchroner Rücksetzzähler, so dass das Rücksetzsignal 309, wenn es gesetzt wird, d. h. wenn der Rücksetzimpuls erzeugt wird, setzt sich der Zähler 302 zurück, ohne auf eine steigende/fallende Flanke eines Taktsignals zu warten, das von dem Zähler 302 verwendet wird. In einer Ausführungsform ist der Zähler 302 ein synchroner Rücksetzzähler, so dass das Rücksetzsignal 309, wenn es gesetzt wird, d. h. wenn der Rücksetzimpuls erzeugt wird, setzt sich der Zähler 302 bei der nächsten steigenden/fallenden Flanke eines Taktsignals (dem überabgetasteten Taktsignal) zurück, das von dem Zähler 302 verwendet wird.
Signal 310 ist das Zählsignal, das von dem Flankendetektor 301 erzeugt wird. In einer Ausführungsform ist das Zählsignal 310 ein Aufwärtszählsignal, das den Zähler 302 veranlasst, aufwärtszuzählen, d. h. in der zweiten Richtung zu zählen. In einer Ausführungsform ist das Rücksetzsignal 309 ein Abwärtszählsignal, das den Zähler 302 veranlasst, abwärtszuzählen, d. h. in der zweiten Richtung zu zählen.
Signal 307 ist das Taktsignal, das von dem Überabtaster 303 erhalten wird, der eine überabgetastete Version des Taktsignals 307 erzeugt. In einer Ausführungsform erzeugt der Überabtaster 303 ein Impulssignal an jeder steigenden und fallenden Flanke des Taktsignals 307, um das überabgetastete Taktsignal 308 zu erzeugen. Das überabgetastete Taktsignal 308 wird als ein Zählertaktsignal für den Zähler 302 verwendet, das den Zähler 302 veranlasst, an jeder Flanke des überabgetasteteten Taktsignals 308 aufwärts- oder abwärtszuzählen. Signal 311 stellt den endgültigen Zählwert des Zählers 302 dar.
In einer Ausführungsform setzt sich der Zähler 302 bei Erhalten eines Impulses 309 von dem Flankendetektor 301 zurück. In einer Ausführungsform tastet der Dekodierer 306 die Ausgabe des Synchronisierers 313 ab, die die vorherigen Daten (bezeichnet als logisches Bit ”1” oder Bit ”0”) darstellt, die in dem Zähler 302 gespeichert sind, wenn der Zähler 302 den Rücksetzimpuls 309 von dem Flankendetektor 301 erhält. In einer solchen Ausführungsform wird der letzte Zählwert 311 gespeichert und an die Entscheidungseinheit 304 zur Bestimmung gesendet, ob das vorherige PWM-Signal 316 ein logisches Bit ”1” oder Bit ”0” ist. Falls ”N” größer gleich (M/2 + 1) ist, zeigt das Signal 312 der Entscheidungseinheit 304 an, dass die vorherigen Daten eine logische ”1” enthalten, andernfalls ist es eine logische ”0”. Der Synchronisierer 305 synchronisiert dann diese vorherigen Daten, damit sie der Dekodierer 306 verarbeiten kann. Der Zähler 302 wird dann auf N = M/2 zurückgesetzt, was den Mittelpunkt des Zählbereichs des Zählers darstellt.
Während die hier diskutierten Ausführungsformen einen Aufwärts-/Abwärtszähler 302 verwenden, der auf seinen Mittelpunkt M/2 zurückgesetzt wird, kann die Logik von 103 ₁ modifiziert werden, um für einen unidirektionalen Zähler 302 zu arbeiten, der entweder aufwärts oder abwärts zählt und/oder auf irgendeinen anderen bekannten Zustand zurückgesetzt wird. In einer Ausführungsform beginnt der Zähler, vom Mittelpunkt M/2 an abwärtszuzählen, nachdem das Impulssignal von 309 erhalten wurde. In einer solchen Ausführungsform fährt der Zähler 302 fort, bei jeder Flanke des überabgetasteten Taktsignals 308 abwärtszuzählen, bis der Zähler den Impuls des Signals 310 erhält (das die erste steigende Flanke des PWM-Signals 316 anzeigt). Der Zähler 302 beginnt dann, aufwärtszuzählen, bis der nächste Rücksetzsignalimpuls 309 identifiziert wird. An diesem Punkt wird der endgültige Zählwert 311 erfasst (latched), und nimmt die Entscheidungseinheit 304 eine Bestimmung über den Bitwert des PWM-Signals 316 vor. Falls der Zählwert 311 oberhalb eines bestimmten Schwellenwerts ist, wird der Bitwert des PWM-Signals 316 als ein logischer ”1”- oder ein logischer ”0”-Wert identifiziert.
In einer Ausführungsform ist der Schwellenwert, der von der Entscheidungseinheit 304 verwendet wird, (M/2 + 1), wobei ”M” die Zählerlänge ist. In einer solchen Ausführungsform bestimmt die Entscheidungseinheit 304, wenn der Zählwert 311 größer gleich (M/2 + 1) ist, dass das PWM-Signal 316 eine logische ”1” ist, andernfalls ist das PWM-Signal 316 eine logische ”0”.
5 zeigt ein Flussdiagramm 500 eines Verfahrens zum Wiederherstellen von Daten über die Niedrigenergielogikeinheiten gemäß einer Ausführungsform der Erfindung. Obwohl die Blöcke in dem Flussdiagramm 500 in einer bestimmten Reihenfolge gezeigt sind, kann die Reihenfolge der Aktionen modifiziert werden. Somit können die beispielhaft gezeigten Ausführungsformen in einer anderen Reihenfolge durchgeführt werden, und können einige Aktionen/Blöcke parallel durchgeführt werden. Zusätzlich können ein oder mehrere Aktionen/Blöcke in verschiedenen Ausführungsformen zum Wiederherstellen von Daten durch einen Empfänger unter Verwendung eines überabgetasteten Taktsignals weggelassen werden. Das Flussdiagramm der 5 wird beispielhaft unter Bezugnahme auf die Ausführungsformen der 1 bis 4 gezeigt.
Bei Block 501 erhält der Flankendetektor 301 ein Eingangs-PWM-Signal 316 von einem Sender 101 ₁. Bei Block 502 werden eine erste fallende Flanke und eine erste steigende Flanke des PWM-Signals 316 durch den Flankendetektor 301 identifiziert. Der Flankendetektor 301 erzeugt dann ein Rücksetzsignal (oder Abwärtszählsignal) 309 nach Detektieren der ersten fallenden Flanke des PWM-Signals 316. In einer Ausführungsform erzeugt der Flankendetektor 301 ein Aufwärtszählsignal 310 nach Detektieren der ersten steigenden Flanke des PWM-Signals 316. Bei Block 503 beginnt der Zähler 302 als Antwort auf Erhalten eines Impulses der ersten fallenden Flanke des PWM-Signals 316 in der ersten Richtung (beispielsweise Abwärtsrichtung) zu zählen.
Bei Block 504 setzt sich der Zähler 302 selbst auf einen bekannten Wert (beispielsweise Mittelpunkt M/2) als Antwort auf Erhalten der ersten fallenden Flanke des PWM-Signals 316 zurück. Bei Block 505 sendet der Synchronisierer 305 die zuvor gespeicherten Daten zum Dekodieren an den Dekodierer 306. In einer solchen Ausführungsform wird der letzte Zählwert 311 gespeichert und an die Entscheidungseinheit 304 zur Bestimmung gesendet, ob das vorherige PWM-Signal 316 ein ”1”-Bit oder ein ”0”-Bit ist. Falls ”N” größer gleich (M/2 + 1) ist, zeigt das Signal 312 der Entscheidungseinheit 304 an, dass die vorherigen Daten eine ”1” sind, andernfalls ist es eine ”0”. Der Synchronisierer 305 synchronisiert dann diese vorherigen Daten, damit der Dekodierer 306 sie verarbeiten kann. Der Zähler 302 wird dann auf N = M/2 zurückgesetzt.
Bei Block 506 wird von dem Überabtaster 303 ein überabgetasteter Takt 308 erzeugt. Dieser überabgetastete Takt 308 wird von dem Zähler 302 zum Aufwärts- oder Abwärtszählen verwendet. Bei Block 507 zählt der Zähler 302 in der zweiten Richtung (beispielsweise aufwärts) als Antwort auf Erhalten eines Impulses der ersten steigenden Flanke des PWM-Signals 316. Bei Block 508 wird die Ausgabe des Zählers 302 in einem Latch oder Flipflop gespeichert, damit die Entscheidungseinheit 304 bestimmt, ob das Bit, das durch das PWM-Signal 316 dargestellt wird, ein logisches ”1”-Bit oder ein ”0”-Bit ist. Bei Block 509 bestimmt die Entscheidungseinheit 304, ob das PWM-Signal 316 ein logisches ”1”-Bit oder ein ”0”-Bit ist.
6 zeigt ein ausführliches Flussdiagramm 600 eines Verfahrens zum Wiederherstellen von Daten über die Niedrigenergielogikeinheiten gemäß einer Ausführungsform der Erfindung. Obwohl die Blöcke in dem Flussdiagramm 500 in einer bestimmten Reihenfolge gezeigt sind, kann die Reihenfolge der Aktionen modifiziert werden. Somit können die beispielhaft gezeigten Ausführungsformen in einer anderen Reihenfolge durchgeführt werden, und können einige Aktionen/Blöcke parallel durchgeführt werden. Zusätzlich können ein oder mehrere Aktionen/Blöcke in verschiedenen Ausführungsformen zum Wiederherstellen von Daten durch einen Empfänger unter Verwendung eines überabgetasteten Taktsignals unterdrückt werden. Das Flussdiagramm der 6 ist beispielhaft unter Bezugnahme auf die Ausführungsformen der 1 bis 4 gezeigt.
Der Prozess beginnt bei Block 601, wenn die Werte für ”N” und/oder ”M” gesetzt werden. In einer Ausführungsform werden die Werte ”N” und/oder ”M” durch ein Betriebssystem oder durch Hardwareeinstellungen auf Pins auf einem Prozessor programmiert. In einer Ausführungsform wird ”N” bei M/2 gesetzt, wobei ”M” die Zählerlänge des Zählers 302 ist, und wobei ”N” der Schwellenwert ist, der von der Entscheidungseinheit 304 verwendet wird, um zu bestimmen, ob das PWM-Signal 316 ein ”1”-Bit oder ein ”0”-Bit ist. Der Zähler wird dann auf N = M/2 zurückgesetzt. Bei Block 602 erzeugt der Flankendetektor 301 ein Rücksetzsignal 309 als Antwort auf Bestimmen der ersten fallenden Flanke des PWM-Signals 316. Block 602 wird wiederholt, bis der Flankendetektor 301 die erste fallende Flanke des PWM-Signals 316 bestimmt.
Bei Block 603 wird der letzte Zählwert 311 gespeichert und an die Entscheidungseinheit 304 zur Bestimmung gesendet, ob das vorherige PWM-Signal 316 ein logisches ”1”-Bit oder ”0” Bit ist. In einer Ausführungsform zeigt, falls ”N” größer gleich (M/2 + 1) ist, das Signal 312 von der Entscheidungseinheit 304 an, dass die vorherigen Daten ein logisches ”1”-Bit sind, andernfalls ist es eine ”0”. Der Synchronisierer 305 synchronisiert dann diese vorherigen Daten, damit sie der Dekodierer 306 verarbeiten kann. Der Zähler 302 wird dann auf N = M/2 zurückgesetzt.
Bei Block 604 identifiziert der Flankendetektor 301 eine andere Flanke des PWM-Signals 316 und bestimmt, ob diese Flanke die erste steigende Flanke des PWM-Signals 316 ist. Falls die Flanke als die erste steigende Flanke identifiziert wird, übergibt der Prozess an Block 607. Falls der Flankendetektor 301 die erste steigende Flanke nicht identifiziert, d. h. es erschien noch keine neue Flanke nach der ersten fallenden Flanke, dann fährt der Prozess bei Block 605 fort. Bei Block 605 wird eine Bestimmung vorgenommen, ob das überabgetastete Taktsignal 308 irgendeinen Impuls aufweist. Wenn kein Impuls vorliegt, wird der Zähler 302 nicht abwärts gezählt. Falls ein Impuls in dem überabgetasteten Taktsignal 308 vorliegt, wird der Zähler bei Block 606 um 1 abwärts gezählt, d. h. N = N – 1, und der Prozess geht zu Block 604 über.
Bei Block 607 sucht der Flankendetektor 301, nachdem der Flankendetektor 301 die erste steigende Flanke des PWM-Signals 316 bestimmt, nach irgendeiner neuen fallenden Flanke des PWM-Signals 316. Aufgrund der Natur des PWM-Signals 316, wie sie unter Bezugnahme auf 2 beschrieben ist, wird die nächste neue fallende Flanke des PWM-Signals 316 den Beginn eines neuen PWM-Signals anzeigen. Falls keine neue fallende Flanke des PWM-Signals 316 bei dem nächsten überabgetasteten Taktsignal 308 bestimmt wird, wird bei Block 609 der Zähler 302 um 1 inkrementiert. Bei Block 608 wird das überabgetastete Taktsignal 308 nach irgendeinem Impuls geprüft. Falls kein Impuls in dem überabgetasteten Taktsignal 308 detektiert wird, wird der Zähler 302 nicht inkrementiert, und geht der Prozess zu Block 607 über. Während dieses Prozesses 600 geht der Prozess, falls der Flankendetektor 301 eine zweite fallende Flanke d. h. die neue fallende Flanke, bestimmt, zu Block 603 über. Wie oben erwähnt, wird bei Block 603 der letzte Zählwert 311 gespeichert und an die Entscheidungseinheit 304 zur Bestimmung gesendet, ob das vorherige PWM-Signal 316 ein logisches ”1”-Bit oder ”0”-Bit war. In einer Ausführungsform zeigt, falls ”N” größer gleich (M/2 + 1) war, das Signal 312 der Entscheidungseinheit 304 an, dass die vorherigen Daten eine logische ”1” sind, andernfalls ist es eine ”Null”. Der Synchronisierer 305 synchronisiert dann diese vorherigen Daten, damit der Dekodierer 306 sie verarbeiten kann. Der Zähler 302 wird dann auf N = M/2 zurückgesetzt.
7 zeigt ein Diagramm 1300 auf Systemebene, das einen Prozessor umfasst, der einen Empfänger aufweist, um Daten (die von einem Sender gesendet werden) unter Verwendung eines überabgetasteten Taktsignals gemäß einer Ausführungsform der Erfindung wiederherzustellen. 7 enthält außerdem ein maschinenlesbares Speichermedium zum Ausführen computerlesbarer Befehle, um die Verfahren verschiedener Ausführungsformen durchzuführen. Elemente von Ausführungsformen werden ebenfalls als ein maschinenlesbares Medium zum Speichern der computerlesbaren Befehle geliefert (beispielsweise Befehle zum Implementieren der oben diskutierten Prozesse und des Flussdiagramms der 5 bis 6). Das maschinenlesbare Medium kann, ohne darauf beschränkt zu sein, Flashspeicher, optische Disks, CD-ROMs, DVD-ROMs, RAMs, EPROMs, EEPROMs, magnetische oder optische Karten oder andere Typen maschinenlesbarer Medien enthalten, die zum Speichern elektronischer oder computerausführbarer Befehle geeignet sind. Beispielsweise können Ausführungsformen der Erfindung als ein Computerprogramm (beispielsweise BIOS) heruntergeladen werden, die von einem entfernten Computer (beispielsweise einem Server) an einen anfordernden Computer (beispielweise einen Client) mittels Datensignalen über eine Kommunikationsverbindung (beispielsweise eine Modem- oder Netzwerkverbindung) übertragen werden können.
In einer Ausführungsform enthält das System 1300, ohne darauf beschränkt zu sein, einen Desktopcomputer, einen Laptopcomputer, ein Netbook, ein Tablet, einen Notebookcomputer, einen Personal Digital Assistant (PDA), einen Server, eine Workstation, ein Mobiltelefon, eine mobile Recheneinrichtung, ein Smartphone, eine Interneteinrichtung oder irgendeinen anderen Typ von Recheneinrichtung ein. In einer anderen Ausführungsform implementiert das System 1300 die hier offenbarten Verfahren und kann ein System-auf-einem-Chip(system an a chip (SOC))-System sein.
In einer Ausführungsform weist der Prozessor 1310 einen oder mehrere Prozessorkerne 1312 bis 1312N auf, wobei 1312N den N-ten Prozessorkern innerhalb des Prozessors 1310 darstellt, wobei N eine positive ganze Zahl ist. In einer Ausführungsform enthält das System mehrere Prozessoren einschließlich Prozessoren 1310 und 1305, wobei der Prozessor 1305 eine Logik aufweist, die ähnlich oder identisch mit Logik des Prozessors 1310 ist. In einer Ausführungsform enthält das System 1300 mehrere Prozessoren, die die Prozessoren 1310 und 1305 einschließen, so dass der Prozessor 1305 Logik aufweist, die vollständig unabhängig von der Logik des Prozessors 1310 ist. In einer solchen Ausführungsform ist das Mehrpaketsystem 1300 ein heterogenes Mehrpaketsystem, weil die Prozessoren 1305 und 1310 unterschiedliche Logikeinheiten aufweisen. In einer Ausführungsform enthält der Prozessorkern 1312, ohne darauf beschränkt zu sein, Prefetch-Logik zum Einholen von Befehlen, Dekodierlogik zum Dekodieren der Befehle, Ausführungslogik zum Ausführen von Befehlen und ähnliches. In einer Ausführungsform weist der Prozessor 1310 einen Cache-Speicher 1316 auf, um Befehle und/oder Daten des Systems 1300 zwischenzuspeichern. In einer anderen Ausführungsform der Erfindung enthält der Cache-Speicher 1316 Level-Eins-, Level-Zwei- und Level-Drei-Cache-Speicher oder irgendeine andere Konfiguration des Cache-Speichers innerhalb des Prozessors 1310.
In einer Ausführungsform enthält der Prozessor 1310 einen Speichersteuerungs-Hub (memory control hub (MCH)) 1314, der betrieben werden kann, um Funktionen durchzuführen, die den Prozessor 1310 in die Lage versetzen, auf einen Speicher 1330 zuzugreifen oder mit diesem zu kommunizieren, der einen flüchtigen Speicher 1332 und/oder einen nichtflüchtigen Speicher 1334 enthält. In einer Ausführungsform ist der Speichersteuerungs-Hub (MCH) 1314 außerhalb des Prozessors 1310 als eine unabhängige integrierte Schaltung angeordnet.
In einer Ausführungsform kann der Prozessor 1310 betrieben werden, um mit dem Speicher 1330 und einem Chipsatz zu kommunizieren. In einer solchen Ausführungsform führt der SSD 1380 die computerausführbaren Befehle aus, wenn der SSD 1380 eingeschaltet wird.
In einer Ausführungsform ist der Prozessor 1310 außerdem mit einer drahtlosen Antenne 1378 gekoppelt, um mit irgendeiner Einrichtung zu kommunizieren, die konfiguriert ist, um drahtlose Signale zu senden und/oder empfangen. In einer Ausführungsform arbeitet die drahtlose Antennenschnittstelle 1378 gemäß dem IEEE 802.11-Standard und seiner Familie, HomePlug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMAX oder irgendeiner Form von drahtlosem Kommunikationsprotokoll, ohne darauf beschränkt zu sein.
In einer Ausführungsform enthält der flüchtige Speicher 1332, ohne darauf beschränkt zu sein, synchronen Dynamic-Random-Access-Speicher (Synchronous Dynamic Random Access Memory (SDRAM)), Dynamic-Random-Access-Memory (DRAM), RAMBUS Dynamic-Random-Access-Memory (RDRAM) und/oder irgendeinen anderen Typ von wahlfreier Zugriffsspeichereinrichtung. Der nichtflüchtige Speicher 1334 enthält, ohne darauf beschränkt zu sein, Flash-Speicher (beispielsweise NAND, NOR), Phasenwechselspeicher (phase change memory (PCM)), Nurlesespeicher (read-only memory (ROM)), Electrically Erasable Programmable Read-Only memory (EEPROM) oder irgendeinen anderen Typ von nichtflüchtiger Speichereinrichtung.
Der Speicher 1330 speichert Information und Befehle, die durch den Prozessor 1310 ausgeführt werden sollen. In einer Ausführungsform kann der Speicher 1330 auch temporare Variablen oder andere vergängliche Information speichern, während der Prozessor 1310 Befehle ausführt. In einer Ausführungsform verbindet sich der Chipsatz 1320 mit dem Prozessor 1310 über Punkt-zu-Punkt(PtP oder P-P)-Schnittstellen 1317 und 1322. In einer Ausführungsform aktiviert der Chipsatz 1320 den Prozessor 1310, um sich mit anderen Modulen in dem System 1300 zu verbinden. In einer Ausführungsform der Erfindung arbeiten die Schnittstellen 1317 und 1322 gemäß einem PtP-Kommunikationsprotokoll, wie etwa dem INTEL QuickPath Interconnect (QPI) oder ähnlichem.
In einer Ausführungsform kann der Chipsatz 1320 betrieben werden, um mit dem Prozessor 1310, 1305, Anzeigeeinrichtung 1340 und anderen Einrichtungen 1372, 1376, 1374, 1360, 1362, 1364, 1366, 1377 etc. zu kommunizieren. In einer Ausführungsform ist der Chipsatz 1320 auch mit einer drahtlosen Antenne 1378 gekoppelt, um mit irgendeiner Einrichtung zu kommunizieren, die konfiguriert ist, drahtlose Signale zu senden und/oder zu übertragen.
In einer Ausführungsform verbindet sich der Chipsatz 1320 mit einer Anzeigeeinrichtung 1340 über eine Schnittstelle 1326. In einer Ausführungsform enthält die Anzeigeeinrichtung 1340, ohne darauf beschränkt zu sein, ein Flüssigkristalldisplay (liquid crystal display (LCD)), Plasma, Kathodenstrahlröhre(cathode ray tube (CRT))-Display oder irgendeine andere Form von visueller Anzeigeeinrichtung. In einer Ausführungsform der Erfindung sind der Prozessor 1310 und der Chipsatz 1320 in einem einzelnen SOC enthalten. Zusätzlich verbindet sich der Chipsatz 1320 mit einem oder mehreren Bussen 1350 und 1355, die verschiedene Module 1374, 1360, 1362, 1364 und 1366 miteinander verbinden. In einer Ausführungsform können die Busse 1350 und 1355 miteinander über eine Bus-Bridge 1372 verbunden sein, falls eine Fehlabstimmung in Busgeschwindigkeit oder Kommunikationsprotokoll existiert. In einer Ausführungsform ist der Chipsatz 1320 mit einem nichtflüchtigen Speicher 1360, einer Massenspeichereinrichtung 1362, einer Tastatur/Maus 1364 und einer Netzwerkschnittstelle 1366 über Schnittstelle 1324, Smart-TV 1376, Unterhaltungselektronik 1377 etc. gekoppelt, ohne darauf beschränkt zu sein.
In einer Ausführungsform enthält die Massenspeichereinrichtung 1362, ohne darauf beschränkt zu sein, ein Halbleiterlaufwerk (solid state drive), ein Festplattenlaufwerk, ein Universal-Serial-Bus-Flashspeicherlaufwerk oder irgendeine andere Form von Computerdatenspeichermedium. In einer Ausführungsform ist eine Netzwerkschnittstelle 1366 durch irgendeinen Typ von wohlbekanntem Netzwerkschnittstellenstandard implementiert, einschließlich, ohne darauf beschränkt zu sein, einer Ethernet-Schnittstelle, einer Universal-Serial-Bus(USB)-Schnittstelle, einer Peripheral-Component-Interconnect(PCI)-Express-Schnittstelle, einer drahtlosen Schnittstelle und/oder irgendeinem anderen geeigneten Typ von Schnittstelle. In einer Ausführungsform arbeitet die drahtlose Schnittstelle gemäß dem IEEE 802.11-Standard und seiner Familie, HomePlug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMAX oder irgendeiner Form von drahtlosem Kommunikationsprotokoll, ohne darauf beschränkt zu sein.
Während die in 7 gezeigten Module als separate Blöcke innerhalb des Systems 1300 abgebildet sind, können die Funktionen, die durch einige dieser Blöcke durchgeführt werden, innerhalb einer einzelnen Halbleiterschaltung integriert sein oder unter Verwendung von zwei oder mehreren separaten integrierten Schaltungen implementiert sein. Beispielsweise kann, obwohl der Cache-Speicher 1316 als ein separater Block innerhalb des Prozessors 1310 abgebildet ist, der Cache-Speicher 1316 jeweils in dem Prozessorkern 1312 enthalten sein. In einer Ausführungsform kann das System 1300 in einer anderen Ausführungsform der Erfindung mehr als einen Prozessor/Prozessorkern enthalten.
Bezugnahmen in der Beschreibung auf ”eine (an) Ausführungsform”, ”eine (1) Ausführungsform”, ”irgendeine Ausführungsform” oder „andere Ausführungsform” bedeuten, das ein bestimmtes Merkmal, eine Struktur oder eine Charakteristik, die in Verbindung mit den Ausführungsformen beschrieben ist, in wenigstens einigen Ausführungsformen, jedoch nicht notwendigerweise in allen Ausführungsformen enthalten ist. Die verschiedenen Erscheinungsformen von ”einer (an) Ausführungsform”, ”einer (1) Ausführungsform” oder ”irgendeiner Ausführungsform” beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Falls die Beschreibung angibt, dass eine Komponente, ein Merkmal, eine Struktur oder eine Charakteristik enthalten sein ”kann” oder ”könnte”, muss diese Komponente, dieses Merkmal, diese Struktur oder diese Charakteristik nicht enthalten sein. Falls sich die Beschreibung oder ein Anspruch auf ”ein” Element bezieht, bedeutet dies nicht, dass lediglich eines der Elemente existiert. Falls sich die Beschreibung oder ein Anspruch auf ”ein zusätzliches” Element beziehen, schließt dies nicht aus, dass mehr als ein zusätzliches Element vorliegt.
Während die Erfindung in Verbindung mit spezifischen Ausführungsformen derselben beschrieben wurde, sind den Durchschnittsfachleuten vor dem Hintergrund der vorstehenden Beschreibung zahlreiche Alternativen, Modifikationen und Varianten solcher Ausführungsformen ersichtlich.
In einer Ausführungsform zählt der Zähler 302 in einer Richtung, d. h. sowohl die erste als auch die zweite Richtung sind gleich. Während diese alternative Ausführungsform anhand Aufwärtszählen beschrieben ist, kann die gleiche Ausführungsform für Zähler modifiziert werden, die abwärtszählen. In einer Ausführungsform beginnt der Zähler 302 nach Rücksetzen zu zählen, was vorkommt, wenn die erste fallende Flanke des Eingangs-PWM-Signals 316 detektiert wird. In einer Ausführungsform hört der Zähler 302 zu zählen auf, wenn die erste steigende Flanke des PWM-Signals 316 identifiziert wird. Die Ausgabe 311 des Zählers 302 wird dann in die Entscheidungseinheit 304 gegeben, die den Zählwert 311 mit einem Schwellenwert vergleicht. In einer Ausführungsform ist der Schwellenwert ein programmierbarer Wert. In einer Ausführungsform hängt der Schwellenwert von der Geschwindigkeit (oder Frequenz) des Eingangs-PWM-Signals 316 ab.
In einer Ausführungsform werden für die höheren Frequenzen des PWM-Signals 316 kleinere Schwellenwerte verwendet. Ein Grund für kleinere Schwellenwerte ist, dass der Zähler 302 weniger Zeit zum Zählen hat. In einer solchen Ausführungsform werden für kleinere Frequenzen des PWM-Signals 316 höhere Schwellenwerte verwendet, weil der Zähler 302 mehr Zeit zum Zählen hat. In einer Ausführungsform liest die Entscheidungseinheit 304 eine Wertetabelle (nicht gezeigt) und bestimmt anhand der Frequenz des PWM-Signals 316, welcher Schwellenwert verwendet werden soll. In einer Ausführungsform sind die Wertetabelleneinträge programmierbar. In einer Ausführungsform ist der Frequenzdetektor auch in der Logikarchitektur 300/103 enthalten, und wird seine Ausgabe von der Entscheidungseinheit 304 verwendet, um den richtigen Schwellenwert zur Verwendung bei Vergleichen durch die Entscheidungseinheit 304 zu bestimmen. In einer Ausführungsform bestimmt, falls der Zählwert 311 höher als der Schwellenwert ist, die Entscheidungseinheit 304, dass das PWM-Signal 316 ein logisches ”1”-Signal ist, andernfalls ein logisches ”0” Signal 312.
Die Ausführungsformen der Erfindung sollen sämtliche solche Alternativen, Modifikationen und Variationen umfassen, die unter den breiten Schutzbereich der beigefügten Ansprüche fallen.

Claims

Empfänger, umfassend: einen Flankendetektor zum Detektieren einer ersten fallenden Flanke und einer ersten steigenden Flanke eines Eingangssignals, das von einem Sender empfangen wurde; einen Zähler zum Zählen in einer ersten Richtung als Antwort auf Detektieren der ersten fallenden Flanke und zum Zählen in einer zweiten Richtung als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals, wobei der Zähler einen endgültigen Zählwert anhand der Zählwerte in den ersten und zweiten Richtungen erzeugen soll; und eine Entscheidungseinheit zum Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert haben, wobei die Bestimmung gemäß dem endgültigen Zählwert vorgenommen wird.
Empfänger nach Anspruch 1, ferner umfassend: einen Überabtaster, der mit dem Zähler gekoppelt ist, um ein überabgetastetes Taktsignal für den Zähler zu erzeugen.
Empfänger nach Anspruch 2, dadurch gekennzeichnet, dass der Überabtaster betrieben werden kann, um das überabgetastete Taktsignal durch Erzeugen von Impulssignalen an den steigenden und fallenden Flanken eines Eingangstaktsignals zu erzeugen.
Empfänger nach Anspruch 3, ferner umfassend ein Flipflop oder ein Latch zum Erfassen (latch) einer Ausgabe der Entscheidungseinheit durch eine der steigenden oder fallenden Flanken des Eingangstaktsignals.
Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass das Eingangssignal ein pulsbreitenmoduliertes (pulse width modulated (PWM)) Signal ist.
Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass der Sender ein MIPI^® M-PHY^(SM)-Sender ist.
Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass sich die erste Richtung von der zweiten Richtung unterscheidet.
Empfänger nach Anspruch 1, dadurch gekennzeichnet, dass die erste Richtung die gleiche ist wie die zweite Richtung.
System, umfassend: einen Empfänger, der mit einem Sender gekoppelt ist, wobei der Empfänger umfasst: einen Flankendetektor zum Detektieren einer ersten fallenden Flanke und einer ersten steigenden Flanke eines Eingangssignals, das von dem Sender empfangen wird; einen Zähler zum Zählen in einer ersten Richtung als Antwort auf Detektieren der ersten fallenden Flanke und zum Zählen in einer zweiten Richtung als Antwort auf Detektieren der ersten steigenden Flanke des Eingangssignals, wobei der Zähler einen endgültigen Zählwert anhand der Zählwerte in den ersten und zweiten Richtungen erzeugen soll; und eine Entscheidungseinheit zum Bestimmen, ob Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert haben, wobei die Bestimmung gemäß dem endgültigen Zählwert vorgenommen wird; und eine Anzeigeeinheit zum Anzeigen einer Version der Daten.
System nach Anspruch 9, dadurch gekennzeichnet, dass die Anzeigeeinheit ein Touchpad ist.
System nach Anspruch 9, dadurch gekennzeichnet, dass der Empfänger ferner umfasst: einen Überabtaster, der mit dem Zähler gekoppelt ist, zum Erzeugen eines überabgetasteten Taktsignals für den Zähler.
System nach Anspruch 11, dadurch gekennzeichnet, dass der Überabtaster betrieben werden kann, das überabgetastete Taktsignal durch Erzeugen von Impulssignalen an den steigenden und fallenden Flanken eines Eingangstaktsignals zu erzeugen.
System nach Anspruch 9, dadurch gekennzeichnet, dass der Empfänger ferner ein Flipflop oder ein Latch zum Erfassen (latch) einer Ausgabe der Entscheidungseinheit durch eine der steigenden oder fallenden Flanken des Eingangstaktsignals umfasst.
System nach Anspruch 9, dadurch gekennzeichnet, dass das Eingangssignal ein pulsbreitenmoduliertes (PWM) Signal ist.
System nach Anspruch 9, dadurch gekennzeichnet, dass der Empfänger und der Sender ein MIPI^® M-PHY(^SM)-Empfänger und -Sender sind.
System nach Anspruch 9, dadurch gekennzeichnet, dass sich die erste Richtung von der zweiten Richtung unterscheidet.
System nach Anspruch 9, dadurch gekennzeichnet, dass die erste Richtung die gleiche ist wie die zweite Richtung.
Verfahren, umfassend: Empfangen eines Eingangssignals von einem Sender; Identifizieren einer ersten fallenden Flanke und einer ersten steigenden Flanke des Eingangssignals; durch den Zähler Zählen in einer ersten Richtung als Antwort auf Identifizieren der ersten fallenden Flanke und Zählen in einer zweiten Richtung als Antwort auf Identifizieren der ersten steigenden Flanke des Eingangssignals; Speichern eines Zählwerts als Antwort auf Identifizieren einer zweiten fallenden Flanke des Eingangssignals, wobei die zweite fallende Flanke zeitlich nach der ersten fallenden Flanke auftritt; und Bestimmen, ob die Daten in dem Eingangssignal einen logischen Hoch- oder logischen Niedrigpegelwert haben, wobei die Bestimmung gemäß dem gespeicherten Zählwert vorgenommen wird.
Verfahren nach Anspruch 18, ferner umfassend: Rücksetzen des Zählers als Antwort auf Identifizieren der ersten fallenden Flanke; und Senden vorheriger Daten zum Verarbeiten als Antwort auf Rücksetzen des Zählers.
Verfahren nach Anspruch 18, ferner umfassend: Erzeugen eines überabgetasteten Taktsignals für den Zähler, wobei der Zähler bei jeder steigenden oder fallenden Flanke des überabgetasteten Taktsignals zählen soll.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass sich die erste Richtung von der zweiten Richtung unterscheidet.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass das Eingangssingal ein pulsbreitenmoduliertes (PWM) Signal ist.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der Sender ein MIPI^® M-PHY^(SM)-Sender ist.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die erste Richtung die gleiche ist wie die zweite Richtung.