CN106371334B - 一种上下电时序控制电路及电源系统 - Google Patents

Abstract

本发明适用于电源管理领域，提供了一种上下电时序控制电路及电源系统，所述上下电时序控制电路包括与所述n个电源模块的输入端共接的上下电控制端；通过一个充电电阻R1与所述上下电控制端分别连接的第1时序控制模块到第n时序控制模块；所述第1时序控制模块到第n时序控制模块的输出端分别与所述n个电源模块的使能端连接；其中，第2时序控制模块到第n时序控制模块的输入端分别与所述n个电源模块的输出端对应连接；所述n≥2且n为正整数。本发明通过结构简单的延时电路，能够实现对多个电源模块的上下电时序的控制，易于生产和推广。

Description

一种上下电时序控制电路及电源系统

技术领域

本发明属于电源管理领域，尤其涉及一种上下电时序控制电路及电源系统。

背景技术

随着电子技术的发展，各种电子产品的电路系统的结构越来越复杂，通常需要依靠多个电源来供电，为了保证系统工作的可靠性电源管理技术随之发展。多电源供电系统对供电的可靠性要求较高，其中上电时序和下电时序控制是多电源系统中非常重要的技术，它直接影响到电子产品开机、关机的可靠性。如果多电源供电系统的上电时序和下电时序没控制好，会导致系统数据丢失甚至损坏电路元器件造成系统故障。

目前，常用的电源管理技术通常选用PMU(Phasor Measurement Unit，电源管理单元)芯片来控制电路系统的电源的上电时序，PMU电源管理芯片存在无法控制电源掉电时序、对于不同的电源输出场合必须选不同的PMU芯片管脚数目以及外围电路元器件多、对于一些体积要求较高的场合无法满足要求等缺陷。另外一种常用的电源管理技术是CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)技术，利用CPLD的输出IO管脚控制不同电源芯片的控制引脚，CPLD是可编程逻辑器件，可灵活精整的控制各个管脚的输出顺序和各管脚的时间间隔，但CPLD技术会增加产品的复杂度和硬件成本。对于多路电源的上下电时序控制，现有的电源管理芯片无法满足对下电时序的控制，而且不能灵活的选择电源输出时序。

发明内容

本发明实施例的目的在于提供一种上下电时序控制电路及电源系统，旨在解决目前的电源管理芯片不能控制多路电源的下电时序、且不能灵活的控制电源的上电时序、结构复杂、稳定性差、成本高昂的问题。

本发明实施例是这样实现的，一种上下电时序控制电路，用于控制n个电源模块的上/下电时序，所述上下电时序控制电路包括：

与所述n个电源模块的输入端共接的上下电控制端；

通过一个充电电阻R1与所述上下电控制端分别连接的第1时序控制模块到第n时序控制模块；

所述第1时序控制模块到第n时序控制模块的输出端分别与所述n个电源模块的使能端连接；

其中，第2时序控制模块到第n时序控制模块的输入端分别与所述n个电源模块的输出端对应连接；

所述n≥2且n为正整数。

优选的，所述第1时序控制模块包括二极管D1、电容C1和放电电阻R2，其中，二极管D1的正极接充电电阻R1，二极管D1的负极为所述第1时序控制模块的输出端，电容C1和放电电阻R2并联在二极管D1的负极和地之间，放电电阻R2的阻值远大于充电电阻R1的阻值；

所述第2时序控制模块到第n-1时序控制模块中的第i时序控制模块包括二极管Di、放电电阻R_2i-1、电容Ci和充电电阻R_2i，其中，二极管Di反向连接于充电电阻R1与放电电阻R_2i-1的第一端之间，放电电阻R_2i-1的第二端、电容Ci的第一端和充电电阻R_2i的第一端共接构成所述第i时序控制模块的输出端，电容Ci的第二端接地，充电电阻R_2i的第二端为所述第i时序控制模块的输入端；

其中，2≤i＜n，且i为正整数，所述第2时序控制模块到第n-1时序控制模块中的放电电阻的阻值均不相同。

优选的，所述第n时序控制模块包括二极管Dn、电容Cn和充电电阻R_2n，其中，二极管Dn的负极连充电电阻R1，二极管Dn的正极、电容Cn的第一端和充电电阻R_2n的第一端共接构成所述第n时序控制模块的输出端，电容Cn的第二端接地，充电电阻R_2n的第二端为所述第n时序控制模块的输入端。

优选的，所述第n时序控制模块还包括放电电阻R_2n-1，所述放电电阻R_2n-1连接在二极管Dn的正极和电容Cn的第一端、充电电阻R_2n的第一端之间，所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值均不相同。

优选的，所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值依次递减。

优选的，所述第1时序控制模块到第n时序控制模块中的充电电阻均为可调电阻，且/或所述第1时序控制模块到第n时序控制模块中的放电电阻均为可调电阻，且/或所述第1时序控制模块到第n时序控制模块中的电容均为可调电容。

本发明实施例还提供一种电源系统，所述电源系统包括如前所述上下电时序控制电路，所述n个电源模块均接地。

优选的，所述n个电源模块中的任一个电源模块为DC-DC芯片、LDO芯片或隔离模块中的任一种。

本发明实施例提供的一种上下电时序控制电路及电源系统，其有益效果在于：本发明通过电阻、电容形成结构简单的延时电路，能够实现对多个电源模块的上电时序和下电时序的控制；通过在电路中设置二极管，利用二极管的单向导通特点，能简单有效的区分多路电源的上电时序和下电时序；通过可变电阻和可变电容来组成延时电路，能够灵活控制上电和下电过程延时的时间；本发明还具有结构简单、稳定性高、成本低廉、布线简单节省空间、控制灵活等特点，适于广泛推广和大规模生产。

附图说明

图1为本发明实施例提供的上下电时序控制电路与n个电源模块连接的基本结构框图；

图2为本发明的一优选实施例提供的上下电时序控制电路的电路图；

图3为本发明的一优选实施例提供的n＝3时，上下电时序控制电路与3个电源模块连接的电路图。

图4为本发明的另一优选实施例提供的n＝3时，上下电时序控制电路与3个电源模块的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明提供的上下电时序控制电路100包括：

与第1电源模块201、第2电源模块202电源模块到第n电源模块20n共n个电源模块的输入端共接的上下电控制端；

通过一个充电电阻R1与所述上下电控制端分别连接的第1时序控制模块101、第1时序控制模块102到第n时序控制模块10n；

所述第1时序控制模块101到第n时序控制模块10n的输出端分别与所述n个电源模块的使能端连接；

其中，第2时序控制模块102到第n时序控制模块10n的输入端分别与所述n个电源模块的输出端对应连接；

所述n≥2且n为正整数。

在具体应用中，第1电源模块201到第n电源模块20n中的各电源模块可以选择DC-DC芯片、LDO芯片或隔离模块中的任一种。

本发明所提供的多路电源的上下电时序控制电路可与多路电源模块相连接，以控制多路电源的上电时序和下电时序。

如图2所示，在本发明的一优选实施例中，所述第1时序控制模块101包括二极管D1、电容C1和放电电阻R2，其中，二极管D1的正极接充电电阻R1，二极管D1的负极为所述第1时序控制模块的输出端EN_VDD1，电容C1和放电电阻R2并联在二极管D1的负极和地之间，放电电阻R2的阻值远大于充电电阻R1的阻值；

所述第2时序控制模块102到第n-1时序控制模块中的第i时序控制模块10i包括二极管Di、放电电阻R_2i-1、电容Ci和充电电阻R_2i，其中，二极管Di反向连接于充电电阻R1与放电电阻R_2i-1的第一端之间，放电电阻R_2i-1的第二端、电容Ci的第一端和充电电阻R_2i的第一端共接构成所述第i时序控制模块的输出端EN_VDDi，电容Ci的第二端接地，充电电阻R_2i的第二端为所述第i时序控制模块的输入端VDD_i-1；

所述第n时序控制模块包括二极管Dn、电容Cn和充电电阻R_2n，其中，二极管Dn的负极连充电电阻R1，二极管Dn的正极、电容Cn的第一端和充电电阻R_2n的第一端共接构成所述第n时序控制模块的输出端EN_VDDn，电容Cn的第二端接地，充电电阻R_2n的第二端为所述第n时序控制模块的输入端VDD_n-1；

其中，2≤i＜n，且i为正整数，所述第2时序控制模块102到第n-1时序控制模块中的放电电阻的阻值均不相同。

第1时序控制模块所对应的第1电源模块最先上电、最后下电，第2时序控制模块到第n-1时序控制模块中，放电电阻阻值较大的时序控制模块所对应的电源模块先上电、后下电。

在具体应用中，第2时序控制模块到第n-1时序控制模块中的放电电阻的阻值大小可以依次递减也可以依次递增，倘若放电电阻的阻值依次递减，则与第1时序控制模块到第n-1时序控制模块对应连接的第1电源模块到第n-1电源模块的上电顺序为正序，下电顺序为倒序；倘若放电电阻的阻值依次递增，则与第1时序控制模块到第n-1时序控制模块对应连接的第1电源模块到第n-1电源模块的上电顺序为倒序，下电顺序为正序。

当所述第2电源模块到第n-1电源模块中，有j个电源模块需要同时上电或下电时，可以通过使该j个电源模块中各电源模块所对应的时序控制模块的放电电阻的阻值相等，来实现所述有j个电源模块的同时上电或同时下电，其中2≤j≤n-2，且j为正整数。

本发明所提供的多路电源的上下电时序控制电路的每级时序控制模块至多仅包括两个电阻、一个电容和一个二极管，电路结构简单，易于布线，性能稳定，适于广泛推广生产。

如图2所示，在另一优选实施例中，所述第n时序控制模块10n还包括放电电阻R_2n-1，所述放电电阻R_2n-1连接在二极管Dn的正极和电容Cn的第一端、充电电阻R_2n的第一端之间，所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值均不相同。

图3为本发明的一优选实施例提供的n＝3时，上下电时序控制电路的电路图。

参阅图3，在第1时序控制模块101中，充电电阻R1串联在所述上下电控制端VDD_SYS和二极管D1的正极之间，二极管D1的负极连第1上下电控制模块的输出端EN_VDD1，电容C1和放电电阻R2并联并连接在二极管D1的负极和地之间，放电电阻R2的阻值远大于充电电阻R1的阻值；

在第2时序控制模块102中，二极管D2的负极接充电电阻R1的第二端，二极管D2的正极接放电电阻R3的第一端，放电电阻R3的第二端、电容C2的第一端以及电电阻R4的第一端共接于第2上下电控制模块的输出端EN_VDD2，电容C2的第二端接地，充电电阻R4的第二端接第2上下电控制模块的输入端VDD1；

在第3时序控制模块103中，二极管D3的负极接充电电阻R1的第二端，二极管D3的正极接放电电阻R5的第一端，放电电阻R5的第二端、电容C3的第一端以及充电电阻R6的第一端共接于第3上下电控制模块的输出端EN_VDD3，电容C3的第二端接地，充电电阻R6的第二端接第3上下电控制模块的输入端VDD2；

放电电阻R3和放电电阻R5的阻值大小关系为：R3＞R5；

在上述上下电时序控制电路的基础上加上对应的3个电源模块；

第1电源模块201、第2电源模块202和第3电源模块203分别为芯片U1、芯片U2和芯片U3，所述各芯片均包括4个引脚；

其中，各芯片的1号引脚VIN分别对应第1电源模块201、第2电源模块202和第三电源模块203的输入端VDD_SYS，各输入端VDD_SYS均与上下电控制端VDD_SYS连接；

各芯片的2号引脚GND均接地；

各芯片的3号引脚EN分别对应第1电源模块201、第2电源模块202和第三电源模块203的使能端EN_VDD1、使能端EN_VDD2和使能端EN_VDD3，所述使能端EN_VDD1到使能端EN_VDD3分别与所述第1上下电时序控制模块的输出端EN_VDD1到第3上下电时序控制模块的输出端EN_VDD3一一对应连接；

各芯片的4号引脚VOUT分别对应第1电源模块201、第2电源模块202和第三电源模块203的输出端VDD1、输出端VDD2、输出端VDD3，所述输出端VDD1和输出端VDD2分别与所述第1上下电时序控制模块的输入端VDD1、第1上下电时序控制模块的输入端VDD2一一对应连接。

在具体应用中，上下电时序控制电路中的所有放电电阻和充电电阻的阻值、电容的容量可以根据需要随意调整，所有放电电阻和充电电阻均可以直接选用可调电阻，所有电容均可以直接选用可调电容。

在具体应用中，图3中第3上下电控制模块的放电电阻R5可以去掉。如图4所示，为n＝3时，图3中的放电电阻R5去掉时的电路结构示意图。

现以图4所示的上下电时序控制电路，来具体说明通过所述上下电时序控制电路控制3个电源模块的具体原理，所述原理如下：

一、上电时序控制原理

上电顺序为第1电源模块201最先，第2电源模块202其次，第3电源模块203最后；

第1电源模块201的VDD_SYS端上电时，与该电能输入端VDD_SYS端相连的第1上下电时序控制模块101的VDD_SYS端通过电阻R1和D1直接给C1充电，因为充电电阻R1阻值很小，放电电阻R2阻值很大，所以与电容C1相连的第1上下电时序控制模块101和第1电源模块201的EN_VDD端的电压会立马变成高电平，以控制第1电源模块201的VDD1端输出电能，此时由于第2上下电时序控制模块102和第2电源模块202的VDD2端、第3上下电时序控制模块103和第3电源模块203的VDD3端因为二极管D2和二极管D3的反向作用，使得第2电源模块202的EV_VDD2引脚和第3电源模块203的EN_VDD3引脚仍然为低电平，此时第2电源模块202和第3电源模203块处于关断状态，从而实现了第1电源模块201最先上电；

第1电源模块201的VDD1端和第2上下电时序控制模块102的VDD1端相连并输出电能，通过电阻R4给电容C2充电，电容C2的电压不断升高，当电容C2上的电压达到第2电源模块202的开启电压时，第2电源模块202打开，通过其VDD2端输出电能至第3上下电时序控制模块103的VDD2端，此时第3电源模块203因为第3上下电时序控制模块103和第3电源模块203的连接端EN_VDD3才刚上电，为低电平，使得第3电源模块203仍然处于关断状态，所以第1电源模块201上电之后第2电源模块202最先上电。第2电源模块202相对于第1电源模块201的上电延迟时间T2_Delay可通过改变电阻R4的阻值和电容C2的容量进行随意调整。延迟时间T2_Delay的计算公式如下：

T2_Delay＝R4*C2*Ln[VDD1/(VDD1-Vth)]

(上式中，Vth为第2电源模块的开启电压)

同理第2电源模块202的VDD2端和第3上下电时序控制模块103的VDD2端相连，并输出电能，通过电阻R6给电容C3充电，电容C3的电压升高，当电容C3上的电压达到第3电源模块203的开启电压时，第3电源模块203打开，通过其输出VDD3端输出电能。第3电源模块203相对于第2电源模块202的上电延迟时间T3_Delay可通过改变电阻R6和电容C3容量的随意调整。延迟时间T3_Delay的计算公式如下：

T3_Delay＝R6*C3*Ln[VDD2/(VDD2-Vth)]

(上式中，Vth为第3电源模块的开启电压)

二、下电时序控制原理

下电顺序为第3电源模块203最先，第2电源模块202其次，第1电源模块201最后；

当第3电源模块203的VDD-SYS端掉电时，与VDD_SYS端相连的第3上下电时序控制模块103的VDD_SYS端为低电平，第3上下电时序控制模块103的EN_VDD3端会通过二极管D3，电阻R1快速放电，当于第3上下电时序控制模块103的EN_VDD3端连接的第3电源模块203的EN_VDD3端的电压小于第3电源模块203的关断电压时，第3电源模块203掉电，第3电源模块203的掉电时间T3的计算公式如下：

T3＝R1*C3*Ln[(VDD2-Vbe)/Vth]；

(上式中，Vbe为二极管D3导通压降，Vth为第3电源模块的关断电压)

当第2电源模块202的VDD-SYS端掉电时，与VDD_SYS端相连的第2上下电时序控制模块102的VDD_SYS端为低电平，第2上下电时序控制模块的EN_VDD2端会通过二极管D2、电阻R1和电阻R3快速放电，当于第2上下电时序控制模块102的EN_VDD2端连接的第2电源模块202的EN_VDD2端的电压小于第2电源模块202的关断电压时，第2电源模块202掉电，第2电源模块202的掉电时间T2的计算公式如下：

T2＝(R1+R3)*C3*Ln[(VDD1-Vbe)/Vth]；

(上式中，Vbe为二极管D2导通压降，Vth为第2电源模块的关断电压)

当第1电源模块201的VDD-SYS端掉电时，与VDD_SYS端相连的第1上下电时序控制模块101的VDD_SYS端为低电平，第1上下电时序控制模块的EN_VDD1端因为反向二极管D1的影响，其EN_VDD1端通过电阻R2对地放电，因为R2阻值比较大，所以经电容C1放电的路径阻抗最大，放电时间最长，当于第1上下电时序控制模块101的EN_VDD1端连接的第1电源模块201的EN_VDD1端的电压小于第3电源模块203的关断电压时，第1电源模块201掉电，第1电源模块201的掉电时间T1的计算公式如下：

T1＝R2*C1*Ln[(VDD_SYS-Vbe)/Vth]；

(上式中，Vbe为二极管D1导通压降，Vth为第1电源模块的关断电压)

在具体应用中，所以只要改变电阻R1、电阻R2和电阻R3的阻值，电容C1和电容C3的容量以使各上下电控制模块中的电阻和对应的电容构成合适的RC控制电路，各个电源模块的掉电时间长度就可以根据需要随意控制。

本发明实施例提供的一种上下电时序控制电路及电源系统，通过电阻、电容形成结构简单的延时电路，能够实现对多个电源模块的上电时序和下电时序的控制；通过在电路中设置二极管，利用二极管的单向导通特点，能简单有效的区分多路电源的上电时序和下电时序；通过可变电阻和可变电容来组成延时电路，能够灵活控制上电和下电过程延时的时间；本发明还具有结构简单、稳定性高、成本低廉、布线简单节省空间、控制灵活等特点，适于广泛推广和大规模生产。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种上下电时序控制电路，用于控制n个电源模块的上/下电时序，其特征在于，所述上下电时序控制电路包括：

与所述n个电源模块的输入端共接的上下电控制端；

通过一个充电电阻R1与所述上下电控制端分别连接的第1时序控制模块到第n时序控制模块；

所述第1时序控制模块到第n时序控制模块的输出端分别与所述n个电源模块的使能端一一对应连接；第2时序控制模块到第n时序控制模块的输入端分别与所述n个电源模块中的前n-1个电源模块的输出端一一对应连接；

所述n≥2且n为正整数；

所述第1时序控制模块包括二极管D1、电容C1和放电电阻R2，其中，二极管D1的正极接充电电阻R1，二极管D1的负极为所述第1时序控制模块的输出端，电容C1和放电电阻R2并联在二极管D1的负极和地之间，放电电阻R2的阻值远大于充电电阻R1的阻值；

所述第2时序控制模块到第n-1时序控制模块中的第i时序控制模块包括二极管Di、放电电阻R_2i-1、电容Ci和充电电阻R_2i，其中，二极管Di反向连接于充电电阻R1与放电电阻R_2i-1的第一端之间，放电电阻R_2i-1的第二端、电容Ci的第一端和充电电阻R_2i的第一端共接构成所述第i时序控制模块的输出端，电容Ci的第二端接地，充电电阻R_2i的第二端为所述第i时序控制模块的输入端；

其中，所述第2时序控制模块到第n-1时序控制模块中的放电电阻的阻值均不相同或部分相同。

2.如权利要求1所述的上下电时序控制电路，其特征在于，所述第n时序控制模块包括二极管Dn、电容Cn和充电电阻R_2n，其中，二极管Dn的负极连充电电阻R1，二极管Dn的正极、电容Cn的第一端和充电电阻R_2n的第一端共接构成所述第n时序控制模块的输出端，电容Cn的第二端接地，充电电阻R_2n的第二端为所述第n时序控制模块的输入端。

3.如权利要求2所述的上下电时序控制电路，其特征在于，所述第n时序控制模块还包括放电电阻R_2n-1，所述放电电阻R_2n-1连接在二极管Dn的正极和电容Cn的第一端、充电电阻R_2n的第一端之间，所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值均不相同或部分相同。

4.如权利要求3所述的上下电时序控制电路，其特征在于，当所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值均不相同时，所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值依次递减或依次递增；当所述第2时序控制模块到第n时序控制模块中的放电电阻的阻值部分相同时，所述第2时序控制模块到第n时序控制模块中，至少有两个时序控制模块的放电电阻的阻值相同。

5.如权利要求4所述的上下电时序控制电路，其特征在于，所述第1时序控制模块到第n时序控制模块中的充电电阻均为可调电阻，且/或所述第1时序控制模块到第n时序控制模块中的放电电阻均为可调电阻，且/或所述第1时序控制模块到第n时序控制模块中的电容均为可调电容。

6.一种电源系统，其特征在于，所述电源系统包括如权利要求1～5任一项所述的上下电时序控制电路。

7.如权利要求6所述的电源系统，其特征在于，所述n个电源模块中的任一个电源模块为DC-DC芯片、LDO芯片或隔离模块中的任一种。