CN114520581B - 一种分布式电源系统的上电时序控制方法及控制电路 - Google Patents

Abstract

本发明提供一种分布式电源系统的上电时序控制方法及控制电路，所述方法包括：将电源芯片的上电时序分为多个上电域；根据各上电域中的上电必要约束条件，建立电源上电时序需求表；根据所述电源上电时序需求表，对电源芯片的上电时序进行控制。本发明的技术方案，解决了原有的基于CPLD的时序控制系统，先上电电源电压是由后上电电源电压转换产生时的时序控制失败问题。

Description

一种分布式电源系统的上电时序控制方法及控制电路

技术领域

本发明涉及通信产品内部的供电控制技术领域，尤其涉及一种分布式电源系统的上电时序控制方法及控制电路。

背景技术

现有技术中，时序控制需额外的可编程逻辑器件(CPLD)和电压比较器以及DC-DC电源，成本高。上电时序控制由CPLD完成，因此需要等待CPLD正常工作，增加了系统开机时间。

此外，现有的开关控制电路需要电平转换电路以驱动MOS管的开关；开关控制电路只有一级时延网络，时延要求高的系统，开关控制电路时序无法满足要求；当系统中除了V1还有其它电源电压需要在V2上电后供给DSP工作时，还需设计额外的时序控制电路满足要求。

发明内容

本发明实施例提供一种分布式电源系统的上电时序控制方法及控制电路，用于实现使用MOS管和三极管搭建的控制电路，不使用CPLD等逻辑器件，缩短开机时间，解决原有的基于CPLD的时序控制系统，先上电电源电压是由后上电电源电压转换产生时的时序控制失败问题。

为了解决上述技术问题，本发明实施例提供如下技术方案：

一种分布式电源系统的上电时序控制方法，所述方法包括：

将电源芯片的上电时序分为多个上电域；

根据各上电域中的上电必要约束条件，建立电源上电时序需求表；

根据所述电源上电时序需求表，对电源芯片的上电时序进行控制。

可选的，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

可选的，上电域的输入电源在之前或目前的约束条件中，或者；

通过增加时序预量抵消同一上电域之间上电完成时间的差值。

可选的，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制。

可选的，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号。

可选的，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域的控制信号相连，第二端与二级分压时延网络第一MOS管Q1栅级相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2；

所述第一三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一MOS管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一MOS管Q1的集电极连接，第二端与所述第一MOS管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三级管Q1的漏极连接，所述第二电容C2的第二端与所述第一三级管Q1的发射极连接；

所述第二MOS管Q2的栅极与所述第一MOS管Q1的集电极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接。

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout＝Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N及之前电源域作为约束条件的电源。

可选的，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域控制信号Ctl-in连接，第二端与二级分压时延网络Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3；

所述第一三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三级管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一三级管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三级管Q1的集电极连接，第二端与所述第一三级管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三级管Q1的发射极连接，所述第二电容C2的第二端与所述第一MOS管Q1的漏极连接；

所述第二MOS管Q2的源极与所述第一三级管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接。

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout的输入端连接，第二端与所述第一三级S管Q1的发射极连接。

本发明实施例还提供一种分布式电源系统的上电时序控制电路，所述电路包括：一级电源以及与一级电源连接的控制电路以及电源芯片；

所述控制电路将电源芯片的上电时序分为多个上电域；根据各上电域中的上电必要约束条件，建立电源上电时序需求表；根据所述电源上电时序需求表，对电源芯片的上电时序进行控制。

可选的，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

可选的，上电域的输入电源在之前或目前的约束条件中，或者；

通过增加时序预量抵消同一上电域之间上电完成时间的差值。

可选的，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制。

可选的，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号。

可选的，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域的控制信号相连，第二端与二级分压时延网络第一MOS管Q1栅级相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2；

所述第一三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一MOS管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一MOS管Q1的集电极连接，第二端与所述第一MOS管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一三极管Q1的发射极连接；

所述第二MOS管Q2的栅极与所述第一MOS管Q1的集电极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout＝Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N-1上电域/第N-2的电源。

可选的，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域控制信号Ctl-in连接，第二端与二级分压时延网络Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3；

所述第一三极管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三极管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一三极管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三极管Q1的集电极连接，第二端与所述第一三极管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一MOS管Q1的漏极连接；

所述第二MOS管Q2的源极与所述第一三极管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout端连接，第二端与所述第一三极管Q1的发射极连接。

本发明的实施例，具有如下有益效果：

本发明的上述技术方案，使用MOS管和三极管搭建的控制电路，不使用CPLD等逻辑器件，缩短了开机时间，解决了原有的基于CPLD的时序控制系统，先上电电源电压是由后上电电源电压转换产生时的时序控制失败问题。

附图说明

图1是本发明实施例提供的控制方法流程示意图；

图2至图5是本发明实施例提供的控制电路原理示意图；

图6是本发明实施例提供的分压时延网络示意图；

图7是本发明实施例提供的时延控制电路示意图；

图8是本发明实施例提供的时延控制电路原理示意图；

图9是本发明实施例提供的开关控制电路示意图；

图10是本发明实施例提供的约束条件为VCC-P2-1时的上电示意图；

图11是本发明实施例提供的第一种控制电路示意图；

图12至图14是本发明实施例提供的第二种控制电路示意图；

图15和图16是本发明实施例提供的第三种控制电路示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

如图1至图5所示，本发明实施例提供一种分布式电源系统的上电时序控制方法，所述方法包括：

S1：将电源芯片的上电时序分为多个上电域；

S2：根据各上电域中的上电必要约束条件，建立电源上电时序需求表；

S3：根据所述电源上电时序需求表，对电源芯片的上电时序进行控制。本发明的该实施例，提供了一种电源上电时序的控制方法。先按照系统电源电压、电流需求完成电源转换芯片选型，优化电源利用率，设计电源供电系统；再根据电源上电时序需求，建立电源上电时序需求表；再根据电源上电时序需求表，利用设计的时延控制电路和开关控制电路搭建电源上电时序控制电路，可以满足分布式电源架构在电源上电时序方面的通用需求，使用MOS管和三极管搭建的控制电路，不使用CPLD等逻辑器件，缩短了开机时间，解决了原有的基于CPLD的时序控制系统，先上电电源电压是由后上电电源电压转换产生时的时序控制失败问题。

本发明一可选的实施例，步骤S2中，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

具体的，电源的上电时序需求表可按如下表列出：

本发明一可选的实施例，上电域的输入电源在之前或目前的约束条件中，或者，通过增加时序预量抵消同一上电域之间上电完成时间的差值。

具体的，输入电源是对应上电域电源的电源输入，输出电源是对应上电域的电源输出，约束条件指时序约束的参考条件，时序要求则指对应电源时序要求的时延时间。时序需求表中的输入电源需为当前或之前上电域的时序约束用电源，这是因为同一上电域之间不存在明确的时序约束条件，在时序设计时，若输入电源为之前上电域的电源且不在约束条件中，在时序预量不足情况下会出现时序错误。因此需要上电域的输入电源在之前或目前的约束条件中，或者也可以增加时序预量低消同一上电域之间上电完成时间的差值。上表中P3约束条件为VCC-P2-1上电，但同时VCC-P3-3的输入电源VCC-P2-2不在之前上电域的约束条件中，当VCC-P2-2上电速度慢于VCC-P2-1时可能会出现时序错误，因此上电时序需求表更正为：

更正后即可满足输出电源VCC-P3-1、VCC-P3-2、VCC-P3-3、VCC-P3-4在VCC-P2-1上电完成后30ms开始上电的时序要求。

本发明一可选的实施例，步骤S3中，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制。

具体的，如图6所示，VIN为分布式电源一级DC-DC电源的输入，VCCIN为一级电源的输出，输出电压一般为10V/12V。R1、R2、C1构成一个分压时延网络，分布式电源系统一级电源的输出大于电源芯片使能信号EN的最大值，因此需要一个分压时延网络进行分压。当VCCIN达到上电阈值时，电源芯片的EN端为高电平，电源芯片输出端Vout开始上电。由于都是VCCIN经过不同分压时延网络产生上电使能信号，同一上电域P1间的电源VCC-P1-1、VCC-P1-2无明确的时序要求。

本发明一可选的实施例，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

具体的，如图6所示，上电域P2上电需在约束条件成立后上电(图示约束条件为电源VCC-P1-2完成上电)，用于实现上电域P2与P1之间的时序约束，

时延控制电路实现以下功能：当输入控制信号Ctl-in达到指定的阈值，输入为高时，输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号。

时延控制电路中,R1、R2、C1构成一级分压时延网络，时间常数τ1＝(R1//R2)*C1，R5、R6、R7、C2构成二级分压时延网络，时间常数τ2＝((R5+R6)//R7))*C2，改变R1/R2/C1和R5/R6/R7/C2的值可改变电路时延参数。控制信号Ctl-in为低电平时，三极管Q1截止，

MOS管Q2导通，EN＝0。控制信号Ctl-in上电，达到上电阈值即三极管Q1导通，Q2栅源电压VGS＝0，Q2截止，Ctl-in掉电时，由于一级分压时延网络的存在，电容C1缓慢放电，为加速电容C1放电，快速关段三极管Q1，可选的在电阻R1上并联一个二极管D1用于电容C1放电。

本发明一可选的实施例，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号。

具体的，首先分析电源芯片的各个IC的电源上电电压、电流需求，完成电源IC的选型，设计供电系统。再依据IC的上电时序特性，将电源芯片电源分为多个上电域(P1，P2，P3...)，一个上电域可包含多个电源(P1-1,P1-2...)，同一上电域的电源上电时序无要求。过程中需明确上电域中的某一电源完成上电作为下一上电域上电的必要约束条件(如上电域P3包含4个电源，只有电源P3-2完成上电才可触发P4电源域上电，即P4电源域的时序参考为电源P3-2)。

如图8所示，VCC-P1-1作为上电时延电路的控制信号Ctl-in，在VCC-P1-1上电完成后产生一个用于上电域P2的上电使能信号EN-P2-2(电源芯片的使能逻辑有正逻辑与负逻辑，正逻辑时使用EN，负逻辑时可三极管Q1集电极电平)。若一级时延控制电路无法满足电源时序要求时可采用多级时延控制电路级联以增加时延参数。上电使能信号接入用于P2上电域的电源IC使能端，控制电源IC上电。

本发明一可选的实施例，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域的控制信号相连，第二端与二级分压时延网络第一MOS管Q1栅级相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2；

所述第一三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一MOS管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一MOS管Q1的集电极连接，第二端与所述第一MOS管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一三极管Q1的发射极连接；

所述第二MOS管Q2的栅极与所述第一MOS管Q1的集电极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

本发明一可选的实施例，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout＝Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N及之前电源域作为约束条件的电源。

本发明一可选的实施例，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域控制信号Ctl-in连接，第二端与二级分压时延网络Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3；

所述第一三极管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三极管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一三极管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三极管Q1的集电极连接，第二端与所述第一三极管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一MOS管Q1的漏极连接；

所述第二MOS管Q2的源极与所述第一三极管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout端连接，第二端与所述第一三极管Q1的发射极连接。

具体的，如图9所示，开关控制电路有三个输入信号，三个输出信号。输入端有输入电源Vin，使能端输出电平控制电源VDD，上电控制信号V1；输出端有两个用于电源使能的输出信号EN，以及一个输出电源Vout。

开关控制电路中，电阻R1，R2，C1构成一级分压时延网络，用于控制上电时延参数；D1用于上电控制信号V1掉电时C1快速放电；R3、R4分压用于控制Q2的栅级电压；R5、R6、R7、C3构成二级分压时延网络，用于控制使能EN信号电平。当上电控制信号Ctl-in为低时，三极管Q1截止。

U1为高电平，MOS管Q2导通，EN＝GND，Q3截止，Vout＝GND。当V1上电达到上电阈值即三极管Q1导通，U1＝0，Q2截止，Q3基级电压Q3基级电压Q3导通，Vout＝Vin。在分布式电源系统中，VCCIN一般为12V/10V，使用一级电源输出VCCIN作为VDD。

具体的，如图10所示，确定上电域P3的时序约束条件，约束条件为VCC-2-1完成上电)，电源VCC-P2-1接入开关控制电路上电控制信号Ctl_in，一级电源输出VCCIN接入开关控制电路VDD，VCC-P1-1电源接入开关控制电路电源输入端口Vin。电源VCC-P2-1上电后，经过一段时间的延迟，开关控制电路开关闭合，电源输出端口Vout＝Vin，使能控制信号EN输出上电控制信号。EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出上电域P3的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、上电域P1/P2的电源。

本发明的该实施例，开关控制电路较现有的开关控制电路拥有二级RC分压时延网络，同时可与设计的时延控制网络级联，时延参数调节更灵活，范围更广；利用一级输出电源作为驱动电源，无电平转换电路即实现MOS管开关控制；可输出用于电源转换芯片控制的使能信号，输出的使能信号电平可调，满足电源转换芯片的需求。此外，基于分布式电源架构的电源上电时序设计方法，相较于CPLD的电源系统，在电源系统设计时可在不考虑时序要求下进行电源系统实现，再利用设计的开关控制电路以及时延控制电路完成电源上电时序设计。

上述技术方案可以包括如下实现方式：

实施例1

如图11所示，一级电源输出VCCIN＝12V，经过分压时延网络后输入到电源转换芯片使能端EN，电源芯片在使能端EN>1.4V时开始工作。要求VCCIN上电后P1电源域开始上电。

可选的，R1＝20K，R2＝4.7K，C1＝10uF，时间常数τ＝(R1//R2)*C1＝37.9ms。设置VCCIN的上电周期为30ms，此时VCCIN上电完成后20ms，EN＝1.4V，P1电源域开始上电，可实现要求。

实施例2

如图12和图13所示，上电域P2的时序约束条件为上电域P1的电源VCC-P1-1＝3.3V，在VCC-P1-1完成上电20ms后P2上电域开始上电，VCC-P1-1上电后经过一个时延控制电路输出EN信号控制第二上电域的电源转换模块上电。一级电源模块输出VCCIN＝12V，电源模块TPS54620在EN>1.26V时开始上电。

如图14所示，可选的，R1＝10K，R2＝5K，C1＝10uF；R3＝20K，R4＝10K，R5＝20K，R6＝R7＝10K，C3＝4.7uF。R1＝10K,R2＝5K，C1＝10uF，时间常数τ1＝(R1//R2)*C1＝33.3ms；三级管Q1的开启电压Vbe(on)＝0.7V，则Vin(H)＝2.1V。R3＝20K，R4＝10K，Q2导通电压VGS(th)＝2V，Q1截止时R4电压＝4V>2V，Q2导通。R5＝20K，R6＝R7＝10K，C3＝4.7uF，时间常数τ2＝((R5+R6)//R7)*C2＝35.25ms。利用该延时电路进行仿真，仿真结果如下，当VCC-P1-1上电完成后，EN达到1.26V触发电源模块上电的延时时间为46ms>10ms。当时延参数较高时，可增大C1/C2参数，加大R5/R6电阻值以延长时延参数，若无法满足要求还可级联一级时延控制电路以加大时延时间。

实施例3

如图15所示，上电域P3的时序约束条件为上电域VCC-P2-1完成上电，VCC-P2-1＝2.5V，VCCIN＝12V，VCC-P1-1＝3.3V，时序要求VCC-P2-1上电20ms后P3电源域开始上电。上电域P1电源VCC-P1-1为开关控制电路输入Vin，当P2上电域电源VCC-P2-1上电完成后，经过开关控制电路延时，输出P3电源域电源VCC-P3-1。电源芯片使能端控制信号EN-P3连接到电源芯片TPS54620，电源VCC-P1-1为TPS54620电源转换芯片的输入电源，当EN-P3>1.26V时电源芯片开始正常工作上电。

如图16所示，可选的，R1＝10K，R2＝6.8K，C1＝10uF，R3＝20K，R4＝10K，R5＝20K，R6＝10K，R7＝10K，C2＝4.7uF，C3＝4.7uF，Vbe(on)＝0.7V,VGS(th)＝2.0V。R1＝10K，R2＝6.8k，C1＝10uF，时间常数τ1＝(R1//R2)*C1＝40.5ms。三极管的开启电压Vbe(on)＝0.7V，则：

VCC-P2-1上电完成后，Q1导通。

R3＝20K，R4＝10K，Q2的VGS(th)＝2.0V，VCC-P2-1未上电时，Q2导通；VCC-P2-1上电完成后Q1导通，Q2的VGS＝0，Q2截止。

R5＝20K，R6＝R7＝10K，C2＝4.7uF，时间常数τ2＝(R5//(R6+R7))*C2＝47ms。VCC-P2-1未上电时，Q2导通，C2上电压U1＝0；VCC_P2_1上电完成后Q2截止，C2电压 EN-P3信号可触发电源转换芯片上电。

Q3的导通电压VGS(th)＝2.0V，U1>VCC-P1-1+VGS(th)＝5.3V，因此Q3导通，VCC-P3-1＝VCC-P1-1。C3为电源VCC-P3-1的滤波旁路电源，根据旁路滤波需求添加，本次选择C3＝4.7uF。

开关控制电路仿真如下，当VCC-P2-1上电完成后，延时50.7ms后VCC-P3-1开始上电，此时EN-P3＝0.91V，在VCC-P2-1上电完成59.3ms后EN-P3＝1.26V,触发电源芯片TPS54620工作上电，因此满足设计所需的20ms的时序约束。

本发明的上述技术方案，提供一种开关控制电路，不需要电平转换电路即可驱动MOS管的开关，当输入控制脚置高时，MOS管导通，输出电源＝输入电源；电路拥有一个2级分压时延网络，时延配置灵活；包含一个输出电平可控的用于控制电源转换芯片工作的EN信号。开关控制电路将电源模块的输出隔离为不同上电域电源的输出，提高了电源转换芯片的利用率和电源设计方案的灵活性，符合分布式电源架构二级转换电源存在开关电源、LDO电源共存，电源转换芯片的输入电源多样性的特点。

本发明实施例还提供一种分布式电源系统的上电时序控制电路，所述电路包括：一级电源以及与一级电源连接的控制电路以及电源芯片；

所述控制电路将电源芯片的上电时序分为多个上电域；根据各上电域中的上电必要约束条件，建立电源上电时序需求表；根据所述电源上电时序需求表，对电源芯片的上电时序进行控制。

可选的，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

可选的，上电域的输入电源在之前或目前的约束条件中，或者；

通过增加时序预量抵消同一上电域之间上电完成时间的差值。

可选的，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制。

可选的，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号。

可选的，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域的控制信号相连，第二端与二级分压时延网络第一MOS管Q1栅级相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2；

所述第一三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一MOS管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一MOS管Q1的集电极连接，第二端与所述第一MOS管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一三极管Q1的发射极连接；

所述第二MOS管Q2的栅极与所述第一MOS管Q1的集电极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

可选的，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout＝Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N-1上电域/第N-2的电源。

可选的，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与所述该电源域控制信号Ctl-in连接，第二端与二级分压时延网络Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3；

所述第一三极管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三极管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出端VCCIN连接，第二端与电源所述第一三极管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三极管Q1的集电极连接，第二端与所述第一三极管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出端VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一MOS管Q1的漏极连接；

所述第二MOS管Q2的源极与所述第一三极管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout端连接，第二端与所述第一三极管Q1的发射极连接。

本发明的上述技术方案，包含一个二级分压网络，时延控制灵活；包含一个电平可控的用于控制电源转换芯片工作的使能EN信号输出；时延控制电路可相互级联或与开关控制电路级联(前一级时延控制电路EN端接后一级电路Ctl-in端口)，满足时延要求高的场景。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种分布式电源系统的上电时序控制方法，其特征在于，所述方法包括：

将电源芯片的上电时序分为多个上电域；

根据各上电域中的上电必要约束条件，建立电源上电时序需求表；

根据所述电源上电时序需求表，对电源芯片的上电时序进行控制；

其中，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制；

其中，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号；

或者

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout=Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N及之前电源域作为约束条件的电源。

2.根据权利要求1所述的分布式电源系统的上电时序控制方法，其特征在于，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

3.根据权利要求2所述的分布式电源系统的上电时序控制方法，其特征在于，上电域的输入电源在之前或目前的约束条件中，或者；

通过增加时序预量抵消同一上电域之间上电完成时间的差值。

4.根据权利要求1所述的分布式电源系统的上电时序控制方法，其特征在于，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

5.根据权利要求1所述的分布式电源系统的上电时序控制方法，其特征在于，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与电源域的控制信号相连，第二端与二级分压时延网络第一NPN型三级管Q1基极相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2;

所述第一NPN型三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一NPN型三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出VCCIN连接，第二端与所述第一NPN型三级管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一NPN型三级管Q1的集电极连接，第二端与所述第一NPN型三级管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一NPN型三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一NPN型三极管Q1的发射极连接；

所述第二NMOS管Q2的栅极与所述第一NPN型三级管Q1的集电极连接；所述第二NMOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二NMOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

6.根据权利要求1所述的分布式电源系统的上电时序控制方法，其特征在于，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与电源域控制信号Ctl-in连接，第二端与二级分压时延网络第一三极管Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3;

所述第一三极管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三极管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出VCCIN连接，第二端与所述第一三极管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三极管Q1的集电极连接，第二端与所述第一三极管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端与所述第七电阻的第一端连接，所述第六电阻R6的第一端与第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一三极管Q1的发射极连接；

所述第二MOS管Q2的源极与所述第一三极管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout端连接，第二端与所述第一三极管Q1的发射极连接。

7.一种分布式电源系统的上电时序控制电路，其特征在于，所述电路包括：一级电源以及与一级电源连接的控制电路以及电源芯片；

所述控制电路将电源芯片的上电时序分为多个上电域；根据各上电域中的上电必要约束条件，建立电源上电时序需求表；根据所述电源上电时序需求表，对电源芯片的上电时序进行控制；

其中，根据所述电源上电时序需求表，对电源芯片的上电时序进行控制，包括：

通过分压时延网络对分布式电源系统的一级电源的输出电压进行分压，所述一级电源的输出电压大于电源芯片使能信号的最大值；

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制；

其中，根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的输出电源作为时延控制电路的控制信号Ctl-in，在第N上电域的输出电源上电完成后产生一个用于第N+1上电域的上电使能信号；N大于或者等于1；

当输入控制信号Ctl-in达到指定的上电阈值，输入为高时，时延控制电路的输出端EN经过时延后输出一个同向的高电平信号，幅度由VDD控制；当输入电压Vin低于阈值，输入为低时，EN端输出一个低电平信号；

或者

根据所述电源上电时序需求表以及分压时延网络的输出电压，利用时延控制电路和/或开关控制电路，对电源芯片的上电时序进行控制，包括：

将电源上电时序需求表中的第N上电域的上电约束条件对应的第N-1上电域的输出电源接入开关控制电路上电控制信号Ctl-in，一级电源输出VCCIN接入开关控制电路VDD，第N-2上电域的输出电源接入开关控制电路电源输入端口Vin；

第N-1上电域上电后，经过一预设时间段的延迟，开关控制电路开关闭合，电源输出端口Vout=Vin，使能控制信号EN输出上电控制信号；EN信号接入对应的电源芯片使能端，电源转换芯片开始工作输出第N上电域的电源信号，电源转换芯片的输入端可使用一级电源输出VCCIN、第N-1上电域/第N-2的电源。

8.根据权利要求7所述的分布式电源系统的上电时序控制电路，其特征在于，所述上电时序需求表包括：每一个上电域分别对应的输入电源、输出电源、约束条件以及时序要求；其中，同一上电域无约束条件。

9.根据权利要求8所述的分布式电源系统的上电时序控制电路，其特征在于，上电域的输入电源在之前或目前的约束条件中，或者；

通过增加时序预量抵消同一上电域之间上电完成时间的差值。

10.根据权利要求7所述的分布式电源系统的上电时序控制电路，其特征在于，所述分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；

所述第一电阻R1的第一端与所述一级电源的输出端连接，第二端与电源芯片连接；

所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；

所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地。

11.根据权利要求7所述的分布式电源系统的上电时序控制电路，其特征在于，所述时延控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与电源域的控制信号相连，第二端与二级分压时延网络第一NPN型三级管Q1基极相连；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第二端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第一NPN型三级管Q1以及第二NMOS管Q2;

所述第一NPN型三级管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一NPN型三级管Q1的集电极与所述第三电阻R3的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出VCCIN连接，第二端与所述第一NPN型三级管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一NPN型三级管Q1的集电极连接，第二端与所述第一NPN型三级管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端分别与所述第七电阻的第一端连接以及第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一NPN型三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一NPN型三极管Q1的发射极连接；

所述第二NMOS管Q2的栅极与所述第一NPN型三级管Q1的集电极连接；所述第二NMOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二NMOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接。

12.根据权利要求7所述的分布式电源系统的上电时序控制电路，其特征在于，所述开关控制电路包括：一级分压时延网络以及与所述一级分压时延网络连接的二级分压时延网络；其中，

一级分压时延网络包括：第一电阻R1、第二电阻R2以及第一电容C1；所述第一电阻R1的第一端与电源域的控制信号Ctl-in连接，第二端与二级分压时延网络第一三极管Q1基极连接；所述第二电阻R2的第一端与所述第一电阻R1的第二端连接，第二端接地；所述第一电容C1的第一端与所述第一电阻R1的第二端以及所述第二电阻R2的第一端连接，所述第一电容C1的第二端接地；

二级分压时延网络包括：第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第二电容C2、第三电容C3、第一三极管Q1、第二MOS管Q2以及第三MOS管Q3;

所述第一三极管Q1的基极分别与所述第一电阻R1的第二端以及所述第一电容C1的第一端连接，所述第一三极管Q1的发射极与所述第二电阻R2的第二端连接；

所述第三电阻R3的第一端与所述一级电源输出VCCIN连接，第二端与所述第一三极管Q1的集电极连接；

所述第四电阻R4的第一端分别与第三电阻R3的第二端以及所述第一三极管Q1的集电极连接，第二端与所述第一三极管Q1的发射极连接；

所述第五电阻R5的第一端分别与所述一级电源输出VCCIN以及所述第三电阻R3的第一端连接，所述第五电阻R5的第二端与所述第六电阻R6的第一端连接，所述第六电阻R6的第二端与所述第七电阻的第一端连接，所述第六电阻R6的第一端与第二电容C2的第一端连接，所述第七电阻R7的第二端与所述第一三极管Q1的发射极连接，所述第二电容C2的第二端与所述第一三极管Q1的发射极连接；

所述第二MOS管Q2的源极与所述第一三极管Q1的发射极连接；所述第二MOS管Q2的漏极与所述第五电阻R5的第二端连接，所述第二MOS管Q2的栅极分别与所述第三电阻R3的第二端以及所述第四电阻R4的第一端连接；

所述时延控制电路的输出端EN分别与所述第六电阻R6的第二端以及第七电阻的第一端连接；

所述第三MOS管Q3的漏极与Vin的输入端连接，所述第三MOS管Q3的栅极分别与所述第五电阻R5的第二端以及所述第二MOS管Q2的漏极连接，所述第三MOS管Q3的源极与Vout的输入端连接；

所述第三电容C3的第一端与所述第三MOS管Q3的源极连接以及Vout端连接，第二端与所述第一三极管Q1的发射极连接。