CN108880510B - 时钟占空比调整电路 - Google Patents

时钟占空比调整电路 Download PDF

Info

Publication number
CN108880510B
CN108880510B CN201811144174.XA CN201811144174A CN108880510B CN 108880510 B CN108880510 B CN 108880510B CN 201811144174 A CN201811144174 A CN 201811144174A CN 108880510 B CN108880510 B CN 108880510B
Authority
CN
China
Prior art keywords
duty ratio
clock
adjusted
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811144174.XA
Other languages
English (en)
Other versions
CN108880510A (zh
Inventor
赵锋
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811144174.XA priority Critical patent/CN108880510B/zh
Publication of CN108880510A publication Critical patent/CN108880510A/zh
Application granted granted Critical
Publication of CN108880510B publication Critical patent/CN108880510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种时钟占空比调整电路，占空比调整电路，对输入的待调整时钟CKIN进行调整，生成调整后的时钟CKT；所述二分频电路，将待调整时钟信号CKIN生成为50％占空比的时钟，作为参考时钟CKR；占空比‑电压转换电路，对调整后的时钟CKT进行转换，生成待调整时钟占空比积分电压VCT；对参考时钟CKR进行转换，生成参考时钟占空比积分电压VCR；模拟电压比较器，对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；控制逻辑电路，根据比较结果CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关达到调整目标。本发明能自动调整时钟的占空比为50％。

Description

时钟占空比调整电路
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种时钟占空比调整电路。
背景技术
时钟占空比是一个很重要的技术指标。一般地，50％的占空比对于数据处理最有利，是系统稳定工作的保证；特别是同时使用上升沿和下降沿进行数据处理的系统，要求具有50％占空比的时钟信号，否则将会降低系统的数据处理能力。
发明内容
本发明要解决的技术问题是提供一种时钟占空比调整电路，能自动调整时钟的占空比为50％。
为解决上述技术问题，本发明的时钟占空比调整电路，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比-电压转换电路；
所述占空比调整电路，对输入的待调整时钟信号CKIN进行调整，生成调整后的时钟信号CKT；
所述二分频电路，将调整后的时钟信号CKT，生成为50％占空比的时钟，作为参考时钟信号CKR；
所述占空比-电压转换电路，对调整后的时钟信号CKT进行转换，生成待调整时钟占空比积分电压信号VCT；对参考时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR；
所述模拟电压比较器，对输入的电压信号VCT和电压信号VCR进行比较，并输出比较结果信号CMPO；
所述控制逻辑电路，根据比较结果信号CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关达到调整目标。
本发明使用数字模拟混合电路结构自动调整时钟的占空比为50％。
本发明的电路结构灵活，数字化设计，可以根据占空比调整需求，扩展数字位宽和占空比调整电路内相应模拟电路的数量达到调整精度要求。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是时钟占空比调整电路一实施例原理图：
图2是时钟占空比调整流程图。
具体实施方式
参见图1所示，所述时钟占空比调整电路在下面的实施例中，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比-电压转换电路。
所述占空比调整电路，对输入的待调整时钟信号CKIN进行调整，生成调整后的时钟信号CKT。
所述二分频电路，将调整后的时钟信号CKT，生成为50％占空比的时钟，作为参考时钟信号CKR。
所述占空比-电压转换电路，对调整后的时钟信号CKT进行转换，生成待调整时钟占空比积分电压信号VCT；对参考时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR。
所述模拟电压比较器，对输入的待调整时钟占空比积分电压信号VCT和参考时钟占空比积分电压信号VCR进行比较，并输出比较结果信号CMPO。
所述控制逻辑电路，根据比较结果信号CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关SW0～SWn达到调整目标。
时钟信号占空比调整的具体过程如下：
重置所述控制逻辑电路内的占空比调整寄存器为全“0”，使得占空比调整电路内的电子开关为全开状态，设置占空比调整寄存器的位次计数器的值(其值用变量k表示)的值为N。所述占空比调整寄存器为N比特，N为大于等于0的整数。
从最高位到最低位设置占空比控制寄存器的值，检查模拟电压比较器输出的比较结果CMPO的值，如果为高，则设置占空比调整寄存器的第k位为“1”，否则设置为“0”。
判断所述占空比控制寄存器各位是否全部完成设置，即所述位次计数器的计数值是否为“0”，如果未全部完成设置，即所述位次计数器的计数值不等于0，则将所述位次计数器的值减1，即k＝k-1。然后继续检查模拟电压比较器的输出CMPO的值，并进行设置；直到N比特占空比调整寄存器的所有位设置完成。
所述占空比-电压转换电路，包括：PMOS晶体管PM1、PM2，NMOS晶体管NM1、NM2，电阻R1、R2，电容C1、C2。
PMOS晶体管PM1的源极和PMOS晶体管PM2的源极与电源电压VDD端相连接，PMOS晶体管PM1的漏极和NMOS晶体管NM1的漏极及电阻R1的一端相连接，电阻R1的另一端与电容C1的一端相连接，该连接的节点作为待调整时钟占空比积分电压信号VCT的输出端，NMOS晶体管NM1的源极和电容C1的另一端接地GND。PMOS晶体管PM1的栅极和NMOS晶体管NM1的栅极输入调整后的时钟信号CKT。
PMOS晶体管PM2的漏极和NMOS晶体管NM2的漏极及电阻R2的一端相连接，电阻R2的另一端与电容C2的一端相连接，该连接的节点作为参考时钟占空比积分电压信号VCR的输出端，NMOS晶体管NM2的源极和电容C2的另一端接地GND。PMOS晶体管PM2的栅极和NMOS晶体管NM2的栅极输入参考占空比时钟信号CKR。
所述占空比调整电路，包括：PMOS晶体管PM3，NMOS晶体管NM3，多个电容和多个电子开关。所述多个开关分别记为SW0…SWn，所述多个电容分别记为C0…Cn，n为大于等于0的整数，且n＝N。
PMOS晶体管PM3的源极与电源电压VDD端相连接，PMOS晶体管PM3的漏极与NMOS晶体管NM3的漏极相连接，其连接的节点作为调整后的时钟信号CKT输出端，NMOS晶体管NM3的源极接地，PMOS晶体管PM3的栅极和NMOS晶体管NM3的栅极相连接，输入待调整时钟信号CKIN。
每个电子开关和一电容串联，然后按编号从小到大，依次并联连接在调整后的时钟信号CKT输出端与地GND之间。
本发明仅使用CMOS工艺中的MOS管，电容等基础器件，对工艺要求低；采用“数字化”结构，能够根据所需调整精度要求调整使用的MOS管和电容的数量和大小，做到最优设计。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种时钟占空比调整电路，其特征在于，包括：占空比调整电路，模拟电压比较器、二分频电路、控制逻辑电路和占空比-电压转换电路；
所述占空比调整电路，对输入的待调整时钟CKIN进行调整，生成调整后的时钟信号CKT；
所述二分频电路，将待调整时钟CKIN生成为50％占空比的时钟，作为参考时钟信号CKR；
所述占空比-电压转换电路，对调整后的时钟信号CKT进行转换，生成待调整时钟占空比积分电压信号VCT；对参考时钟信号CKR进行转换，生成参考时钟占空比积分电压信号VCR；
所述模拟电压比较器，对输入的电压VCT和VCR进行比较，并输出比较结果CMPO；
所述控制逻辑电路，根据比较结果CMPO生成N比特的占空比调整开关量，控制占空比调整电路内电子开关达到调整目标，其中，N为大于等于0的整数；时钟信号占空比调整的具体过程如下：
重置所述控制逻辑电路内的占空比调整寄存器为全“0”，使得占空比调整电路内的全部电子开关为断开状态，所述占空比调整寄存器为N比特；设置占空比调整寄存器的位次计数器的值为N；
从最高位到最低位设置占空比控制寄存器的值，检查模拟电压比较器输出的比较结果CMPO的值，如果为高电平，则设置占空比调整寄存器当前位次为“1”，否则设置为“0”；判断所述占空比控制寄存器各位是否全部完成设置，即所述位次计数器的计数值是否为“0”，如果未全部完成设置，则将所述位次计数器的值减1，然后继续检查模拟电压比较器的输出CMPO的值，并进行设置；直到N比特占空比调整寄存器的所有位设置完成。
2.如权利要求1所述的时钟占空比调整电路，其特征在于：所述占空比调整电路，包括：第三PMOS晶体管，第三NMOS晶体管，多个电容和多个电子开关；所述多个开关分别记为SW0…SWn，所述多个电容分别记为C0…Cn，n为大于等于0的整数，且n＝N；
第三PMOS晶体管的源极与电源电压VDD端相连接，第三PMOS晶体管的漏极与第三NMOS晶体管的漏极相连接，其连接的节点作为调整后的时钟信号CKT输出端，第三NMOS晶体管的源极接地，第三PMOS晶体管的栅极和第三NMOS晶体管的栅极相连接，输入待调整时钟信号CKIN；
每个电子开关和一电容串联，然后按编号从小到大，依次并联连接在调整后的时钟信号CKT输出端与地GND之间。
3.如权利要求1所述的时钟占空比调整电路，其特征在于：所述占空比-电压转换电路，包括：两个PMOS晶体管，两个NMOS晶体管，两个电阻，两个电容；
第一PMOS晶体管的源极和第二PMOS晶体管的源极与电源电压VDD端相连接，第一PMOS晶体管的漏极和第一NMOS晶体管的漏极及第一电阻的一端相连接，第一电阻的另一端与第一电容的一端相连接，该连接的节点作为待调整时钟占空比积分电压信号VCT的输出端，第一NMOS晶体管的源极和电容的另一端接地GND；第一PMOS晶体管的栅极和第一NMOS晶体管的栅极输入调整后的时钟信号CKT；
第二PMOS晶体管的漏极和第二NMOS晶体管的漏极及第二电阻的一端相连接，第二电阻的另一端与第二电容的一端相连接，该连接的节点作为参考时钟占空比积分电压信号VCR的输出端，第二NMOS晶体管的源极和第二电容的另一端接地GND；第二PMOS晶体管的栅极和第二NMOS晶体管的栅极输入参考占空比时钟信号CKR。
CN201811144174.XA 2018-09-29 2018-09-29 时钟占空比调整电路 Active CN108880510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811144174.XA CN108880510B (zh) 2018-09-29 2018-09-29 时钟占空比调整电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811144174.XA CN108880510B (zh) 2018-09-29 2018-09-29 时钟占空比调整电路

Publications (2)

Publication Number Publication Date
CN108880510A CN108880510A (zh) 2018-11-23
CN108880510B true CN108880510B (zh) 2022-03-08

Family

ID=64324726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811144174.XA Active CN108880510B (zh) 2018-09-29 2018-09-29 时钟占空比调整电路

Country Status (1)

Country Link
CN (1) CN108880510B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069397B2 (en) * 2019-04-01 2021-07-20 Micron Technology, Inc. Phase clock correction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451893A (en) * 1994-05-13 1995-09-19 Samsung Semiconductor, Inc. Programmable duty cycle converter
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
CN102638246A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 占空比调整电路
CN106603040A (zh) * 2015-10-19 2017-04-26 爱思开海力士有限公司 占空比检测器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258798B2 (en) * 2006-12-28 2012-09-04 Stmicroelectronics International N.V. On chip duty cycle measurement module
KR101935832B1 (ko) * 2012-10-31 2019-01-07 한국전자통신연구원 신호의 듀티비 조절 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451893A (en) * 1994-05-13 1995-09-19 Samsung Semiconductor, Inc. Programmable duty cycle converter
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
CN102638246A (zh) * 2012-04-25 2012-08-15 上海宏力半导体制造有限公司 占空比调整电路
CN106603040A (zh) * 2015-10-19 2017-04-26 爱思开海力士有限公司 占空比检测器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"All-Digital Duty-Cycle Corrector With a Wide Duty Correction Range for DRAM Applications";Chan-Hui Jeong等;《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》;20150212;第24卷(第1期);363-367 *
"高速ADC时钟占空比校准电路的研究与设计";吴飞权;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170215;I135-1144 *

Also Published As

Publication number Publication date
CN108880510A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US8441382B2 (en) Current steering DAC with switched cascode output current source/sink
US8829881B2 (en) Reference current generation circuit
US20110133811A1 (en) Clock distribution network
CN109743036B (zh) 一种校准电路及方法
JP2010171781A (ja) インピーダンス調整回路
US6750685B1 (en) Apparatus and method for a bi-directional charge driver circuit
CN108880510B (zh) 时钟占空比调整电路
TW202011698A (zh) 連續逼近暫存器類比數位轉換器及其控制電路
US20220131561A1 (en) Transmitter with slew rate control
CN210490799U (zh) 一种SoC内置振荡电路
US20090128120A1 (en) Reference voltage generation circuit, ad converter, da converter, and image processor
CN108306648B (zh) 一种可编程调节时钟交叉点的高速时钟接收电路
US7352215B2 (en) High speed latch comparators
CN109274354A (zh) 时钟占空比调整器
CN112383291B (zh) 数字可控延迟链
CN211180620U (zh) 按键信号转换电路及按键控制系统
CN114696810A (zh) 一种栅极自举开关电路及其控制方法
WO2019242396A1 (zh) 采用负电压和栅压自举的低电压电荷传输电路
JP4439905B2 (ja) 可変アッテネータ回路
US20230412159A1 (en) Delay device and delay control method
JP2000216679A (ja) 半導体集積回路
JP2004260263A (ja) Ａｄ変換器
US20190319455A1 (en) Device and method for generating duty cycle
CN112087231B (zh) 参考电压缓冲电路
CN113708745B (zh) 迟滞窗口精确可调的差分输入迟滞比较器及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant